JP3608315B2 - 直流コンバータ装置 - Google Patents
直流コンバータ装置 Download PDFInfo
- Publication number
- JP3608315B2 JP3608315B2 JP31805896A JP31805896A JP3608315B2 JP 3608315 B2 JP3608315 B2 JP 3608315B2 JP 31805896 A JP31805896 A JP 31805896A JP 31805896 A JP31805896 A JP 31805896A JP 3608315 B2 JP3608315 B2 JP 3608315B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- current
- converter
- converters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【発明の属する技術分野】
本発明は、直流コンバータ装置を構成する複数個のDC−DCコンバータの並列運転に関するものである。
【0002】
【従来の技術】
複数個のDC−DCコンバータを負荷に対して並列に接続した直流コンバータ装置は、大容量の直流電源装置として従来から無停電電源装置等の電気機器、パーソナルコンピュータ等の情報機器又はメカトロニクス等の分野で幅広く使用されている。
例えば、図5に示す従来の直流コンバータ装置は、同一構成を有する2つのフライバック形のDC−DCコンバータA、Bの直流入力端子1、2に直流電源3がそれぞれ接続され、各コンバータA、Bの直流出力端子4、5がそれぞれ並列に接続され、各コンバータA、Bからの直流出力が負荷6に供給される。
各DC−DCコンバータA、Bは、直流入力端子1、2に対して直列に接続されるトランス7の1次巻線7a及びスイッチング素子としてのトランジスタ8と、トランス7の2次巻線7bと直流出力端子4、5との間に接続される整流平滑回路を構成する整流ダイオード9及び平滑コンデンサ10と、トランジスタ8と直列に接続されかつトランジスタ8に流れる電流をそれに対応する電圧として検出する電流検出手段としての電流検出用抵抗11と、直流出力電圧VOの基準値を与える基準電圧VRを発生する基準電源13と、直流出力端子4、5間の電圧と基準電源13の基準電圧VRとを比較してそれらの誤差信号を出力する誤差増幅器14と、誤差増幅器14の誤差信号に基づいて駆動されるフォトカプラ15の発光部15aと、フォトカプラ15の受光部15bを介して反転入力端子(一方の制御入力端子)に入力される誤差増幅器14の誤差信号に基づく電圧制御信号及び非反転入力端子(他方の制御入力端子)に入力される電流検出用抵抗11の検出電圧を比較するコンパレータ16と、コンパレータ16の比較出力及びクロックパルス発生回路17のクロックパルス出力に基づいてトランジスタ8のベース端子に付与する制御パルス信号を生成するラッチ回路18とを備えている。基準電源13、誤差増幅器14及びフォトカプラ15の発光部15aは、直流出力端子4、5間の電圧を検出しかつその検出電圧と基準電源13の基準電圧VRとを比較してそれらの誤差信号を出力する出力電圧検出回路12を構成する。フォトカプラ15の受光部15b、コンパレータ16、クロックパルス発生回路17及びラッチ回路18は、出力電圧検出回路12の誤差信号に基づく電圧制御信号と電流検出用抵抗11の検出電圧との比較出力に応じてトランジスタ8のオン・オフ期間を制御する電流モード型PWM制御回路19を構成する。また、各DC−DCコンバータA、Bにおける直流出力端子5と電圧検出回路12内のフォトカプラ15の発光部15aとの間には、各コンバータA、Bの各々の出力電流を検出しかつ各出力電流を平衡させるための出力電流検出用抵抗20及び誤差増幅器21から成る出力電流検出回路22がそれぞれ接続されている。図5において、23、24は逆流防止用ダイオードを示し、VCCは各種回路の駆動用電源の電圧を示す。
【0003】
図5に示す各DC−DCコンバータA、Bにおいて、直流入力端子1、2に印加される直流電源3の直流入力電圧Viはトランジスタ8のオン・オフ動作により断続されて高周波電力に変換され、トランス7の1次巻線7a及びトランジスタ8に高周波のパルス電流が流れる。これにより、トランジスタ8のオフ期間毎にトランス7の2次巻線7bに高周波のパルス電圧が発生し、この高周波のパルス電圧は整流ダイオード9及び平滑コンデンサ10により平滑な直流電圧に変換されて直流出力端子4、5から負荷6に直流出力電圧VOが供給される。
次に、図5に示す各DC−DCコンバータA、Bの定電圧制御動作について説明すると、直流出力端子4、5間の直流出力電圧VOは出力電圧検出回路12内の誤差増幅器14の非反転入力端子(+端子)に入力されて反転入力端子(−端子)に入力される基準電源13の基準電圧VRと比較され、誤差増幅器14の出力端子から誤差信号が出力される。誤差増幅器14の誤差信号により逆流防止用ダイオード24を介してフォトカプラ15の発光部15aが駆動され、誤差増幅器14の誤差出力に基づいてフォトカプラ15の発光部15aの光出力が制御される。フォトカプラ15の発光部15aの光出力は受光部15bに伝達され、発光部15aの光出力に応じて受光部15bに流れる電流が制御される。したがって、直流出力端子4、5間の直流出力電圧VOが基準電源13の基準電圧VRよりも高いときはフォトカプラ15の受光部15bに流れる電流が増加して図6(B)に示すフォトカプラ15の受光部15bのコレクタ電圧VPCが低くなる。これとは逆に、直流出力端子4、5間の直流出力電圧VOが基準電源13の基準電圧VRよりも低いときはフォトカプラ15の受光部15bに流れる電流が減少して図6(B)に示すフォトカプラ15の受光部15bのコレクタ電圧VPCが高くなる。電流モード型PWM制御回路19内のフォトカプラ15の受光部15bのコレクタ電圧VPCは電圧制御信号としてコンパレータ16の反転入力端子に入力されて図6(B)に示す非反転入力端子に入力される電流検出用抵抗11の検出電圧VTRと比較され、その比較出力がラッチ回路18のリセット端子(R端子)に入力される。一方、ラッチ回路18のセット端子(S端子)には図6(A)に示すクロックパルス発生回路17のクロックパルス信号VCLが入力され、ラッチ回路18の出力端子からは図6(C)に示す制御パルス信号VBが出力される。したがって、直流出力端子4、5間の直流出力電圧VOが基準電源13の基準電圧VRよりも高いときはフォトカプラ15の受光部15bのコレクタ電圧VPCが低くなるので、電流モード型PWM制御回路19からトランジスタ8のベース端子に付与される制御パルス信号VBのオン期間が短くなる。また、直流出力端子4、5間の直流出力電圧VOが基準電源13の基準電圧VRよりも低いときはフォトカプラ15の受光部15bのコレクタ電圧VPCが高くなるので、電流モード型PWM制御回路19からトランジスタ8のベース端子に付与される制御パルス信号VBのオン期間が長くなる。以上の動作により、各DC−DCコンバータA、Bの直流出力端子4、5間の直流出力電圧VOが一定値に制御され、各コンバータA、Bから負荷6に定電圧の直流出力が供給される。
【0004】
ここで、DC−DCコンバータAの出力電流IOがDC−DCコンバータBの出力電流IOより大きい場合、コンバータAの直流出力端子4、5における直流出力電圧VOがコンバータBの直流出力端子4、5における直流出力電圧VOよりも低くなるので、コンバータA内の出力電圧検出回路12の誤差増幅器14の出力端子から逆流防止用ダイオード24を介してフォトカプラ15の発光部15aに流れる電流がコンバータB内の出力電圧検出回路12の誤差増幅器14の出力端子から逆流防止用ダイオード24を介してフォトカプラ15の発光部15aに流れる電流よりも小さくなる。このとき、各DC−DCコンバータA、Bの出力電流検出回路22における出力電流検出用抵抗20の両端の電圧の極性はそれぞれ図5に示す通りになる。このため、DC−DCコンバータAにおける出力電流検出回路22内の誤差増幅器21の出力端子から逆流防止用ダイオード23を介してフォトカプラ15の発光部15aに流れ込む電流がDC−DCコンバータBにおける出力電流検出回路22内の誤差増幅器21の出力端子から逆流防止用ダイオード23を介してフォトカプラ15の発光部15aに流れ込む電流よりも大きくなる。これらの電流が各DC−DCコンバータA、B内の出力電圧検出回路12の誤差増幅器14の出力端子から逆流防止用ダイオード24を介してフォトカプラ15の発光部15aに流れる電流にそれぞれ重畳されることにより、各コンバータA、B内におけるフォトカプラ15の発光部15aに流れる電流が均等になる。このため、電流モード型PWM制御回路19からトランジスタ8のベース端子に付与される制御パルス信号VBのオン期間が各コンバータA、B間で等しくなる。したがって、各DC−DCコンバータA、Bの出力電流IOが均等になるので、各コンバータA、Bの出力電流IOを平衡させることができる。
【0005】
【発明が解決しようとする課題】
ところで、図5に示す直流コンバータ装置では、各DC−DCコンバータA、Bに対してそれぞれ設けられた出力電流検出回路22にて各コンバータA、Bの各々の出力電流IOを検出しかつその検出信号に応じて各コンバータA、B内のフォトカプラ15の発光部15aに流れる電流がそれぞれ均等になるように制御することにより、各コンバータA、Bのそれぞれの出力電流IOを均等にして各出力電流IOを平衡させている。したがって、直流コンバータ装置を構成する複数個のDC−DCコンバータ1個毎に出力電流検出回路22が1個必要であるため、部品点数が増加し、直流コンバータ装置全体としての回路構成が複雑となる欠点があった。また、出力電流検出回路22が故障した場合は各DC−DCコンバータのそれぞれの出力電流を平衡させることができず、各DC−DCコンバータを良好に並列運転することが困難となる。
【0006】
そこで、本発明は簡素な回路構成で複数のDC−DCコンバータの各出力電流を平衡させかつ常時良好な並列運転が可能な直流コンバータ装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1に記載する本発明による直流コンバータ装置は、直流電源(3)の直流入力電圧(Vi)をオン・オフ動作により断続して高周波電力に変換する少なくとも1つのスイッチング素子(8)と、高周波電力を負荷(6)に供給する定電圧の直流出力電圧(VO)に変換する整流平滑回路(9,10)と、スイッチング素子(8)に流れる電流をそれに対応する電圧として検出する電流検出手段(11)と、直流出力電圧(VO)と基準電圧(VR)の基準値とを比較してそれらの誤差信号を出力する出力電圧検出手段(12)と、出力電圧検出手段(12)の誤差信号に基づく電圧制御信号が一方の制御入力端子に入力されると共に、電流検出手段(11)の検出電圧が他方の制御入力端子に印加されて、電圧制御信号と検出電圧との比較出力に応じてスイッチング素子(8)のオン・オフ期間を制御する電流モード型PWM制御回路(19)とをそれぞれ備えた複数のDC−DCコンバータ(A,B)を負荷(6)に対して並列に接続する。DC−DCコンバータ(A,B)の電流モード型PWM制御回路(19)の各一方の制御入力端子を互いに直接接続する。また、請求項2に記載する本発明の直流コンバータ装置は、DC−DCコンバータ(A,B)の電流モード型PWM制御回路(19)の各一方の制御入力端子をそれぞれ抵抗(31)及び増幅器(32)の並列回路又は整流素子(33)及び増幅器(32)の並列回路を介して互いに接続する。
【0008】
DC−DCコンバータ(A,B)の電流モード型PWM制御回路(19)の各一方の制御入力端子を互いに直接接続することにより、DC−DCコンバータ(A,B)の電流モード型PWM制御回路(19)の各一方の制御入力端子の電圧が全て均等になるため、各DC−DCコンバータ(A,B)の各スイッチング素子(8)に対応する電流モード型PWM制御回路(19)により全て同一のオン・オフ期間でスイッチング素子(8)が制御され、各DC−DCコンバータ(A,B)の出力電流が全て均等になる。したがって、簡素な回路構成で複数のDC−DCコンバータ(A,B)の各出力電流を平衡させて、複数のDC−DCコンバータ(A,B)を常時良好に並列運転することが可能となる。また、DC−DCコンバータ(A,B)の電流モード型PWM制御回路(19)の各一方の制御入力端子をそれぞれ抵抗(31)及び増幅器(32)の並列回路又は整流素子(33)及び増幅器(32)の並列回路を介して互いに接続する場合は、各DC−DCコンバータ(A,B)の相互間に増幅器(32)を介してより多くの平衡電流を流すことができるので、より多数のDC−DCコンバータ(A,B)の各出力電流を平衡させ、より多数のDC−DCコンバータ(A,B)を常時良好に並列運転することが可能である。
【0009】
【発明の実施の形態】
以下、本発明による直流コンバータ装置の一実施形態を図1に基づいて説明する。但し、図1では図5に示す箇所と同一の部分には同一の符号を付し、その説明を省略する。
本発明の実施形態の直流コンバータ装置は、図1に示すように、図5に示す直流コンバータ装置における各DC−DCコンバータA、Bの出力電流検出回路22を省略し、各コンバータA、B内における電流モード型PWM制御回路19のコンパレータ16の反転入力端子をそれぞれ抵抗31を介して接続したものである。その他の構成は、図5に示す直流コンバータ装置と略同様である。なお、抵抗31はフォトカプラ15の受光部15bを構成するフォトトランジスタの保護用、即ち電流制限用の抵抗であり、数Ω〜数10Ω程度の比較的低い抵抗値を有するものが使用される。
【0010】
上記の構成において、DC−DCコンバータAの出力電流IOがDC−DCコンバータBの出力電流IOより大きい場合、コンバータAの直流出力端子4、5における直流出力電圧VOがコンバータBの直流出力端子4、5における直流出力電圧VOよりも低くなるので、コンバータA内の出力電圧検出回路12の誤差増幅器14の出力端子から逆流防止用ダイオード24を介してフォトカプラ15の発光部15aに流れる電流がコンバータB内の出力電圧検出回路12の誤差増幅器14の出力端子から逆流防止用ダイオード24を介してフォトカプラ15の発光部15aに流れる電流よりも小さくなる。これに伴って、DC−DCコンバータA内のフォトカプラ15の受光部15bに流れる電流がDC−DCコンバータB内のフォトカプラ15の受光部15bに流れる電流よりも小さくなろうとするが、DC−DCコンバータB内のフォトカプラ15の受光部15bから同コンバータB内の抵抗31及びDC−DCコンバータA内の抵抗31を介して同コンバータA内のフォトカプラ15の受光部15bに平衡電流が流れ込むため、各コンバータA、B内のそれぞれのフォトカプラ15の受光部15bに流れる電流が均等になる。これにより、各DC−DCコンバータA、B内における電流モード型PWM制御回路19のコンパレータ16の反転入力端子の各電圧が均等になるため、電流モード型PWM制御回路19からトランジスタ8のベース端子に付与される制御パルス信号VBのオン期間がそれぞれ各コンバータA、B間で等しくなる。したがって、各DC−DCコンバータA、Bの出力電流IOが均等になり、各コンバータA、Bの出力電流IOを平衡させることができる。
【0011】
図1に示す直流コンバータ装置では、各DC−DCコンバータA、B内における電流モード型PWM制御回路19のコンパレータ16の反転入力端子をそれぞれ抵抗31を介して接続することにより、各コンバータA、B内における電流モード型PWM制御回路19のコンパレータ16の反転入力端子の各電圧が均等になり、各コンバータA、Bの出力電流IOが平衡する。したがって、従来必要とした特別な出力電流検出回路が不要となるので、簡素な回路構成で各DC−DCコンバータA、Bの出力電流IOを平衡させることができ、各コンバータA、Bを常時良好に並列運転することが可能となる。
【0012】
図1に示す実施形態の直流コンバータ装置は変更が可能である。例えば、図2に示す直流コンバータ装置は、図1に示す直流コンバータ装置の各DC−DCコンバータA、B内の抵抗31と並列に増幅器32をそれぞれ接続したものである。図2に示す直流コンバータ装置では、出力電流IOが小さい方のDC−DCコンバータB(又はA)内のフォトカプラ15の受光部15bから出力電流IOが大きい方のDC−DCコンバータA(又はB)内のフォトカプラ15の受光部15bに流れる平衡電流をそれぞれの増幅器32を介してより多く流すことができる。このため、各DC−DCコンバータA、B内のフォトカプラ15の受光部15bに流すことのできる電流容量が小さい場合又はより多数(2つ以上)のDC−DCコンバータを並列運転する場合でも、各DC−DCコンバータA、B又はより多数のDC−DCコンバータのそれぞれの出力電流IOを常時良好に平衡させることができる。また、図2に示す直流コンバータ装置の各DC−DCコンバータA、B内の抵抗31をダイオード(整流素子)33に変更し、増幅器32をPNP形トランジスタ34で構成した直流コンバータ装置を図3に示す。更に、図2に示す直流コンバータ装置の各DC−DCコンバータA、B内の増幅器32をPNP形トランジスタ34及びNPN形トランジスタ35で構成した直流コンバータ装置を図4に示す。図3及び図4に示す直流コンバータ装置の何れの場合も図2に示す直流コンバータ装置と同様の作用・効果が得られる。
【0013】
本発明の実施態様は前記の各実施形態に限定されず、更に種々の変更が可能である。例えば、図2に示す実施形態において抵抗31の代わりに図3に示す実施形態と同様にダイオードを接続してもよく、図3に示す実施形態においてダイオード33の代わりに抵抗を接続してもよい。また、図4に示す実施形態において抵抗31を省略してもよい。前記の何れの場合も得られる作用・効果は図2に示す実施形態と略同様である。また、上記の各実施形態ではスイッチング素子としてバイポーラトランジスタを使用した場合を示したが、FET(電界効果トランジスタ)、サイリスタ等も使用可能である。また、上記の各実施形態では直流コンバータ装置を構成する各DC−DCコンバータA、Bがフライバック形のDC−DCコンバータであるものを示したが、フォワード形、ハーフブリッジ形、フルブリッジ形又はプッシュプル形等のDC−DCコンバータでもよく、更にこれら絶縁形のDC−DCコンバータに限らず、昇圧チョッパ形又は降圧チョッパ形等の非絶縁形のDC−DCコンバータでもよい。
【0014】
【発明の効果】
本発明によれば、特別な出力電流検出回路を使用することなく、簡素な回路構成で複数のDC−DCコンバータの各出力電流を平衡させることができるので、出力検出及び制御系統の回路の故障が少なく、複数のDC−DCコンバータを常時良好に並列運転することが可能となる。特に、多数(2つ以上)のDC−DCコンバータを並列運転する場合において本発明の効果が顕著である。
【図面の簡単な説明】
【図1】本発明による直流コンバータ装置の一実施形態を示す電気回路図
【図2】図1に示す直流コンバータ装置の変更実施形態を示す電気回路図
【図3】図2に示す直流コンバータ装置の一変更実施形態を示す電気回路図
【図4】図2に示す直流コンバータ装置の他の変更実施形態を示す電気回路図
【図5】従来の直流コンバータ装置を示す電気回路図
【図6】図5の回路における各部の電圧を示す波形図
【符号の説明】
1,2...直流入力端子、3...直流電源、4,5...直流出力端子、6...負荷、7...トランス、7a...1次巻線、7b...2次巻線、8...トランジスタ(スイッチング素子)、9...整流ダイオード、10...平滑コンデンサ、11...電流検出用抵抗(電流検出手段)、12...出力電圧検出回路(出力電圧検出手段)、13...基準電源、14...誤差増幅器、15...フォトカプラ、15a...発光部、15b...受光部、16...コンパレータ、17...クロックパルス発生回路、18...ラッチ回路、19...電流モード型PWM制御回路、20...出力電流検出用抵抗、21...誤差増幅器、22...出力電流検出回路、23,24...逆流防止用ダイオード、31...抵抗、32...増幅器、33...ダイオード(整流素子)、34...PNP形トランジスタ、35...NPN形トランジスタ、A,B...DC−DCコンバータ
Claims (2)
- 直流電源の直流入力電圧をオン・オフ動作により断続して高周波電力に変換する少なくとも1つのスイッチング素子と、
前記高周波電力を負荷に供給する定電圧の直流出力電圧に変換する整流平滑回路と、
前記スイッチング素子に流れる電流をそれに対応する電圧として検出する電流検出手段と、
前記直流出力電圧と基準電圧の基準値とを比較してそれらの誤差信号を出力する出力電圧検出手段と、
前記出力電圧検出手段の誤差信号に基づく電圧制御信号が一方の制御入力端子に入力されると共に、前記電流検出手段の検出電圧が他方の制御入力端子に印加されて、前記電圧制御信号と前記検出電圧との比較出力に応じて前記スイッチング素子のオン・オフ期間を制御する電流モード型PWM制御回路とをそれぞれ備えた複数のDC−DCコンバータを前記負荷に対して並列に接続した直流コンバータ装置において、
前記DC−DCコンバータの前記電流モード型PWM制御回路の各一方の制御入力端子を互いに直接接続したことを特徴とする直流コンバータ装置。 - 直流電源の直流入力電圧をオン・オフ動作により断続して高周波電力に変換する少なくとも1つのスイッチング素子と、
前記高周波電力を負荷に供給する定電圧の直流出力電圧に変換する整流平滑回路と、
前記スイッチング素子に流れる電流をそれに対応する電圧として検出する電流検出手段と、
前記直流出力電圧と基準電圧の基準値とを比較してそれらの誤差信号を出力する出力電圧検出手段と、
前記出力電圧検出手段の誤差信号に基づく電圧制御信号が一方の制御入力端子に入力されると共に、前記電流検出手段の検出電圧が他方の制御入力端子に入力されて、前記電圧制御信号と前記検出電圧との比較出力にに応じて前記スイッチング素子のオン・オフ期間を制御する電流モード型PWM制御回路とをそれぞれ備えた複数のDC−DCコンバータを前記負荷に対して並列に接続した直流コンバータ装置において、
前記DC−DCコンバータの前記電流モード型PWM制御回路の各一方の制御入力端子をそれぞれ抵抗及び増幅器の並列回路又は整流素子及び増幅器の並列回路を介して互いに接続したことを特徴とする直流コンバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31805896A JP3608315B2 (ja) | 1996-11-28 | 1996-11-28 | 直流コンバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31805896A JP3608315B2 (ja) | 1996-11-28 | 1996-11-28 | 直流コンバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10164841A JPH10164841A (ja) | 1998-06-19 |
JP3608315B2 true JP3608315B2 (ja) | 2005-01-12 |
Family
ID=18095019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31805896A Expired - Fee Related JP3608315B2 (ja) | 1996-11-28 | 1996-11-28 | 直流コンバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3608315B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006014559A (ja) | 2004-06-29 | 2006-01-12 | Murata Mfg Co Ltd | Dc−dcコンバータ |
US7199561B2 (en) | 2004-07-01 | 2007-04-03 | Murata Manufacturing Co., Ltd. | DC-DC converter and converter device |
CN110192336B (zh) | 2017-01-18 | 2021-07-27 | 株式会社电装 | 电力转换系统的控制装置、控制系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08116669A (ja) * | 1994-10-18 | 1996-05-07 | Toshiba Corp | 直流安定化電源 |
JPH08214548A (ja) * | 1995-02-03 | 1996-08-20 | Yokogawa Electric Corp | スイッチング電源の並列運転装置 |
-
1996
- 1996-11-28 JP JP31805896A patent/JP3608315B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10164841A (ja) | 1998-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6768658B2 (en) | DC-DC power supply with at least two paralleled converters and current share method for same | |
US6343026B1 (en) | Current limit circuit for interleaved converters | |
US6469478B1 (en) | Multiple output power supply including one regulated converter and at least one semi-regulated converter | |
US5757625A (en) | Switched mode power supply with transformer and feedback via primary winding | |
US8461766B2 (en) | Driver circuit with primary side state estimator for inferred output current feedback sensing | |
US20060152203A1 (en) | Current limit circuit and power supply including same | |
JPH1169814A (ja) | 電源装置およびその並列運転制御回路 | |
CN110999053A (zh) | 用于向功率开关控制设备供电的可调电源设备 | |
US20060039572A1 (en) | Apparatus and method to limit current of an audio amplifier | |
JP3608315B2 (ja) | 直流コンバータ装置 | |
JP4214484B2 (ja) | 直流電源装置 | |
JPH08317637A (ja) | スイッチング電源装置のソフトスタート回路 | |
JP2006506035A (ja) | 電力変換器 | |
JPS61293168A (ja) | コンバ−タ並列運転時の電流バランス回路 | |
US6348784B1 (en) | Switching power supply | |
JPH07264846A (ja) | スイッチング電源回路 | |
CN214900684U (zh) | 反激式交流-直流电压转换电路及其控制芯片 | |
JP3262112B2 (ja) | 同期整流回路及び電源装置 | |
JP3145442B2 (ja) | スイッチング式直流電源装置 | |
JPS63287364A (ja) | スイツチングレギユレ−タの補助電源回路 | |
JPH10108459A (ja) | スイッチング電源装置 | |
JP2968670B2 (ja) | 保護回路付きdc−dcコンバータ | |
JP3789362B2 (ja) | スイッチング電源装置 | |
JP3161514B2 (ja) | 直流電源装置 | |
JPH0759348A (ja) | 直流−直流変換器の並列接続装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040921 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041004 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |