JPH08214548A - スイッチング電源の並列運転装置 - Google Patents
スイッチング電源の並列運転装置Info
- Publication number
- JPH08214548A JPH08214548A JP7016587A JP1658795A JPH08214548A JP H08214548 A JPH08214548 A JP H08214548A JP 7016587 A JP7016587 A JP 7016587A JP 1658795 A JP1658795 A JP 1658795A JP H08214548 A JPH08214548 A JP H08214548A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transformer
- power supply
- output
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 各電源単位の１次側回路で制御を行うことに
より、高機能でかつ安価な並列運転装置を実現する。 【構成】 入力電圧が加えられる変成器と、この変成器
の二次側電圧が与えられる第１の誤差増幅器と、第１の
誤差増幅器の出力が与えられ変成器の二次電圧が一定値
になるように変成器の一次側電流をパルス幅制御する第
１のパルス変調手段と、変成器の一次側コイルを流れる
電流に対応した電圧が一方の入力端に加えられると共に
抵抗分圧された電圧がハイセレクタバッファを介して他
方の入力端に与えられる第２の誤差増幅器と、この誤差
増幅器の出力が与えられハイセレクタバッファを介して
得られる電圧と変成器の一次側コイルを流れる電流に対
応した電圧とが等しくなるように変成器の一次側電流を
パルス幅制御する第２のパルス変調手段をそれぞれ備え
たスイッチング電源を複数台具備する。
より、高機能でかつ安価な並列運転装置を実現する。 【構成】 入力電圧が加えられる変成器と、この変成器
の二次側電圧が与えられる第１の誤差増幅器と、第１の
誤差増幅器の出力が与えられ変成器の二次電圧が一定値
になるように変成器の一次側電流をパルス幅制御する第
１のパルス変調手段と、変成器の一次側コイルを流れる
電流に対応した電圧が一方の入力端に加えられると共に
抵抗分圧された電圧がハイセレクタバッファを介して他
方の入力端に与えられる第２の誤差増幅器と、この誤差
増幅器の出力が与えられハイセレクタバッファを介して
得られる電圧と変成器の一次側コイルを流れる電流に対
応した電圧とが等しくなるように変成器の一次側電流を
パルス幅制御する第２のパルス変調手段をそれぞれ備え
たスイッチング電源を複数台具備する。
Description
【０００１】
【産業上の利用分野】本発明は、複数台のスイッチング
電源を並列運転させる場合の負荷分担を自動的に制御す
るようにしたスイッチング電源の並列運転装置に関する
のである。
電源を並列運転させる場合の負荷分担を自動的に制御す
るようにしたスイッチング電源の並列運転装置に関する
のである。
【０００２】
【従来の技術】図５に従来のこの種の並列運転装置のブ
ロック図を示す。図において、ＳＵａ〜ＳＵｃはそれぞ
れスイッチング電源単位を示すもので、各電源単位は変
成器ＰＴと絶縁手段ＩＵ及び一次側制御回路Ａと二次側
制御回路Ｂとよりなっている。Ｖinは入力電圧、Ｖoは
出力電圧を示すもので、Ｖinは各電源単位に並列に加え
られ、出力電圧Ｖoは各電源単位より並列に取り出され
るようになっている。ＣＢは各電源単位間で負荷分担を
行わせる為の通信線で、各電源単位の二次側制御回路Ｂ
に並列に接続されている。
ロック図を示す。図において、ＳＵａ〜ＳＵｃはそれぞ
れスイッチング電源単位を示すもので、各電源単位は変
成器ＰＴと絶縁手段ＩＵ及び一次側制御回路Ａと二次側
制御回路Ｂとよりなっている。Ｖinは入力電圧、Ｖoは
出力電圧を示すもので、Ｖinは各電源単位に並列に加え
られ、出力電圧Ｖoは各電源単位より並列に取り出され
るようになっている。ＣＢは各電源単位間で負荷分担を
行わせる為の通信線で、各電源単位の二次側制御回路Ｂ
に並列に接続されている。
【０００３】図６は図１の具体的回路構成図で、ここで
は電源単位をＳＵａとＳＵｂの２単位とし、図５で示し
た単位ＳＵｃを省略してある。各単位は図６と同様に一
次側制御回路Ａと二次側制御回路Ｂ、変成器ＰＴ及び絶
縁手段ＩＵ及び通信線ＣＢよりなっている。各単位の一
次側制御回路Ａはそれぞれ電流検出回路１ａ，誤差検出
器１ｂ，のこぎり波発振器ＯＳＣ，パルス幅変調信号を
出力するコンパレータｃｍｐ及びこのコンパレータの出
力によりオン・オフ制御されるトランジスタＱよりなっ
ている。各単位の二次側制御回路Ｂはそれぞれ整流平滑
回路ＲＦ、電圧検出回路２ａ，電流検出回路２ｂ，通信
線ＣＢに接続され負荷分担を選択する選択手段２ｃ，誤
差検出器２ｄ，２ｅ及び加算回路２ｆよりなっている。
は電源単位をＳＵａとＳＵｂの２単位とし、図５で示し
た単位ＳＵｃを省略してある。各単位は図６と同様に一
次側制御回路Ａと二次側制御回路Ｂ、変成器ＰＴ及び絶
縁手段ＩＵ及び通信線ＣＢよりなっている。各単位の一
次側制御回路Ａはそれぞれ電流検出回路１ａ，誤差検出
器１ｂ，のこぎり波発振器ＯＳＣ，パルス幅変調信号を
出力するコンパレータｃｍｐ及びこのコンパレータの出
力によりオン・オフ制御されるトランジスタＱよりなっ
ている。各単位の二次側制御回路Ｂはそれぞれ整流平滑
回路ＲＦ、電圧検出回路２ａ，電流検出回路２ｂ，通信
線ＣＢに接続され負荷分担を選択する選択手段２ｃ，誤
差検出器２ｄ，２ｅ及び加算回路２ｆよりなっている。
【０００４】このような構成の各部からなる複数台の電
源単位を並列運転させる場合の従来装置においては、 信号のやりとりを二次側Ｂで行なっている。 二次側Ｂで出力電圧Ｖｏ，負荷電流及び通信線ＣＢ間
の演算が行われ、その結果が絶縁手段ＩＵを介して一次
側Ａに伝達される。ようになっている。
源単位を並列運転させる場合の従来装置においては、 信号のやりとりを二次側Ｂで行なっている。 二次側Ｂで出力電圧Ｖｏ，負荷電流及び通信線ＣＢ間
の演算が行われ、その結果が絶縁手段ＩＵを介して一次
側Ａに伝達される。ようになっている。
【０００５】しかし、このような従来装置においては 各電源単位の制御回路が一次側と二次側に分かれてい
る為、各単位毎に一次側制御回路Ａと二次側制御回路Ｂ
が必要となり、その結果システムが大がかりで、コスト
がかかり、形状も大きくなる。 各電源単位の制御回路が一次側Ａと二次側Ｂに分かれ
ている為、冗長運転等のシーケンスが非常に複雑にな
る。 出力電圧誤差の検出回路２ｄ及び出力電流誤差の検出
回路２ｅは共に通常演算増幅器を用いた低周波の加減算
器で構成され、各加減算器の出力はフイードバックされ
ているが、各フイードバックの独立性が悪いので、制御
系の設定が複雑となる。 各電源単位のスイッチング制御は一次側Ａで行うが、
負荷分担の為の通信ＣＢが二次側Ｂで行こなっている為
に過度応答の良好なものが得にくい。 一般的に、各単位毎に一次側制御回路Ａと二次側制御
回路Ｂの両方で電流検出が必要となる。等の問題があ
る。
る為、各単位毎に一次側制御回路Ａと二次側制御回路Ｂ
が必要となり、その結果システムが大がかりで、コスト
がかかり、形状も大きくなる。 各電源単位の制御回路が一次側Ａと二次側Ｂに分かれ
ている為、冗長運転等のシーケンスが非常に複雑にな
る。 出力電圧誤差の検出回路２ｄ及び出力電流誤差の検出
回路２ｅは共に通常演算増幅器を用いた低周波の加減算
器で構成され、各加減算器の出力はフイードバックされ
ているが、各フイードバックの独立性が悪いので、制御
系の設定が複雑となる。 各電源単位のスイッチング制御は一次側Ａで行うが、
負荷分担の為の通信ＣＢが二次側Ｂで行こなっている為
に過度応答の良好なものが得にくい。 一般的に、各単位毎に一次側制御回路Ａと二次側制御
回路Ｂの両方で電流検出が必要となる。等の問題があ
る。
【０００６】
【発明が解決しようとする課題】本発明の目的は、複数
台の電源単位の並列運転において上記の各問題点を解決
する為になされたもので、各電源単位の一次側回路のみ
で制御を行うことにより、高機能でかつ安価なこの種の
並列運転装置を実現することにある。
台の電源単位の並列運転において上記の各問題点を解決
する為になされたもので、各電源単位の一次側回路のみ
で制御を行うことにより、高機能でかつ安価なこの種の
並列運転装置を実現することにある。
【０００７】
【課題を解決するための手段】本発明は、入力電圧が加
えられる変成器と、この変成器の二次側電圧が与えられ
る第１の誤差増幅器と、第１の誤差増幅器の出力が与え
られ前記変成器の二次電圧が一定値になるように前記変
成器の一次側電流をパルス幅制御する第１のパルス変調
手段と、前記変成器の一次側コイルを流れる電流に対応
した電圧が一方の入力端に加えられると共に抵抗分圧さ
れた前記電圧がハイセレクタバッファを介して他方の入
力端に与えられる第２の誤差増幅器と、この誤差増幅器
の出力が与えられ前記ハイセレクタバッファを介して得
られる電圧と変成器の一次側コイルを流れる電流に対応
した電圧とが等しくなるように前記変成器の一次側電流
をパルス幅制御する第２のパルス変調手段をそれぞれ備
えたスイッチング電源を複数台具備し、各スイッチング
電源単位の前記変成器の一次コイルに並列に入力電圧を
与えると共に各電源単位の変成器の出力を出力電圧とし
て並列に取り出し、各電源単位の前記ハイセレクタバッ
ファの出力端を並列に接続して構成したものである。
えられる変成器と、この変成器の二次側電圧が与えられ
る第１の誤差増幅器と、第１の誤差増幅器の出力が与え
られ前記変成器の二次電圧が一定値になるように前記変
成器の一次側電流をパルス幅制御する第１のパルス変調
手段と、前記変成器の一次側コイルを流れる電流に対応
した電圧が一方の入力端に加えられると共に抵抗分圧さ
れた前記電圧がハイセレクタバッファを介して他方の入
力端に与えられる第２の誤差増幅器と、この誤差増幅器
の出力が与えられ前記ハイセレクタバッファを介して得
られる電圧と変成器の一次側コイルを流れる電流に対応
した電圧とが等しくなるように前記変成器の一次側電流
をパルス幅制御する第２のパルス変調手段をそれぞれ備
えたスイッチング電源を複数台具備し、各スイッチング
電源単位の前記変成器の一次コイルに並列に入力電圧を
与えると共に各電源単位の変成器の出力を出力電圧とし
て並列に取り出し、各電源単位の前記ハイセレクタバッ
ファの出力端を並列に接続して構成したものである。
【０００８】
【作用】このような本発明では、マスター機は出力電圧
を定電圧制御すると共に、スレーブ機に対して負荷分担
の指令値を出力する。スレーブ機は負荷電流がマスター
機からの指令値に追従するように動作する。
を定電圧制御すると共に、スレーブ機に対して負荷分担
の指令値を出力する。スレーブ機は負荷電流がマスター
機からの指令値に追従するように動作する。
【０００９】
【実施例】以下図面を用いて本発明を説明する。図１は
本発明に係わる並列運転装置の一実施例を示したブロッ
ク図である。図において、ＳＵａ〜ＳＵｃはそれぞれス
イッチング電源単位を示すもので、各電源単位は変成器
ＰＴを備えている。各電源単位には一次側に並列に入力
電圧Ｖinが加えられ、出力電圧Ｖｏは二次側より並列に
取り出される。ＣＢは負荷分担を行う為の通信線で、各
電源単位に設けられた一次側制御回路Ａに並列に加えら
れるようになっている。一次側制御回路Ａにおいて、ｎ
は電源単位数を表すものである。
本発明に係わる並列運転装置の一実施例を示したブロッ
ク図である。図において、ＳＵａ〜ＳＵｃはそれぞれス
イッチング電源単位を示すもので、各電源単位は変成器
ＰＴを備えている。各電源単位には一次側に並列に入力
電圧Ｖinが加えられ、出力電圧Ｖｏは二次側より並列に
取り出される。ＣＢは負荷分担を行う為の通信線で、各
電源単位に設けられた一次側制御回路Ａに並列に加えら
れるようになっている。一次側制御回路Ａにおいて、ｎ
は電源単位数を表すものである。
【００１０】図２は図１の具体的回路構成図で、ここで
はスイッチング電源をＳＵａ，ＳＵｂの２単位とし、図
１で示した単位ＳＵｃを省略してある。両単位ＳＵａと
ＳＵｂは一次側制御回路Ａと変成器ＰＴ及び通信線ＣＢ
よりなっている。各電源単位は同一構成であるので、単
位ＳＵａを例に取ってその構成を詳細に説明する。
はスイッチング電源をＳＵａ，ＳＵｂの２単位とし、図
１で示した単位ＳＵｃを省略してある。両単位ＳＵａと
ＳＵｂは一次側制御回路Ａと変成器ＰＴ及び通信線ＣＢ
よりなっている。各電源単位は同一構成であるので、単
位ＳＵａを例に取ってその構成を詳細に説明する。
【００１１】電源単位ＳＵａにおいて、ＲＦは変成器Ｐ
Ｔの二次電圧を整流平滑する整流平滑回路、Ｑは変成器
ＰＴの一次電流ｉのパルス幅を制御するスイッチングト
ランジスタである。ｃｍｐ１，ｃｍｐ２はそれぞれパル
ス幅信号を出力するコンパレータで、その出力は論理和
回路ＯＲを介してトランジスタＱのベースに接続されて
いる。両コンパレータの夫々の正入力端子には、のこぎ
り波Ｃｔを出力する発振器ＯＳＣが接続されている。
Ｔの二次電圧を整流平滑する整流平滑回路、Ｑは変成器
ＰＴの一次電流ｉのパルス幅を制御するスイッチングト
ランジスタである。ｃｍｐ１，ｃｍｐ２はそれぞれパル
ス幅信号を出力するコンパレータで、その出力は論理和
回路ＯＲを介してトランジスタＱのベースに接続されて
いる。両コンパレータの夫々の正入力端子には、のこぎ
り波Ｃｔを出力する発振器ＯＳＣが接続されている。
【００１２】変成器ＰＴの二次電圧は整流平滑回路ＲＦ
で整流平滑されて出力電圧Ｖｏとして取り出されると共
に電圧検出回路ＶＳで検出されたのち、誤差増幅器ａｍ
ｐ１に加えられて基準電圧Ｖｒと比較される。ａｍｐ１
の出力は絶縁手段ＩＵを介して帰還信号Ｆ／Ｂとしてコ
ンパレータｃｍｐ１の負入力端子に加えられる。ＣＳは
変成器ＰＴの一次コイルを流れる電流ｉを検出する電流
検出器、ａｍｐ２はこの電流検出器の出力電圧ＣＳｉが
その正端子に加えられる誤差増幅器である。コンパレー
タｃｍｐ１の負入力端子には上記帰還信号Ｆ／Ｂの他
に、前記誤差増幅器ａｍｐ２の出力，ソフトスタート回
路Ｓの出力，及び最大時比率設定ＶＤＴＣの出力が論理
和として加えられている。誤差増幅器ａｍｐ２は過電流
時にパルス幅を制限し、出力電圧Ｖｏが垂下する特性と
なるように動作するもので、その負端子には基準電圧Ｖ
ｃが接続されている。ソフトスタート回路Ｓは起動時に
論理和回路ＯＲより得られるパルス幅変調出力ＯＵＴを
徐々に広げ、出力Ｖｏを徐々に変化させるようにする為
の回路、最大時比率設定ＶＤＴＣはパルス幅変調におけ
る最大パルス幅を制限するもの，即ち変調のレベルＦ／
ＢがＶＤＴＣを超えた時に制限を与えるものである。
で整流平滑されて出力電圧Ｖｏとして取り出されると共
に電圧検出回路ＶＳで検出されたのち、誤差増幅器ａｍ
ｐ１に加えられて基準電圧Ｖｒと比較される。ａｍｐ１
の出力は絶縁手段ＩＵを介して帰還信号Ｆ／Ｂとしてコ
ンパレータｃｍｐ１の負入力端子に加えられる。ＣＳは
変成器ＰＴの一次コイルを流れる電流ｉを検出する電流
検出器、ａｍｐ２はこの電流検出器の出力電圧ＣＳｉが
その正端子に加えられる誤差増幅器である。コンパレー
タｃｍｐ１の負入力端子には上記帰還信号Ｆ／Ｂの他
に、前記誤差増幅器ａｍｐ２の出力，ソフトスタート回
路Ｓの出力，及び最大時比率設定ＶＤＴＣの出力が論理
和として加えられている。誤差増幅器ａｍｐ２は過電流
時にパルス幅を制限し、出力電圧Ｖｏが垂下する特性と
なるように動作するもので、その負端子には基準電圧Ｖ
ｃが接続されている。ソフトスタート回路Ｓは起動時に
論理和回路ＯＲより得られるパルス幅変調出力ＯＵＴを
徐々に広げ、出力Ｖｏを徐々に変化させるようにする為
の回路、最大時比率設定ＶＤＴＣはパルス幅変調におけ
る最大パルス幅を制限するもの，即ち変調のレベルＦ／
ＢがＶＤＴＣを超えた時に制限を与えるものである。
【００１３】コンパレータｃｍｐ２の負入力端には、誤
差増幅器ａｍｐ３の出力と前記した最大時比率設定ＶＤ
ＴＣの出力が論理和として加えられている。誤差増幅器
ａｍｐ３の正入力端には、抵抗Ｒ１とＲ２の直列回路及
び電流検出回路ＣＳの出力端が接続され、負入力端には
通信線ＣＢが接続されている。ａｍｐ４は演算増幅器
で、その正入力端には電流検出回路ＣＳの出力ＣＳｉを
抵抗Ｒ１，Ｒ２で分圧した電圧が加えられるようになっ
ている。ａｍｐ４の出力端にはダイオードＤのアノード
端が接続され、ダイオードＤのカソード端は通信線ＣＢ
とプルダウン抵抗Ｒ３及びこの演算増幅器の負入力端に
接続されている。これにより、演算増幅器ａｍｐ４とダ
イオードＤはハイセレクタ・バッファ回路を構成してい
る。前記したように電源単位ＳＵｂはＳＵａと同一構成
となっている。入力電圧Ｖｉｎは各電源単位ＳＵａ，Ｓ
Ｕｂの変圧器ＰＴの一次コイルに並列に加えられ、出力
電圧Ｖｏは各電源単位における整流平滑回路ＲＦより並
列に取り出され、通信線ＣＢはハイセレクタ・バッファ
回路の出力端にそれぞれ並列に接続されている。またグ
ランドＧＮＤ（図示せず）は各電源単位に並列に接続さ
れている。
差増幅器ａｍｐ３の出力と前記した最大時比率設定ＶＤ
ＴＣの出力が論理和として加えられている。誤差増幅器
ａｍｐ３の正入力端には、抵抗Ｒ１とＲ２の直列回路及
び電流検出回路ＣＳの出力端が接続され、負入力端には
通信線ＣＢが接続されている。ａｍｐ４は演算増幅器
で、その正入力端には電流検出回路ＣＳの出力ＣＳｉを
抵抗Ｒ１，Ｒ２で分圧した電圧が加えられるようになっ
ている。ａｍｐ４の出力端にはダイオードＤのアノード
端が接続され、ダイオードＤのカソード端は通信線ＣＢ
とプルダウン抵抗Ｒ３及びこの演算増幅器の負入力端に
接続されている。これにより、演算増幅器ａｍｐ４とダ
イオードＤはハイセレクタ・バッファ回路を構成してい
る。前記したように電源単位ＳＵｂはＳＵａと同一構成
となっている。入力電圧Ｖｉｎは各電源単位ＳＵａ，Ｓ
Ｕｂの変圧器ＰＴの一次コイルに並列に加えられ、出力
電圧Ｖｏは各電源単位における整流平滑回路ＲＦより並
列に取り出され、通信線ＣＢはハイセレクタ・バッファ
回路の出力端にそれぞれ並列に接続されている。またグ
ランドＧＮＤ（図示せず）は各電源単位に並列に接続さ
れている。
【００１４】このような構成の本発明装置の動作を先ず
電源単位ＳＵａについて説明する。単位ＳＵａにおい
て、入力電圧Ｖinは変成器ＰＴに加えられる。一方、発
振器ＯＳＣは第３図（イ）のＣｔで示す如くのこぎり波
を出力し、こののこぎり波はコンパレータｃｏｍｐ１及
びｃｏｍｐ２のそれぞれの正入力端子に加えられる。変
成器ＰＴの二次側電圧は整流平滑回路ＲＦで整流平滑さ
れて出力電圧Ｖｏとなり、この電圧Ｖｏは同時に電圧検
出回路ＶＳで検出され、その検出出力は誤差増幅器ａｍ
ｐ１に加えられて基準電圧Ｖｒと比較される。誤差増幅
器ａｍｐ１の出力は絶縁手段ＩＵを介して帰還信号Ｆ／
Ｂとしてコンパレータｃｍｐ１の負入力端に加えられ、
のこぎり波と比較される。コンパレータｃｍｐ１の出力
はｃｍｐ２の出力と論理和回路ＯＲにより論理和がとら
れ、その論理和出力ＯＵＴによりスイッチンクトランジ
スタＱがパルス幅制御される。
電源単位ＳＵａについて説明する。単位ＳＵａにおい
て、入力電圧Ｖinは変成器ＰＴに加えられる。一方、発
振器ＯＳＣは第３図（イ）のＣｔで示す如くのこぎり波
を出力し、こののこぎり波はコンパレータｃｏｍｐ１及
びｃｏｍｐ２のそれぞれの正入力端子に加えられる。変
成器ＰＴの二次側電圧は整流平滑回路ＲＦで整流平滑さ
れて出力電圧Ｖｏとなり、この電圧Ｖｏは同時に電圧検
出回路ＶＳで検出され、その検出出力は誤差増幅器ａｍ
ｐ１に加えられて基準電圧Ｖｒと比較される。誤差増幅
器ａｍｐ１の出力は絶縁手段ＩＵを介して帰還信号Ｆ／
Ｂとしてコンパレータｃｍｐ１の負入力端に加えられ、
のこぎり波と比較される。コンパレータｃｍｐ１の出力
はｃｍｐ２の出力と論理和回路ＯＲにより論理和がとら
れ、その論理和出力ＯＵＴによりスイッチンクトランジ
スタＱがパルス幅制御される。
【００１５】このように、誤差増幅器ａｍｐ１の出力Ｆ
／Ｂを帰還してコンパレータｃｍｐ１においてのこぎり
波Ｃｔと比較し、コンパレータｃｍｐ１の出力信号でス
イッチングトランジスタＱをパルス幅制御することによ
り、誤差増幅器ａｍｐ１は出力電圧Ｖｏと基準電圧Ｖｒ
とがＶｏ＝Ｖｒとなるように動作する。Ｖｏ＞Ｖｒの時
はパルス幅を狭くする方向に動作し、逆の時はパルス幅
を広くする方向に動作する。一方、過電流垂下保護特性
を与える誤差増幅器ａｍｐ２の出力と、ソフトスタート
回路Ｓの出力，及び最大時比率設定回路ＶＤＴＣの出力
の論理和はコンパレータｃｍｐ１の負入力端に加えられ
て補助の制御ループを構成し、これらの補助の制御ルー
プは前記した誤差増幅器ａｍｐ１の出力を帰還信号Ｆ／
Ｂとするメインの制御ループに対してパルス幅を狭くす
る方向に動作する。
／Ｂを帰還してコンパレータｃｍｐ１においてのこぎり
波Ｃｔと比較し、コンパレータｃｍｐ１の出力信号でス
イッチングトランジスタＱをパルス幅制御することによ
り、誤差増幅器ａｍｐ１は出力電圧Ｖｏと基準電圧Ｖｒ
とがＶｏ＝Ｖｒとなるように動作する。Ｖｏ＞Ｖｒの時
はパルス幅を狭くする方向に動作し、逆の時はパルス幅
を広くする方向に動作する。一方、過電流垂下保護特性
を与える誤差増幅器ａｍｐ２の出力と、ソフトスタート
回路Ｓの出力，及び最大時比率設定回路ＶＤＴＣの出力
の論理和はコンパレータｃｍｐ１の負入力端に加えられ
て補助の制御ループを構成し、これらの補助の制御ルー
プは前記した誤差増幅器ａｍｐ１の出力を帰還信号Ｆ／
Ｂとするメインの制御ループに対してパルス幅を狭くす
る方向に動作する。
【００１６】誤差増幅器ａｍｐ３の正入力端には前記電
流検出回路ＣＳの出力電圧ＣＳｉに対応した電圧が加え
られている。一方、誤差増幅器ａｍｐ４はＣＳｉ・Ｒ２
／（Ｒ１＋Ｒ２）で表される電圧を出力する。この電圧
を通信線ＣＢの電位とすると、誤差増幅器ａｍｐ３の負
端子には通信線電圧ＣＢが加えられている。誤差増幅器
ａｍｐ３はＣＳｉ・Ｒ２／（Ｒ１＋Ｒ２）で表される電
圧とＣＢ電圧とを比較し、その出力Ｃ／Ｂはコンパレー
タｃｏｍｐ２の負入力端に加えられる。コンパレータｃ
ｏｍｐ２の出力はコンパレータｃｏｍｐ１の出力と共に
前記した論理和回路ＯＲで論理和が取られ、その論理和
出力ＯＵＴによりトランジスタＱがオン・オフ駆動され
る。即ち、ＣＳｉ・Ｒ２／（Ｒ１＋Ｒ２）＞ＣＢであれ
ば演算増幅器amp４は出力を増加させ、ＣＳｉ・Ｒ２／
（Ｒ１＋Ｒ２）＜ＣＢであれば演算増幅器amp４のダイ
オードＤはオフになり、その結果ＣＳｉ・Ｒ２／（Ｒ１
＋Ｒ２）＝ＣＢとなるようにパルス幅変調させる。通信
線ＣＢの電圧と最大時比率設定ＶＤＴＣの出力の論理和
に伴うパルス幅制御は、前記誤差増幅器ａｍｐ１の出力
を帰還信号Ｆ／Ｂとするメインの制御に対してパルス幅
を広くする方向に動作する。
流検出回路ＣＳの出力電圧ＣＳｉに対応した電圧が加え
られている。一方、誤差増幅器ａｍｐ４はＣＳｉ・Ｒ２
／（Ｒ１＋Ｒ２）で表される電圧を出力する。この電圧
を通信線ＣＢの電位とすると、誤差増幅器ａｍｐ３の負
端子には通信線電圧ＣＢが加えられている。誤差増幅器
ａｍｐ３はＣＳｉ・Ｒ２／（Ｒ１＋Ｒ２）で表される電
圧とＣＢ電圧とを比較し、その出力Ｃ／Ｂはコンパレー
タｃｏｍｐ２の負入力端に加えられる。コンパレータｃ
ｏｍｐ２の出力はコンパレータｃｏｍｐ１の出力と共に
前記した論理和回路ＯＲで論理和が取られ、その論理和
出力ＯＵＴによりトランジスタＱがオン・オフ駆動され
る。即ち、ＣＳｉ・Ｒ２／（Ｒ１＋Ｒ２）＞ＣＢであれ
ば演算増幅器amp４は出力を増加させ、ＣＳｉ・Ｒ２／
（Ｒ１＋Ｒ２）＜ＣＢであれば演算増幅器amp４のダイ
オードＤはオフになり、その結果ＣＳｉ・Ｒ２／（Ｒ１
＋Ｒ２）＝ＣＢとなるようにパルス幅変調させる。通信
線ＣＢの電圧と最大時比率設定ＶＤＴＣの出力の論理和
に伴うパルス幅制御は、前記誤差増幅器ａｍｐ１の出力
を帰還信号Ｆ／Ｂとするメインの制御に対してパルス幅
を広くする方向に動作する。
【００１７】発振器ＯＳＣののこぎり波Ｃｔと、メイン
の制御ループの帰還信号Ｆ／Ｂ及び通信線ＣＢの電圧に
対するパルス幅信号の関係を第３図の（イ）及び（ロ）
に示す。
の制御ループの帰還信号Ｆ／Ｂ及び通信線ＣＢの電圧に
対するパルス幅信号の関係を第３図の（イ）及び（ロ）
に示す。
【００１８】次に、複数個の構成単位ＳＵａ，ＳＵｂが
図２の如く接続されている場合について説明すると次の
如くなる。入力電圧Ｖｉｎは電源単位ＳＵａ，ＳＵｂの
各変成器ＰＴの一次コイルに並列に加えられ、また各電
源単位の整流平滑回路ＲＦは共通に接続され、この共通
接続点より出力電圧Ｖｏが取り出されるようになってい
る。通信線ＣＢは各単位の一次側において誤差増幅器ａ
ｍｐ３の負端子に接続されている。
図２の如く接続されている場合について説明すると次の
如くなる。入力電圧Ｖｉｎは電源単位ＳＵａ，ＳＵｂの
各変成器ＰＴの一次コイルに並列に加えられ、また各電
源単位の整流平滑回路ＲＦは共通に接続され、この共通
接続点より出力電圧Ｖｏが取り出されるようになってい
る。通信線ＣＢは各単位の一次側において誤差増幅器ａ
ｍｐ３の負端子に接続されている。
【００１９】一般に、複数台の電源単位ＳＵａ，ＳＵ
ｂ，…の間では基準電圧Ｖｒの値にばらつきがある。前
記したように、各電源単位は基準電圧Ｖｒに基づいて前
記のようにメインのパルス幅変調が行われ、出力電圧Ｖ
ｏが一定値に制御されるようになっている。基準電圧Ｖ
ｒが各電源単位においてばらつきがある場合、出力電圧
Ｖｏは各単位において基準電圧Ｖｒが最も高いものに一
致するように動作する。この場合、Ｖｒが最大の電源単
位，例えばこれをＳＵａとすると、このＳＵａがマスタ
ー機となり、このマスター機の誤差増幅器ａｍｐ１にお
いて電圧Ｖｏが基準電圧Ｖｒと等しくなるように制御動
作が行われる。このマスター機以外の構成単位，例えば
ＳＵｂ，…はスレーブ機となり、このスレーブ機の誤差
増幅器ａｍｐ１はＶｏ＞Ｖｒとなって誤差増幅器ａｍｐ
１は正側に飽和し、絶縁回路４を介して得られる帰還信
号Ｆ／Ｂによりコンパレータｃｍｐ１の出力は“Ｌ”レ
ベルとなる。
ｂ，…の間では基準電圧Ｖｒの値にばらつきがある。前
記したように、各電源単位は基準電圧Ｖｒに基づいて前
記のようにメインのパルス幅変調が行われ、出力電圧Ｖ
ｏが一定値に制御されるようになっている。基準電圧Ｖ
ｒが各電源単位においてばらつきがある場合、出力電圧
Ｖｏは各単位において基準電圧Ｖｒが最も高いものに一
致するように動作する。この場合、Ｖｒが最大の電源単
位，例えばこれをＳＵａとすると、このＳＵａがマスタ
ー機となり、このマスター機の誤差増幅器ａｍｐ１にお
いて電圧Ｖｏが基準電圧Ｖｒと等しくなるように制御動
作が行われる。このマスター機以外の構成単位，例えば
ＳＵｂ，…はスレーブ機となり、このスレーブ機の誤差
増幅器ａｍｐ１はＶｏ＞Ｖｒとなって誤差増幅器ａｍｐ
１は正側に飽和し、絶縁回路４を介して得られる帰還信
号Ｆ／Ｂによりコンパレータｃｍｐ１の出力は“Ｌ”レ
ベルとなる。
【００２０】前記したマスター機ＳＵａにおいて、トラ
ンジスタＱを流れる１次側電流ｉは電流検出回路ＣＳで
検出され、この検出回路の出力電圧ＣＳｉは抵抗Ｒ１，
Ｒ２に加えられて分圧され、演算増幅器ａｍｐ４で構成
されるハイセレクタバッファ回路を介して通信線ＣＢに
出力される。その結果、通信線ＣＢの電位は“ＣＳｉ・
Ｒ２／（Ｒ１＋Ｒ２）”となる。この場合、マスター機
ＳＵａの誤差増幅器ａｍｐ３の正入力端に加えられる電
流検出回路ＣＳの出力電圧ＣＳｉに対して、負入力端に
加えられる通信線ＣＢの電圧はＣＳｉ＞ＣＢとなるの
で、誤差増幅器ａｍｐ３は正側に飽和し、マスター機Ｃ
Ｓｉのコンパレータｃｍｐ２の出力は“Ｌ”レベルとな
る。一方、スレーブ機ＳＵｂの誤差増幅器ａｍｐ３は、
このスレーブ機の負荷電流ｉがＣＳｉ＝ＣＢとなるよう
に動作する。スレーブ機ＳＵｂの演算増幅器ａｍｐ４で
構成されるハイセレクタバッファ回路においては、ＣＳ
ｉ・Ｒ２／（Ｒ１＋Ｒ２）＜ＣＢとなるのでダイオード
Ｄがオフとなり、その結果このバッファ回路はオフとな
る。即ち、スレーブ機ＳＵｂにおけるハイセレクタバッ
ファ回路はシンク能力の無い単なるバッファ回路として
動作する。
ンジスタＱを流れる１次側電流ｉは電流検出回路ＣＳで
検出され、この検出回路の出力電圧ＣＳｉは抵抗Ｒ１，
Ｒ２に加えられて分圧され、演算増幅器ａｍｐ４で構成
されるハイセレクタバッファ回路を介して通信線ＣＢに
出力される。その結果、通信線ＣＢの電位は“ＣＳｉ・
Ｒ２／（Ｒ１＋Ｒ２）”となる。この場合、マスター機
ＳＵａの誤差増幅器ａｍｐ３の正入力端に加えられる電
流検出回路ＣＳの出力電圧ＣＳｉに対して、負入力端に
加えられる通信線ＣＢの電圧はＣＳｉ＞ＣＢとなるの
で、誤差増幅器ａｍｐ３は正側に飽和し、マスター機Ｃ
Ｓｉのコンパレータｃｍｐ２の出力は“Ｌ”レベルとな
る。一方、スレーブ機ＳＵｂの誤差増幅器ａｍｐ３は、
このスレーブ機の負荷電流ｉがＣＳｉ＝ＣＢとなるよう
に動作する。スレーブ機ＳＵｂの演算増幅器ａｍｐ４で
構成されるハイセレクタバッファ回路においては、ＣＳ
ｉ・Ｒ２／（Ｒ１＋Ｒ２）＜ＣＢとなるのでダイオード
Ｄがオフとなり、その結果このバッファ回路はオフとな
る。即ち、スレーブ機ＳＵｂにおけるハイセレクタバッ
ファ回路はシンク能力の無い単なるバッファ回路として
動作する。
【００２１】このように、複数台の電源単位ＳＵａ，Ｓ
Ｕｂを並列運転させる場合においては、基準電圧Ｖｒの
最も高い電源単位ＳＵａがマスター機となるが、このマ
スター機においては誤差増幅器ａｍｐ１，コンパレータ
ｃｍｐ１及び演算増幅器ａｍｐ４で構成されるハイセレ
クタバッファ回路は動作するが、誤差増幅器ａｍｐ３及
びコンパレータｃｍｐ２は非動作となる。即ち、マスタ
ー機ＳＵａは基準電圧Ｖｒにより定電圧制御が行われ、
これにより負荷に電圧Ｖｏを供給する。一方、このマス
ター機ＳＵａ以外はスレーブ機となるが、そのスレーブ
機ＳＵｂにおいては、コンパレータｃｍｐ２と誤差増幅
器ａｍｐ３は動作するが、誤差増幅器ａｍｐ１，コンパ
レータｃｍｐ１及びハイセレクタバッファ回路は非動作
状態となる。即ち、スレーブ機ＳＵｂにおいては基準電
圧Ｖｒによる定電圧制御は行なわれず、負荷に供給され
る電圧Ｖｏは誤差増幅器ａｍｐ３においてＣＳｉ＝ＣＢ
になるように、この誤差増幅器ａｍｐ３の出力信号をコ
ンパレータｃｍｐ２及び論理和回路ＯＲを介してトラン
ジスタＱをパルス幅制御することによって得られる１次
側電流ｉによって行われる。
Ｕｂを並列運転させる場合においては、基準電圧Ｖｒの
最も高い電源単位ＳＵａがマスター機となるが、このマ
スター機においては誤差増幅器ａｍｐ１，コンパレータ
ｃｍｐ１及び演算増幅器ａｍｐ４で構成されるハイセレ
クタバッファ回路は動作するが、誤差増幅器ａｍｐ３及
びコンパレータｃｍｐ２は非動作となる。即ち、マスタ
ー機ＳＵａは基準電圧Ｖｒにより定電圧制御が行われ、
これにより負荷に電圧Ｖｏを供給する。一方、このマス
ター機ＳＵａ以外はスレーブ機となるが、そのスレーブ
機ＳＵｂにおいては、コンパレータｃｍｐ２と誤差増幅
器ａｍｐ３は動作するが、誤差増幅器ａｍｐ１，コンパ
レータｃｍｐ１及びハイセレクタバッファ回路は非動作
状態となる。即ち、スレーブ機ＳＵｂにおいては基準電
圧Ｖｒによる定電圧制御は行なわれず、負荷に供給され
る電圧Ｖｏは誤差増幅器ａｍｐ３においてＣＳｉ＝ＣＢ
になるように、この誤差増幅器ａｍｐ３の出力信号をコ
ンパレータｃｍｐ２及び論理和回路ＯＲを介してトラン
ジスタＱをパルス幅制御することによって得られる１次
側電流ｉによって行われる。
【００２２】このように、コンパレータｃｍｐ２によっ
てＣＳｉ（マスター機ＳＵａ）・Ｒ２／（Ｒ１＋Ｒ２）
＝ＣＢ＝ＣＳｉ（スレーブ機ＳＵｂ）になるように制御
動作が行われるので、マスター機ＳＵａとスレーブ機Ｓ
Ｕｂとの負荷分担の比率はＳＵａがＳＵｂより大きくな
る。しかし、この負荷分担の比率はマスター機ＳＵａの
演算増幅器ａｍｐ４の正入力端に接続された抵抗Ｒ１と
Ｒ２の関係をＲ１<<Ｒ２に選定すれば、マスター機とス
レーブ機の負荷分担は略等しくなる。
てＣＳｉ（マスター機ＳＵａ）・Ｒ２／（Ｒ１＋Ｒ２）
＝ＣＢ＝ＣＳｉ（スレーブ機ＳＵｂ）になるように制御
動作が行われるので、マスター機ＳＵａとスレーブ機Ｓ
Ｕｂとの負荷分担の比率はＳＵａがＳＵｂより大きくな
る。しかし、この負荷分担の比率はマスター機ＳＵａの
演算増幅器ａｍｐ４の正入力端に接続された抵抗Ｒ１と
Ｒ２の関係をＲ１<<Ｒ２に選定すれば、マスター機とス
レーブ機の負荷分担は略等しくなる。
【００２３】次に、過電流保護について説明すると次の
如くなる。負荷電流ｉが増加し、マスター機ＳＵａにお
ける電流検出回路ＣＳの出力が誤差増幅器ａｍｐ２の負
入力端に加えられている基準電圧Ｖｃに等しくなり、マ
スター機ＳＵａは定電流垂下特性となる。この時、マス
ター機ＳＵａにおける電流検出回路ＣＳの出力は一定値
であるので通信線ＣＢの電圧も一定となり、スレーブ機
ＳＵｂの電流検出値ＣＳも一定となる。結局、１次側電
流ｉが増加した場合、マスター機及びスレーブ機は共に
定電流垂下特性となる。
如くなる。負荷電流ｉが増加し、マスター機ＳＵａにお
ける電流検出回路ＣＳの出力が誤差増幅器ａｍｐ２の負
入力端に加えられている基準電圧Ｖｃに等しくなり、マ
スター機ＳＵａは定電流垂下特性となる。この時、マス
ター機ＳＵａにおける電流検出回路ＣＳの出力は一定値
であるので通信線ＣＢの電圧も一定となり、スレーブ機
ＳＵｂの電流検出値ＣＳも一定となる。結局、１次側電
流ｉが増加した場合、マスター機及びスレーブ機は共に
定電流垂下特性となる。
【００２４】各電源単位ＳＵａ，ＳＵｂが一斉に起動を
始める場合、各電源単位は全く同時に起動するとは限ら
ない。起動時間が大きくずれた時には負荷分担に問題が
生じる可能性がある。起動が開始されると、各電源単の
中で何れかの単位がソフトスタートで起動を開始する。
ソフトスタートはソフトスタート回路Ｓの出力信号Ｓ／
Ｓをコンパレータｃｍｐ１に与えることにより行われ
る。この最初に起動を始めた電源単位は、通信線ＣＢの
電位を上昇させてその他の電源単位の起動を促進させ
る。結局、全ての電源単位が本質的にほぼ同時に起動を
開始する。
始める場合、各電源単位は全く同時に起動するとは限ら
ない。起動時間が大きくずれた時には負荷分担に問題が
生じる可能性がある。起動が開始されると、各電源単の
中で何れかの単位がソフトスタートで起動を開始する。
ソフトスタートはソフトスタート回路Ｓの出力信号Ｓ／
Ｓをコンパレータｃｍｐ１に与えることにより行われ
る。この最初に起動を始めた電源単位は、通信線ＣＢの
電位を上昇させてその他の電源単位の起動を促進させ
る。結局、全ての電源単位が本質的にほぼ同時に起動を
開始する。
【００２５】電源単位ＳＵａ（ＳＵｂ）において、２つ
のコンパレータＣｍｐ１，Ｃｍｐ２及び論理和回路ＯＲ
部分は、１チップの半導体集積回路で実現することがで
きる。その実施例を図４に示する。
のコンパレータＣｍｐ１，Ｃｍｐ２及び論理和回路ＯＲ
部分は、１チップの半導体集積回路で実現することがで
きる。その実施例を図４に示する。
【００２６】なお、実施例出は第１及び第２のパルス変
調手段としてコンパレータＣｍｐ１，Ｃｍｐ２を用いて
構成した場合を例示したが、コンパレータに代えてフリ
ップ・フロップ回路で構成してもよい。
調手段としてコンパレータＣｍｐ１，Ｃｍｐ２を用いて
構成した場合を例示したが、コンパレータに代えてフリ
ップ・フロップ回路で構成してもよい。
【００２７】
【発明の効果】以上説明したように、本発明によれば複
数台のスイッチング電源単位の主従運転において、各電
源の一次側回路で負荷分担の通信を行う制御方式を実現
したことにより、二次側に負荷分担を行う為の電流検出
手段を設けることなく、構成の簡単なシステムで、過度
応答が良好で高機能を備えた装置を低コストで実現する
ことができる。更に、冗長性があり、かつ電圧制御手段
と負荷分担の為の制御はそれぞれ独立して変調されるの
で、制御系の設計が容易で、性能も向上する等の特徴を
備えたスイッチング電源の並列運転装置を実現すること
ができる。
数台のスイッチング電源単位の主従運転において、各電
源の一次側回路で負荷分担の通信を行う制御方式を実現
したことにより、二次側に負荷分担を行う為の電流検出
手段を設けることなく、構成の簡単なシステムで、過度
応答が良好で高機能を備えた装置を低コストで実現する
ことができる。更に、冗長性があり、かつ電圧制御手段
と負荷分担の為の制御はそれぞれ独立して変調されるの
で、制御系の設計が容易で、性能も向上する等の特徴を
備えたスイッチング電源の並列運転装置を実現すること
ができる。
【図１】本発明装置の一実施例を示したブロック図であ
る。
る。
【図２】本発明装置の一実施例を示した具体的回路構成
図である。
図である。
【図３】本発明装置の動作を説明するための波形図であ
る。
る。
【図４】本発明装置の一部を集積化した回路構成図であ
る。
る。
【図５】従来装置の一例を示したブロック図である。
【図６】従来装置の一例を示した具体的回路構成図であ
る。
る。
ＳＵａ〜ＳＵｂ 電源単位 ＰＴ 変成器 ＣＳ 電流検出回路 Ｑ トランジスタ ＲＦ 平滑回路 ａｍｐ１〜ａｍｐ３ 誤差増幅器 ｃｍｐ１，ｃｍｐ２ コンパレータ ＯＳＣ 発振器 Ｒ１，Ｒ２ 抵抗分圧器 ａｍｐ４ ハイセレクタバツファアンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０２Ｊ 3/38 Ａ 9470−5Ｇ
Claims (2)
- 【請求項１】入力電圧が加えられる変成器と、この変成
器の二次側電圧が与えられる第１の誤差増幅器と、第１
の誤差増幅器の出力が与えられ前記変成器の二次電圧が
一定値になるように前記変成器の一次側電流をパルス幅
制御する第１のパルス変調手段と、前記変成器の一次側
コイルを流れる電流に対応した電圧が一方の入力端に加
えられると共に抵抗分圧された前記電圧がハイセレクタ
バッファを介して他方の入力端に与えられる第２の誤差
増幅器と、この誤差増幅器の出力が与えられ前記ハイセ
レクタバッファを介して得られる電圧と変成器の一次側
コイルを流れる電流に対応した電圧とが等しくなるよう
に前記変成器の一次側電流をパルス幅制御する第２のパ
ルス変調手段をそれぞれ備えたスイッチング電源を複数
台具備し、各スイッチング電源単位の前記変成器の一次
コイルに並列に入力電圧を与えると共に各電源単位の変
成器の出力を出力電圧として並列に取り出し、各電源単
位の前記ハイセレクタバッファの出力端を並列に接続し
てなるスイッチング電源の並列運転装置。 - 【請求項２】複数台の前記電源単位のうち最大の電圧を
出力する電源単位をマスター機として前記第１のパルス
変調手段でパルス幅制御することにより出力電圧を得、
他の電源単位はスレーブ機として前記マスター機の前記
ハイセレクタバッファを介して得られる電圧と各変成器
の一次側コイルを流れる電流に対応した電圧とが等しく
なるように前記第２のパルス変調手段でパルス幅制御す
ることにより出力電圧を得るようにして負荷分担を行う
ようにした請求項１記載のスイッチング電源の並列運転
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7016587A JPH08214548A (ja) | 1995-02-03 | 1995-02-03 | スイッチング電源の並列運転装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7016587A JPH08214548A (ja) | 1995-02-03 | 1995-02-03 | スイッチング電源の並列運転装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08214548A true JPH08214548A (ja) | 1996-08-20 |
Family
ID=11920415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7016587A Pending JPH08214548A (ja) | 1995-02-03 | 1995-02-03 | スイッチング電源の並列運転装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08214548A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10164841A (ja) * | 1996-11-28 | 1998-06-19 | Sanken Electric Co Ltd | 直流コンバータ装置 |
| JPH10225125A (ja) * | 1997-02-07 | 1998-08-21 | Omron Corp | 電源装置 |
| JP2007244012A (ja) * | 2006-03-06 | 2007-09-20 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータ、電源装置およびｄｃ−ｄｃコンバータ制御方法 |
| WO2014020750A1 (ja) * | 2012-08-02 | 2014-02-06 | 富士通株式会社 | 電源装置、及び電源管理方法 |
| JP2015523046A (ja) * | 2012-07-04 | 2015-08-06 | インスティトゥート・ナスィオナル・ポリテクニク・ド・トゥールーズＩｎｓｔｉｔｕｔ Ｎａｔｉｏｎａｌ Ｐｏｌｙｔｅｃｈｎｉｑｕｅ Ｄｅ Ｔｏｕｌｏｕｓｅ | 並列アーキテクチャ又は直列アーキテクチャ及び分散型モジュール制御の制御モジュール式静止形コンバータ |
| JP2020058161A (ja) * | 2018-10-03 | 2020-04-09 | 株式会社日立パワーソリューションズ | 電力需給システム |
| CN111740602A (zh) * | 2019-03-25 | 2020-10-02 | Tdk株式会社 | 电源装置及医疗系统 |
-
1995
- 1995-02-03 JP JP7016587A patent/JPH08214548A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10164841A (ja) * | 1996-11-28 | 1998-06-19 | Sanken Electric Co Ltd | 直流コンバータ装置 |
| JPH10225125A (ja) * | 1997-02-07 | 1998-08-21 | Omron Corp | 電源装置 |
| JP2007244012A (ja) * | 2006-03-06 | 2007-09-20 | Fujitsu Ltd | Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータ、電源装置およびｄｃ−ｄｃコンバータ制御方法 |
| JP2015523046A (ja) * | 2012-07-04 | 2015-08-06 | インスティトゥート・ナスィオナル・ポリテクニク・ド・トゥールーズＩｎｓｔｉｔｕｔ Ｎａｔｉｏｎａｌ Ｐｏｌｙｔｅｃｈｎｉｑｕｅ Ｄｅ Ｔｏｕｌｏｕｓｅ | 並列アーキテクチャ又は直列アーキテクチャ及び分散型モジュール制御の制御モジュール式静止形コンバータ |
| WO2014020750A1 (ja) * | 2012-08-02 | 2014-02-06 | 富士通株式会社 | 電源装置、及び電源管理方法 |
| JP2020058161A (ja) * | 2018-10-03 | 2020-04-09 | 株式会社日立パワーソリューションズ | 電力需給システム |
| CN111740602A (zh) * | 2019-03-25 | 2020-10-02 | Tdk株式会社 | 电源装置及医疗系统 |
| CN111740602B (zh) * | 2019-03-25 | 2023-10-27 | Tdk株式会社 | 电源装置及医疗系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6961255B2 (en) | Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and/or current to a load | |
| JPH08214548A (ja) | スイッチング電源の並列運転装置 | |
| JP2000152616A (ja) | 電源装置 | |
| JPH1014217A (ja) | スイッチング電源回路 | |
| JPH08317637A (ja) | スイッチング電源装置のソフトスタート回路 | |
| JP3254667B2 (ja) | スイッチング電源制御装置 | |
| US5805439A (en) | DC-to-DC auto switch circuit | |
| JP2001016851A (ja) | スイッチング電源装置 | |
| US5572413A (en) | Primary control type switching power supply circuit | |
| JP3476182B2 (ja) | スイッチング電源装置 | |
| US20040169977A1 (en) | Overcurrent protection switched mode power supply | |
| JPH07312867A (ja) | スイッチング電源の並列運転方式 | |
| JPH1039936A (ja) | 多出力電源供給装置 | |
| JP3042171B2 (ja) | スイッチング電源装置 | |
| JP3508092B2 (ja) | 平均値整流回路及びスイッチング電源回路 | |
| JP3203922B2 (ja) | 直流電源装置 | |
| JPH06335176A (ja) | 充放電電源装置 | |
| JP4432279B2 (ja) | スイッチング電源装置 | |
| JP2576137B2 (ja) | インバ−タ装置の直流電圧検出回路 | |
| JP3139699B2 (ja) | スイッチング電源回路 | |
| JPH10164841A (ja) | 直流コンバータ装置 | |
| JPH09172772A (ja) | 出力電圧垂下特性を有する電源装置 | |
| JPS5827215A (ja) | 多出力スイッチング電源の過負荷保護装置 | |
| JPS63299773A (ja) | スイッチング電源装置 | |
| JPH07264847A (ja) | Ｄｃ−ｄｃコンバータ装置 |