JP2004239888A - 電圧検出装置 - Google Patents
電圧検出装置 Download PDFInfo
- Publication number
- JP2004239888A JP2004239888A JP2003122190A JP2003122190A JP2004239888A JP 2004239888 A JP2004239888 A JP 2004239888A JP 2003122190 A JP2003122190 A JP 2003122190A JP 2003122190 A JP2003122190 A JP 2003122190A JP 2004239888 A JP2004239888 A JP 2004239888A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- input
- duty ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】互いに電気的に絶縁された2つの電気回路の一方に設けられた多数個の検出回路に対して一つだけのフォトカプラを用いて複数の電圧レベルを検出して他方の回路に伝達し且つ安価なコストの電圧検出装置を提供することを課題とする。
【解決手段】DC−DCコンバータの2次側には、フィードバック電圧Vfbを検出し、5つの電圧レベルを表す2値信号の組み合わせを出力するコンパレータ15〜18が設けられている。コンパレータ15〜18の後段には論理回路19〜28と発振器30とが接続され、電圧レベルに対応したデューティ比信号が形成され、ひとつのフォトカプラ10を介して1次側に伝達される。1次側には、デューティ波形を積分して電圧レベルに対応した電圧を生成する積分回路9が設けられ、さらにコンパレータ5〜8が設けられ、積分回路9で生成された電圧をフィードバック電圧Vfbの5つの電圧レベルに再変換する。
【選択図】 図1
【解決手段】DC−DCコンバータの2次側には、フィードバック電圧Vfbを検出し、5つの電圧レベルを表す2値信号の組み合わせを出力するコンパレータ15〜18が設けられている。コンパレータ15〜18の後段には論理回路19〜28と発振器30とが接続され、電圧レベルに対応したデューティ比信号が形成され、ひとつのフォトカプラ10を介して1次側に伝達される。1次側には、デューティ波形を積分して電圧レベルに対応した電圧を生成する積分回路9が設けられ、さらにコンパレータ5〜8が設けられ、積分回路9で生成された電圧をフィードバック電圧Vfbの5つの電圧レベルに再変換する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、互いに電気的に絶縁された2つの電気回路の一方の電圧レベルを検出して他方の回路に伝達する電圧検出装置に関する。
【0002】
【従来の技術】
トランスを含むDC−DCコンバータの1次側および2次側の電気回路のように、回路を互いに電気的に絶縁したい場合、両者間の信号伝達のためにフォトカプラを使用することが多い。
一般的に、例えば、2次側の複数の電圧レベルを検出して、1次側にその電圧レベルを伝達する場合、特許文献1の従来技術にもあるように、各検出回路に、検出回路と同数のフォトカプラが必要である。そこで、特許文献1では、検出回路が2N個ある場合に、フォトカプラがN個にする発明が開示されている。
また、特許文献2では、インバータの直流電源の直流電圧と三角波発生回路で発生させた三角波をコンパレータで比較演算して矩形波信号に変換し、フォトカプラに出力して、フォトカプラはコンパレータと電気的に絶縁された状態で、矩形波信号をフィルタ回路に出力し、フィルタ回路でアナログ信号として出力する発明が開示されている。
【0003】
【特許文献1】
特開2001−268932号公報(第2−3頁、図1)
【特許文献2】
特開2000−304777号公報(第3−4頁、図1)
【0004】
【発明が解決しようとする課題】
しかしながら、特許文献1の発明では、フォトカプラの使用個数は検出回路の半分の個数になるにすぎず、検出回路の個数が多い場合は、依然として多数のフォトカプラを使用しなければならず、コストが高い回路になってしまう。
一方、特許文献2の発明では、矩形波は、検出した直流電圧の値に比例した性質を有する波形になってしまい、フォトカプラは様々な種類の矩形波を伝達することになる。そのため出力電圧がどの電圧レベルに入っているかを判定して他の回路に伝達するのには不向きなものになってしまう。つまり、デューティ比がリニアに変化するため、閾値近傍の電圧においては、誤検出する可能性がある。
【0005】
この発明は、このような課題を解決するためになされたもので、互いに電気的に絶縁された2つの電気回路の一方に設けられた多数個の検出回路に対して一つだけのフォトカプラを用いて複数の電圧レベルを検出して他方の回路に伝達し且つ安価なコストの電圧検出装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
この発明に係る電圧検出装置は、互いに電気的に絶縁された2つの電気回路の、一方の電気回路の電圧を複数の電圧レベルで検出する電圧検出装置において、一方の電気回路に設けられ、その電気回路の電圧を検知し、少なくとも3つ以上の電圧レベルを表す2値信号の組み合わせを出力する電圧判定部と、この一方の電気回路に設けられ、2値信号の組み合わせに応じて異なるデューティ比信号を形成するデューティ比信号形成部と、このデューティ比信号形成部で形成されたデューティ比信号を、他方の電気回路に伝達する信号伝達部と、この他方の電気回路に設けられ、信号伝達部から伝達されたデューティ比信号に基づいて、電圧レベルを表す2値信号の組み合わせに再変換する再変換部とを備えたものである。
【0007】
また、信号伝達部は一つのフォトカプラを有することができる。
異なるデューティ比信号のデューティ比は、2値信号の組み合わせに対応して、ほぼ等間隔に割り振られたものにするのが好ましい。
さらに、デューティ比形成部は、論理回路と1つの発振器とを含むことができる。
また、再変換部は、積分回路を有することができる。デューティ比信号を積分して、計測対象の電圧が、パルス状であるか、一定値の電圧が継続した低電圧状態あるいは過電圧状態であるかを判定する。
【0008】
【発明の実施の形態】
以下に、この発明の実施の形態を図面に基づいて説明する。
実施の形態1.
図1に、この発明の実施の形態1に係る電圧検出装置をDC−DCコンバータに適用した場合の電気回路図を示す。本実施の形態では5つの電圧レベルを検出するものである。
トランス1の1次側において、トランス1の1次コイル1aの一端は図示しない入力電圧Vinの直流電源に接続され、他端はMOSトランジスタ等からなるスイッチング素子2に接続されている。スイッチング素子2はトランス1の1次側のグランドに接地される。
また、トランス1の1次側に設けられた制御回路3は、駆動回路4を介してスイッチング素子2をオンオフしてDC−DCコンバータを制御する。さらに、制御回路3には、検出する電圧レベルの数より1つ少ない4つのコンパレータ5,6,7,8の出力端子がそれぞれ接続されている。コンパレータ5,6,7,8の入力端子の一方は基準電圧Vのそれぞれ80%、70%、30%、20%に相当する電圧である、V80%電圧、V70%電圧、V30%電圧、V20%電圧が、比較基準電圧として入力されている。
【0009】
詳細には、コンパレータ5は、入力端子(+)にはV80%電圧が入力され、反転入力端子(−)には積分回路9の出力が入力される。コンパレータ6は、入力端子(+)にはV70%電圧が入力され、反転入力端子(−)には積分回路9の出力が入力される。
一方、コンパレータ7は、入力端子(+)には積分回路9の出力が入力され、反転入力端子(−)にはV30%電圧が入力される。コンパレータ8は、入力端子(+)には積分回路9の出力が入力され、反転入力端子(−)にはV20%電圧が入力される。また、積分回路9にはフォトカプラ10の出力が入力される。
【0010】
次に、トランス1の2次側において、2次コイル1bに整流ダイオード11および平滑コンデンサ12が接続され、平滑コンデンサ12は2次側のグランドに接地される。ここで、トランス1の1次側と2次側とは異なるグランドに接地され、互いに電気的に絶縁された2つの電気回路を構成している。
整流ダイオード11および平滑コンデンサ12の間の位置13からDC−DCコンバータの出力電圧Vout が取り出される。また、平滑コンデンサ12と並列に、出力電圧Vout の分圧として、制御回路3へのフィードバック電圧Vfbを生成する抵抗14aおよび14bが設けられている。
さらに、2次側にはフィードバック電圧Vfbが入力される、検出する電圧レベルの数より1つ少ない4つのコンパレータ15,16,17,18が設けられている。また、コンパレータ15,16,17,18の入力端子の一方は、フィードバック電圧Vfbが、どの電圧レベルにあるかを判定するための基準電圧Vref1、Vref2、Vref3、Vref4が入力される。基準電圧Vref1、Vref2、Vref3、Vref4の大きさは、Vref1>Vref2>Vref3>Vref4の関係を有する。
【0011】
詳細には、コンパレータ15は、入力端子(+)には基準電圧Vref1が入力され、反転入力端子(−)にはフィードバック電圧Vfbが入力される。コンパレータ16は、入力端子(+)には基準電圧Vref2が入力され、反転入力端子(−)にはフィードバック電圧Vfbが入力される。
一方、コンパレータ17は、入力端子(+)にはフィードバック電圧Vfbが入力され、反転入力端子(−)には基準電圧Vref3が入力される。コンパレータ18は、入力端子(+)にはフィードバック電圧Vfbが入力され、反転入力端子(−)には基準電圧Vref4が入力される。
ここで、コンパレータ15〜18は、フィードバック電圧Vfbを5つの電圧レベルを表す2値信号の組み合わせとして出力する電圧判定部を構成する。
【0012】
コンパレータ15の出力Aは、NOR回路21と、NOT回路19を介してNOR回路22に入力される。コンパレータ16の出力Bは、NOR回路21、22およびAND回路23に入力される。コンパレータ17の出力Cは、AND回路23およびNOR回路24に入力される。コンパレータ18の出力Dは、NOT回路20を介してNOR回路24に入力される。
【0013】
NOR回路21の出力WはNOR回路28に入力され、NOR回路22の出力XはAND回路25に入力される。AND回路23の出力YはAND回路26に入力され、NOR回路24の出力ZはAND回路27に入力される。
また、2次側には発振器30が設けられ、発振器30は、75%、50%、25%のデューティ比を有するデューティ信号を生成して別個の端子からそれぞれ出力する。
発振器30から出力された75%デューティ信号はAND回路25に入力され、50%デューティ信号はAND回路26に入力され、25%デューティ信号はAND回路27に入力される。
AND回路25の出力M、AND回路26の出力N、AND回路27の出力Oは、ともにNOR回路28に入力される。
ここで、NOT回路19,20、NOR回路21,22、24,28、AND回路23,25,26,27の論理回路および発振器30は、電圧判定部で出力された2値信号の組み合わせに応じて、異なるデューティ比信号を形成するデューティ比信号形成部を構成する。
【0014】
次に、NOR回路28の出力Pは、スイッチング素子29に入力され、スイッチング素子29に接続されたフォトカプラ10を制御する。このフォトカプラ10は、絶縁された2つの電源に接続され、NOR回路28の出力Pに応じた信号を、積分回路9に接続された出力側に伝達する。絶縁された2つの電源の内、1次側の電源電圧は基準電圧Vである。
また、スイッチング素子29とフォトカプラ10は信号伝達部を構成する。
なお、上述した積分回路9およびコンパレータ5〜8は、フォトカプラ10から伝達されたデューティ比信号に基づいて、2次側のフィードバック電圧Vfbを電圧判定部で出力した電圧レベルを表す2値信号の組み合わせに再変換する再変換部を構成する。
【0015】
次に、この発明の実施の形態に係る電圧検出装置の動作を図1および図2中の表1〜4を用いて説明する。
まず、2次側のコンパレータ15〜18は、フィードバック電圧Vfbの大きさに応じて図2の表1に示されるような2値信号の組み合わせとして、出力A〜Dを出力する。さらに、これらの出力A〜Dが入力されたNOR回路21、22、AND回路23およびNOR回路24は、表2に示されるような2値信号の組み合わせとして、出力W〜Zを出力する。なお、NOR回路22の一方の入力端子には、出力AがNOT回路19で反転した後、また、NOR回路24の一方の入力端子には、出力DがNOT回路20で反転した後で、それぞれ入力される。
【0016】
次に、出力Xおよび発振器30の75%デューティ出力が入力されるAND回路25の出力Mは、表3に示されるように、出力XがHとなる場合であるフィードバック電圧VfbがVref1>Vfb>Vref2の範囲内にあるときのみ、75%デューティとなり、その他の場合はLとなる。また、出力Yおよび発振器30の50%デューティ出力が入力されるAND回路26の出力Nは、出力YがHとなる場合であるフィードバック電圧VfbがVref2>Vfb>Vref3の範囲内にあるときのみ、50%デューティとなり、その他の場合はLとなる。さらに、出力Zおよび発振器30の25%デューティ出力が入力されるAND回路27の出力Oは、出力ZがHとなる場合であるフィードバック電圧VfbがVref3>Vfb>Vref4の範囲内にあるときのみ、25%デューティとなり、その他の場合はLをとなる。なお、NOR回路21の出力Wは、そのまま、入力LとしてNOR回路28に入力される。
【0017】
NOR回路28は、入力された4つの出力L〜Oの2値信号の組み合わせに基づいて、表3に示すように、フィードバック電圧Vfbの値に対応した出力Pをスイッチング素子29に出力する。
スイッチング素子29は、出力Pの信号に従ってフォトカプラ10をオン、オフまたは75%、50%、25%のデューティ比でオンする。
例えば、出力PがHである場合、フォトカプラ10は常時オンし、積分回路9には0%デューティの信号が入力される。一方、出力Pが例えば25%デューティなら積分回路9には75%デューティの信号が入力される。
【0018】
次に、フォトカプラ10の出力は積分回路9で積分される。すなわち、出力PがLの場合(Vfb>Vref1)は、基準電圧Vと同一の電圧V100%電圧が出力される。出力Pが25%デューティの場合(Vref1>Vfb>Vref2)は、基準電圧Vの75%に相当するV75%電圧が出力される。出力Pが50%デューティの場合(Vref2>Vfb>Vref3)は、基準電圧Vの50%に相当するV50%電圧が出力される。出力Pが75%デューティの場合(Vref3>Vfb>Vref4)は、基準電圧Vの25%に相当するV25%電圧が出力される。さらに、出力PがHの場合(Vref4>Vfb)は、0Vに相当するV0%電圧が出力される。
【0019】
積分回路9からの出力電圧である、V100%電圧、V75%電圧、V50%電圧、V25%電圧、V0%電圧のいずれかがコンパレータ5〜8に入力されると、コンパレータ5〜8は、それぞれの比較基準電圧であるV80%電圧、V70%電圧、V30%電圧、V20%電圧と、積分回路9の出力電圧と比較して、出力AA、BB、CC、DDを表4に示されるような2値信号として出力する。
【0020】
以上のような電圧検出装置の動作について図3を用いてふりかえってみると、まず、2次側の電気回路の出力電圧Vout の分圧であるフィードバック電圧Vfbを検出する。このフィードバック電圧Vfbを電圧レベルa〜eの5つの電圧レベルを表す2値信号の組み合わせにする。その後、電圧レベルa〜eに対応した5つのデューティ比(0%および100%デューティを含む)が出力Pとして形成され、この信号がフォトカプラ10を介して1次側に伝達される。1次側では、積分回路9によりデューティ波形を積分して、電圧レベルa〜eに対応したV100%電圧、V75%電圧、V50%電圧、V25%電圧、V0%電圧のいずかの電圧が生成される。最後に、コンパレータ5〜8により、電圧レベルa〜eに対応した2値信号の組み合わせに再変換される。
したがって、この実施の形態の場合、2次側において、4つの検出回路に対して5つの電圧レベルを検出して、一つのフォトカプラを用いて1次側の回路にその電圧レベルを伝達することができる。
また、5つの電圧レベルは、25%違いの5つの種類のデューティ比に区分されてフォトカプラ10を伝達する。すなわち、異なる5つのデューティ比は、5つの電圧レベルの2値信号の組み合わせに対応してほぼ等間隔に割り振られている。
この場合、それぞれのデューティ比を等間隔に割り振って、互いに25%という大きな差のある5つの種類のデューティ比を形成するにことによって、互いのデューティ比が混同することなく、誤認識されないようになっている。
さらに、積分回路9で積分された出力電圧もV100%電圧、V75%電圧、V50%電圧、V25%電圧、V0%電圧として、等間隔の大きな電圧差が設けられているので、コンパレータ5〜8において誤認識されにくい。
また、フォトカプラ10で伝達されるデューティ比は、論理回路19〜28と発振器30とにより形成されるので、デューティ比を形成する回路構成が簡単である。
【0021】
上述した実施の形態において、例えばVfb>Vref1またはVref4>Vfbの時に制御回路3が出力異常と判断してDC−DCコンバータを停止させるようにしておけば、仮にフォトカプラ10が破壊してしまった時にもフェールセーフとすることが可能となる。つまりフォトカプラ10がオープン破壊した場合、積分回路9の出力はV100%電圧となり制御回路3によりVfb>Vref1と判断されDC−DCコンバータを停止させることができる。また、フォトカプラ10がショート破壊した場合、積分回路9の出力はV0%電圧となり制御回路3によりVref4>Vfbと判断されDC−DCコンバータを停止させることができる。
なお、上述した実施の形態においては、発振器30は、異なるデューティ比を生成できるものであればよく、一定の周波数を用いた発振器でなくてもよい。また、DC−DCコンバータに用いられた電圧検出装置を例に説明したが、この発明に係る電圧検出装置は、これに限定されるものではなく、互いに電気的に絶縁された2つの電気回路間で、フォトカプラを介して信号伝達するものに広く適用できる。また、信号伝達部にフォトカプラを使用したが、絶縁し信号を伝達できればよく、例えばトランスを使用してもよい。
また、上述した実施の形態においてはフォトカプラ10の出力を、積分回路9を用いてV100%電圧、V75%電圧、V50%電圧、V25%電圧、V0%電圧を出力したが、フォトカプラ10の出力パルスを直接マイコン等で読み込んでV100%電圧、V75%電圧、V50%電圧、V25%電圧、V0%電圧を出力してもよい。
【0022】
実施の形態2.
実施の形態2に係る電圧検出装置は、実施の形態1に対して、電圧判定部、デューティ比信号形成部および再変換部を構成する回路が異なる。
この電圧検出装置には、図4に示されるように、電圧判定部およびデューティ比信号形成部を構成する入力電圧検出回路40が設けられ、トランス1の2次側のフィードバック電圧Vfbが入力される。この入力電圧検出回路40は、実施の形態1と同様に、スイッチング素子29を介して、フォトカプラ10に接続されている。さらに、フォトカプラ10の受光側には、再変換部を構成する電圧再判定回路50が設けられ、制御回路70に接続されている。
【0023】
入力電圧検出回路40には、図5に示されるように、コンパレータ41および42が設けられ、それぞれの入力端子(+)にはフィードバック電圧Vfbが入力される。一方、これらの反転入力端子(−)には、基準電圧Vref5,Vref6が入力される。ここで、基準電圧Vref5およびVref6として、フィードバック電圧Vfbが正常状態であると判定される上限および下限の値が設定されている。すなわち、フィードバック電圧Vfbがこれらの間にある場合を正常状態、基準電圧Vref5を超えると過電圧状態、基準電圧Vref6を下回ると低電圧状態として、入力電圧検出回路40が3つの電圧レベルを検出できるように構成されている。
【0024】
また、コンパレータ41はOR回路43に接続され、コンパレータ41の出力A1がOR回路43に入力される。また、入力電圧検出回路40には、発振器45が設けられ、例えば50%のデューティ比を有するデューティ信号を生成して出力する。この出力C1もOR回路43に入力される。OR回路43はAND回路44に接続され、OR回路43の出力D1はコンパレータ42の出力B1とともにAND回路44に入力される。AND回路44はスイッチング素子29に接続され、AND回路44の出力E1によりスイッチング素子29がオンオフする。
【0025】
電圧再判定回路50には、図6に示されるように、スイッチング素子52、コンデンサ53および定電流源54からなる積分回路55と、スイッチング素子56、コンデンサ57および定電流源58からなる積分回路59とが設けられている。スイッチング素子52は、NOT回路51を介してフォトカプラ10の受光側の出力端子10aに接続され、スイッチング素子55は、出力端子10aに直接接続されている。電圧再判定回路50には、出力端子10aに生じる電圧が入力Q1として入力される。
また、積分回路55はコンパレータ60に接続され、積分回路55の出力R1がコンパレータ60の入力端子(+)に入力され、反転入力端子(−)には、基準電圧Vref7が入力される。積分回路59はコンパレータ61に接続され、積分回路59の出力S1は、コンパレータ61の入力端子(+)に入力され、反転入力端子(−)には、基準電圧Vref8が入力される。
【0026】
コンパレータ60およびコンパレータ61はOR回路62に接続され、それぞれの出力T1およびU1はOR回路62に入力される。OR回路62はAND回路63および64に接続され、OR回路62の出力W1がこれらに入力される。また、AND回路63の入力側は、フォトカプラ10の出力端子10aにも接続される。一方、AND回路64の入力側は、NOT回路65を介して、出力端子10aに接続される。
さらに、AND回路63および64は制御回路70に接続され、それぞれの出力OUT_LおよびAND回路64の出力OUT_Hが制御回路70に入力される。
【0027】
制御回路70は、駆動回路4を介してスイッチング素子2をオンオフしてDC−DCコンバータを制御するとともに、状況に応じてスイッチング素子2をオフしてDC−DCコンバータの動作を停止させる(図4参照)。また、制御回路70は図示しないランプ等を駆動して、DC−DCコンバータの電圧異常を通知する。
【0028】
次に、この発明の実施の形態に係る電圧検出装置の動作を説明する。
まず、入力電圧検出回路40の動作を図5および7に基づいて説明する。
入力電圧検出回路40に入力されたフィードバック電圧Vfbの値に応じて、コンパレータ41および42のそれぞれの出力A1およびB1は、図7に示されるようになる。すなわち、Vfb>Vref5では、出力A1およびB1はともにH、Vref5≧Vfb>Vref6では出力A1はLであるが、出力B1はHである。また、Vref6≧VfbではともにLである。出力A1および発振器45のデューティ出力C1が入力されるOR回路43の出力D1は、出力A1がHのときのみHとなり、その他の場合は、出力C1と同じデューティ出力となる。AND回路44にはこの出力D1と出力B1が入力されるので、AND回路44の出力E1は、Vfb>Vref5ではHとなり、Vref5≧Vfb>Vref6では50%デューティのパルス状の出力となり、Vref6≧VfbではLとなる。
これにより、入力電圧検出回路40がフィードバック電圧Vfbの3つの電圧レベルを検出できる。
【0029】
AND回路44の出力E1により、スイッチング素子29が動作し、フォトカプラ10は、継続したHレベルの信号すなわち100%デューティ比信号と、50%デューティ比信号と、継続したLレベルの信号すなわち0%デューティ比信号とを、フィードバック電圧Vfbの値に応じて、DC−DCコンバータの1次側に伝達する。
【0030】
次に、電圧再判定回路50の動作を図6および8に基づいて説明する。
2次側からフォトカプラ10の出力端子10aに伝達されたデューティ比信号が入力Q1として電圧再判定回路50に入力されると、電圧再判定回路50内の各出力は図8に示されるように変化する。図8は、正常状態、低電圧状態、過電圧状態に対応する信号が、入力Q1として、時系列的に入力された場合の例を示す。AND回路44の出力E1が正常な状態を示す50%デューティの場合、入力Q1は50%デューティのパルス状信号となる。AND回路44の出力E1が過電圧を示すHレベルの場合、入力Q1はフォトカプラによりLレベルの信号となる。AND回路44の出力E1が低電圧を示すLレベルの場合、入力Q1はフォトカプラによりHレベルの信号となる。
【0031】
はじめに、正常状態を示す50%デューティが入力Q1として入力された場合を説明する。
図6の積分回路55において、パルス状の入力Q1がLからHに切り替わるとNOT回路51の出力はHからLとなりスイッチング素子52がオンからオフになる。スイッチング素子52がオフすると、スイッチング素子52を介して1次側グランドに放電していたコンデンサ53に対して充電が行われ、出力R1の電位が徐々に上昇する(図8参照)。しかしながら、入力Q1は50%デューティのため、出力R1の電位が基準電圧Vref7まで上昇しないうちに、入力Q1は再度Lに切り替わり、NOT回路51の出力はHとなる。そのため、スイッチング素子52がオンし、コンデンサ53が放電され、出力R1の電位は0になりコンパレータ60の出力T1はLのままである。
【0032】
一方、積分回路59においては、入力Q1がLからHに切り替わるとスイッチング素子56がオフからオンになる。スイッチング素子57がオンになると、コンデンサ57は放電が行われ出力S1はLとなる。その後、入力Q1がLになると、スイッチング素子57がオフしコンデンサ57に対して充電が行われ出力S1の電位が徐々に上昇する。しかしながら、出力R1と同様に、出力S1の電位が基準電圧Vref8まで上昇しないうちに、入力Q1は再度Hに切り替わる。そのため、コンデンサ57が放電され、出力S1の電位は0になりコンパレータ61の出力U1はLのままである。
【0033】
この場合、コンパレータ60,61の出力T1、U1はLのため、OR回路62の出力W1はLであり、この出力W1がAND回路63および64に入力される。一方、AND回路63には、入力Q1と同一のパルス状の信号X1も入力されるが、出力W1がLのため、AND回路63の出力OUT_LはLである。また、AND回路64には、入力Q1の反転信号がNOT回路65の出力Y1として入力されるが、AND回路63と同様に出力W1がLのため、AND回路64の出力OUT_HはLである。
【0034】
次に、入力Q1が過電圧を示すLレベルの場合、NOT回路51の出力はHとなる。積分回路55において、スイッチング素子52がオンし続け、コンデンサ53は充電されないため出力R1の電位は0であり、コンパレータ60の出力T1はLのままである。
一方、積分回路59において、スイッチング素子56はオフし続け、コンデンサ57の充電が継続するため、出力S1の電位が上昇し基準電圧Vref8より高くなった時点で、コンパレータ61の出力U1はHに切り替わる。OR回路62の出力W1もHになる。
【0035】
AND回路63および64では、コンパレータ61の出力U1はHに切り替わった時点から、OR回路62の出力W1もHとなる一方、入力Q1と同一の信号X1、入力Q1の反転信号Y1がそのまま出力される。したがって、AND回路63の出力OUT_LはLのままであるが、AND回路64の出力OUT_HはHになる。
このように、入力Q1が過電圧状態である場合のみ、出力S1の電位が所定の時間内に基準電圧Vref8まで上昇することを利用して、過電圧状態を検出することができる。
【0036】
次に、入力Q1が低電圧を示すHレベルの場合、NOT回路51の出力はLとなる。積分回路55において、スイッチング素子52はオフし続け、コンデンサ53の充電が継続するため出力R1の電位が上昇し基準電圧Vref7より高くなった時点で、コンパレータ60の出力T1はHに切り替わる。OR回路62の出力W1もHになる。一方、積分回路59において、スイッチング素子56がオンし続け、コンデンサ57は充電されないため出力S1の電位は0であり、コンパレータ61の出力U1はLのままである。
【0037】
AND回路63および64では、コンパレータ60の出力T1がHに切り替わった時点から、OR回路62の出力W1もHになる一方、入力Q1と同一の信号X1、入力Q1の反転信号Y1がそのまま出力される。したがって、AND回路63の出力OUT_LはHとなり、AND回路64の出力OUT_HはLのままである。
このように、入力Q1が低電圧状態である場合のみ、出力R1の電位が所定の時間内に基準電圧Vref7まで上昇することを利用して、低電圧状態を判定することができる。
【0038】
制御回路70では、AND回路63の出力OUT_LおよびAND回路64の出力OUT_HがHかLかにより、DC−DCコンバータのフィードバック電圧Vfbが正常電圧、過電圧、低電圧のいずれの状態にあるかを知ることができ、フィードバック電圧Vfbの状態に応じて、スイッチング素子2を制御する。
【0039】
このように、入力電圧検出回路40が1次側の電圧を検知し、3つ以上の電圧レベルを表す2値信号の組み合わせに応じて、異なるデューティ比信号を形成し、フォトカプラ10がこのデューティ比信号を2次側の電圧再判定回路50に伝達し、電圧再判定回路50が、出力OUT_LがH又はLで、出力OUT_HがH又はLとなる2値信号の組み合わせに再変換する。
したがって、ひとつのフォトカプラ10で、DC−DCコンバータの互いに電気的に絶縁された1次側回路と2次側回路との間で、3つ以上の電圧レベルを伝達することができる。
【0040】
【発明の効果】
以上説明したように、この発明に係る電圧検出装置によれば、電圧判定部が一方の電気回路に設けられ、その電気回路の電圧を検知し、少なくとも3つ以上の電圧レベルを表す2値信号の組み合わせを出力し、同じく一方の電気回路に設けられたデューティ比信号形成部が、2値信号の組み合わせに応じて、異なるデューティ比信号を形成し、このデューティ比信号を1つのフォトカプラが他方の電気回路に伝達し、他方の電気回路に設けられた再変換部が、フォトカプラから伝達されたデューティ比信号に基づいて、電圧レベルを表す2値信号の組み合わせに再変換するので、互いに電気的に絶縁された2つの電気回路の一方に設けられた多数個の検出回路に対して一つだけのフォトカプラを用いて複数の電圧レベルを検出して、他方の回路に伝達することができる。したがって、安価なコストの電圧検出装置を提供することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1に係る電圧検出装置を用いたDC−DCコンバータの電気回路図である。
【図2】実施の形態1に係る電圧検出装置の動作を説明する表であり、それぞれの表はフィードバック電圧Vfbの値に応じた出力を表し、表1は2次側のコンパレータの出力A,B,C,Dの論理値、表2は2次側の論理回路の出力W,X,Y,Zの論理値、表3は2次側の論理回路の出力L,M,N,O,Pの論理値あるいはデューティ比、表4は1次側のコンパレータの出力AA,BB,CC,DDの論理値である。
【図3】実施の形態1に係る電圧検出装置の動作を説明する模式図である。
【図4】この発明の実施の形態2に係る電圧検出装置を用いたDC−DCコンバータの電気回路図である。
【図5】実施の形態2に係る電圧検出装置の入力電圧検出回路の電気回路図である。
【図6】実施の形態2に係る電圧検出装置の電圧再判定回路の電気回路図である。
【図7】実施の形態2に係る電圧検出装置の入力電圧検出回路の動作を説明する表である。
【図8】実施の形態2に係る電圧検出装置の電圧再判定回路の動作を説明するタイムチャートである。
【符号の説明】
15〜18,41,42…コンパレータ(電圧判定部)、19,20…NOT回路(論理回路)、21,22,24,28…NOR回路(論理回路)、23,25,26,27,44,63,64…AND回路(論理回路)、30,45…発振器、10…フォトカプラ、9,55,59…積分回路(再変換部)、5〜8,60,61…コンパレータ(再変換部)、40…入力電圧検出回路(電圧判定部、デューティ比信号形成部)、50…電圧再判定回路(再変換部)、43,62…OR回路(論理回路)。
【発明の属する技術分野】
この発明は、互いに電気的に絶縁された2つの電気回路の一方の電圧レベルを検出して他方の回路に伝達する電圧検出装置に関する。
【0002】
【従来の技術】
トランスを含むDC−DCコンバータの1次側および2次側の電気回路のように、回路を互いに電気的に絶縁したい場合、両者間の信号伝達のためにフォトカプラを使用することが多い。
一般的に、例えば、2次側の複数の電圧レベルを検出して、1次側にその電圧レベルを伝達する場合、特許文献1の従来技術にもあるように、各検出回路に、検出回路と同数のフォトカプラが必要である。そこで、特許文献1では、検出回路が2N個ある場合に、フォトカプラがN個にする発明が開示されている。
また、特許文献2では、インバータの直流電源の直流電圧と三角波発生回路で発生させた三角波をコンパレータで比較演算して矩形波信号に変換し、フォトカプラに出力して、フォトカプラはコンパレータと電気的に絶縁された状態で、矩形波信号をフィルタ回路に出力し、フィルタ回路でアナログ信号として出力する発明が開示されている。
【0003】
【特許文献1】
特開2001−268932号公報(第2−3頁、図1)
【特許文献2】
特開2000−304777号公報(第3−4頁、図1)
【0004】
【発明が解決しようとする課題】
しかしながら、特許文献1の発明では、フォトカプラの使用個数は検出回路の半分の個数になるにすぎず、検出回路の個数が多い場合は、依然として多数のフォトカプラを使用しなければならず、コストが高い回路になってしまう。
一方、特許文献2の発明では、矩形波は、検出した直流電圧の値に比例した性質を有する波形になってしまい、フォトカプラは様々な種類の矩形波を伝達することになる。そのため出力電圧がどの電圧レベルに入っているかを判定して他の回路に伝達するのには不向きなものになってしまう。つまり、デューティ比がリニアに変化するため、閾値近傍の電圧においては、誤検出する可能性がある。
【0005】
この発明は、このような課題を解決するためになされたもので、互いに電気的に絶縁された2つの電気回路の一方に設けられた多数個の検出回路に対して一つだけのフォトカプラを用いて複数の電圧レベルを検出して他方の回路に伝達し且つ安価なコストの電圧検出装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
この発明に係る電圧検出装置は、互いに電気的に絶縁された2つの電気回路の、一方の電気回路の電圧を複数の電圧レベルで検出する電圧検出装置において、一方の電気回路に設けられ、その電気回路の電圧を検知し、少なくとも3つ以上の電圧レベルを表す2値信号の組み合わせを出力する電圧判定部と、この一方の電気回路に設けられ、2値信号の組み合わせに応じて異なるデューティ比信号を形成するデューティ比信号形成部と、このデューティ比信号形成部で形成されたデューティ比信号を、他方の電気回路に伝達する信号伝達部と、この他方の電気回路に設けられ、信号伝達部から伝達されたデューティ比信号に基づいて、電圧レベルを表す2値信号の組み合わせに再変換する再変換部とを備えたものである。
【0007】
また、信号伝達部は一つのフォトカプラを有することができる。
異なるデューティ比信号のデューティ比は、2値信号の組み合わせに対応して、ほぼ等間隔に割り振られたものにするのが好ましい。
さらに、デューティ比形成部は、論理回路と1つの発振器とを含むことができる。
また、再変換部は、積分回路を有することができる。デューティ比信号を積分して、計測対象の電圧が、パルス状であるか、一定値の電圧が継続した低電圧状態あるいは過電圧状態であるかを判定する。
【0008】
【発明の実施の形態】
以下に、この発明の実施の形態を図面に基づいて説明する。
実施の形態1.
図1に、この発明の実施の形態1に係る電圧検出装置をDC−DCコンバータに適用した場合の電気回路図を示す。本実施の形態では5つの電圧レベルを検出するものである。
トランス1の1次側において、トランス1の1次コイル1aの一端は図示しない入力電圧Vinの直流電源に接続され、他端はMOSトランジスタ等からなるスイッチング素子2に接続されている。スイッチング素子2はトランス1の1次側のグランドに接地される。
また、トランス1の1次側に設けられた制御回路3は、駆動回路4を介してスイッチング素子2をオンオフしてDC−DCコンバータを制御する。さらに、制御回路3には、検出する電圧レベルの数より1つ少ない4つのコンパレータ5,6,7,8の出力端子がそれぞれ接続されている。コンパレータ5,6,7,8の入力端子の一方は基準電圧Vのそれぞれ80%、70%、30%、20%に相当する電圧である、V80%電圧、V70%電圧、V30%電圧、V20%電圧が、比較基準電圧として入力されている。
【0009】
詳細には、コンパレータ5は、入力端子(+)にはV80%電圧が入力され、反転入力端子(−)には積分回路9の出力が入力される。コンパレータ6は、入力端子(+)にはV70%電圧が入力され、反転入力端子(−)には積分回路9の出力が入力される。
一方、コンパレータ7は、入力端子(+)には積分回路9の出力が入力され、反転入力端子(−)にはV30%電圧が入力される。コンパレータ8は、入力端子(+)には積分回路9の出力が入力され、反転入力端子(−)にはV20%電圧が入力される。また、積分回路9にはフォトカプラ10の出力が入力される。
【0010】
次に、トランス1の2次側において、2次コイル1bに整流ダイオード11および平滑コンデンサ12が接続され、平滑コンデンサ12は2次側のグランドに接地される。ここで、トランス1の1次側と2次側とは異なるグランドに接地され、互いに電気的に絶縁された2つの電気回路を構成している。
整流ダイオード11および平滑コンデンサ12の間の位置13からDC−DCコンバータの出力電圧Vout が取り出される。また、平滑コンデンサ12と並列に、出力電圧Vout の分圧として、制御回路3へのフィードバック電圧Vfbを生成する抵抗14aおよび14bが設けられている。
さらに、2次側にはフィードバック電圧Vfbが入力される、検出する電圧レベルの数より1つ少ない4つのコンパレータ15,16,17,18が設けられている。また、コンパレータ15,16,17,18の入力端子の一方は、フィードバック電圧Vfbが、どの電圧レベルにあるかを判定するための基準電圧Vref1、Vref2、Vref3、Vref4が入力される。基準電圧Vref1、Vref2、Vref3、Vref4の大きさは、Vref1>Vref2>Vref3>Vref4の関係を有する。
【0011】
詳細には、コンパレータ15は、入力端子(+)には基準電圧Vref1が入力され、反転入力端子(−)にはフィードバック電圧Vfbが入力される。コンパレータ16は、入力端子(+)には基準電圧Vref2が入力され、反転入力端子(−)にはフィードバック電圧Vfbが入力される。
一方、コンパレータ17は、入力端子(+)にはフィードバック電圧Vfbが入力され、反転入力端子(−)には基準電圧Vref3が入力される。コンパレータ18は、入力端子(+)にはフィードバック電圧Vfbが入力され、反転入力端子(−)には基準電圧Vref4が入力される。
ここで、コンパレータ15〜18は、フィードバック電圧Vfbを5つの電圧レベルを表す2値信号の組み合わせとして出力する電圧判定部を構成する。
【0012】
コンパレータ15の出力Aは、NOR回路21と、NOT回路19を介してNOR回路22に入力される。コンパレータ16の出力Bは、NOR回路21、22およびAND回路23に入力される。コンパレータ17の出力Cは、AND回路23およびNOR回路24に入力される。コンパレータ18の出力Dは、NOT回路20を介してNOR回路24に入力される。
【0013】
NOR回路21の出力WはNOR回路28に入力され、NOR回路22の出力XはAND回路25に入力される。AND回路23の出力YはAND回路26に入力され、NOR回路24の出力ZはAND回路27に入力される。
また、2次側には発振器30が設けられ、発振器30は、75%、50%、25%のデューティ比を有するデューティ信号を生成して別個の端子からそれぞれ出力する。
発振器30から出力された75%デューティ信号はAND回路25に入力され、50%デューティ信号はAND回路26に入力され、25%デューティ信号はAND回路27に入力される。
AND回路25の出力M、AND回路26の出力N、AND回路27の出力Oは、ともにNOR回路28に入力される。
ここで、NOT回路19,20、NOR回路21,22、24,28、AND回路23,25,26,27の論理回路および発振器30は、電圧判定部で出力された2値信号の組み合わせに応じて、異なるデューティ比信号を形成するデューティ比信号形成部を構成する。
【0014】
次に、NOR回路28の出力Pは、スイッチング素子29に入力され、スイッチング素子29に接続されたフォトカプラ10を制御する。このフォトカプラ10は、絶縁された2つの電源に接続され、NOR回路28の出力Pに応じた信号を、積分回路9に接続された出力側に伝達する。絶縁された2つの電源の内、1次側の電源電圧は基準電圧Vである。
また、スイッチング素子29とフォトカプラ10は信号伝達部を構成する。
なお、上述した積分回路9およびコンパレータ5〜8は、フォトカプラ10から伝達されたデューティ比信号に基づいて、2次側のフィードバック電圧Vfbを電圧判定部で出力した電圧レベルを表す2値信号の組み合わせに再変換する再変換部を構成する。
【0015】
次に、この発明の実施の形態に係る電圧検出装置の動作を図1および図2中の表1〜4を用いて説明する。
まず、2次側のコンパレータ15〜18は、フィードバック電圧Vfbの大きさに応じて図2の表1に示されるような2値信号の組み合わせとして、出力A〜Dを出力する。さらに、これらの出力A〜Dが入力されたNOR回路21、22、AND回路23およびNOR回路24は、表2に示されるような2値信号の組み合わせとして、出力W〜Zを出力する。なお、NOR回路22の一方の入力端子には、出力AがNOT回路19で反転した後、また、NOR回路24の一方の入力端子には、出力DがNOT回路20で反転した後で、それぞれ入力される。
【0016】
次に、出力Xおよび発振器30の75%デューティ出力が入力されるAND回路25の出力Mは、表3に示されるように、出力XがHとなる場合であるフィードバック電圧VfbがVref1>Vfb>Vref2の範囲内にあるときのみ、75%デューティとなり、その他の場合はLとなる。また、出力Yおよび発振器30の50%デューティ出力が入力されるAND回路26の出力Nは、出力YがHとなる場合であるフィードバック電圧VfbがVref2>Vfb>Vref3の範囲内にあるときのみ、50%デューティとなり、その他の場合はLとなる。さらに、出力Zおよび発振器30の25%デューティ出力が入力されるAND回路27の出力Oは、出力ZがHとなる場合であるフィードバック電圧VfbがVref3>Vfb>Vref4の範囲内にあるときのみ、25%デューティとなり、その他の場合はLをとなる。なお、NOR回路21の出力Wは、そのまま、入力LとしてNOR回路28に入力される。
【0017】
NOR回路28は、入力された4つの出力L〜Oの2値信号の組み合わせに基づいて、表3に示すように、フィードバック電圧Vfbの値に対応した出力Pをスイッチング素子29に出力する。
スイッチング素子29は、出力Pの信号に従ってフォトカプラ10をオン、オフまたは75%、50%、25%のデューティ比でオンする。
例えば、出力PがHである場合、フォトカプラ10は常時オンし、積分回路9には0%デューティの信号が入力される。一方、出力Pが例えば25%デューティなら積分回路9には75%デューティの信号が入力される。
【0018】
次に、フォトカプラ10の出力は積分回路9で積分される。すなわち、出力PがLの場合(Vfb>Vref1)は、基準電圧Vと同一の電圧V100%電圧が出力される。出力Pが25%デューティの場合(Vref1>Vfb>Vref2)は、基準電圧Vの75%に相当するV75%電圧が出力される。出力Pが50%デューティの場合(Vref2>Vfb>Vref3)は、基準電圧Vの50%に相当するV50%電圧が出力される。出力Pが75%デューティの場合(Vref3>Vfb>Vref4)は、基準電圧Vの25%に相当するV25%電圧が出力される。さらに、出力PがHの場合(Vref4>Vfb)は、0Vに相当するV0%電圧が出力される。
【0019】
積分回路9からの出力電圧である、V100%電圧、V75%電圧、V50%電圧、V25%電圧、V0%電圧のいずれかがコンパレータ5〜8に入力されると、コンパレータ5〜8は、それぞれの比較基準電圧であるV80%電圧、V70%電圧、V30%電圧、V20%電圧と、積分回路9の出力電圧と比較して、出力AA、BB、CC、DDを表4に示されるような2値信号として出力する。
【0020】
以上のような電圧検出装置の動作について図3を用いてふりかえってみると、まず、2次側の電気回路の出力電圧Vout の分圧であるフィードバック電圧Vfbを検出する。このフィードバック電圧Vfbを電圧レベルa〜eの5つの電圧レベルを表す2値信号の組み合わせにする。その後、電圧レベルa〜eに対応した5つのデューティ比(0%および100%デューティを含む)が出力Pとして形成され、この信号がフォトカプラ10を介して1次側に伝達される。1次側では、積分回路9によりデューティ波形を積分して、電圧レベルa〜eに対応したV100%電圧、V75%電圧、V50%電圧、V25%電圧、V0%電圧のいずかの電圧が生成される。最後に、コンパレータ5〜8により、電圧レベルa〜eに対応した2値信号の組み合わせに再変換される。
したがって、この実施の形態の場合、2次側において、4つの検出回路に対して5つの電圧レベルを検出して、一つのフォトカプラを用いて1次側の回路にその電圧レベルを伝達することができる。
また、5つの電圧レベルは、25%違いの5つの種類のデューティ比に区分されてフォトカプラ10を伝達する。すなわち、異なる5つのデューティ比は、5つの電圧レベルの2値信号の組み合わせに対応してほぼ等間隔に割り振られている。
この場合、それぞれのデューティ比を等間隔に割り振って、互いに25%という大きな差のある5つの種類のデューティ比を形成するにことによって、互いのデューティ比が混同することなく、誤認識されないようになっている。
さらに、積分回路9で積分された出力電圧もV100%電圧、V75%電圧、V50%電圧、V25%電圧、V0%電圧として、等間隔の大きな電圧差が設けられているので、コンパレータ5〜8において誤認識されにくい。
また、フォトカプラ10で伝達されるデューティ比は、論理回路19〜28と発振器30とにより形成されるので、デューティ比を形成する回路構成が簡単である。
【0021】
上述した実施の形態において、例えばVfb>Vref1またはVref4>Vfbの時に制御回路3が出力異常と判断してDC−DCコンバータを停止させるようにしておけば、仮にフォトカプラ10が破壊してしまった時にもフェールセーフとすることが可能となる。つまりフォトカプラ10がオープン破壊した場合、積分回路9の出力はV100%電圧となり制御回路3によりVfb>Vref1と判断されDC−DCコンバータを停止させることができる。また、フォトカプラ10がショート破壊した場合、積分回路9の出力はV0%電圧となり制御回路3によりVref4>Vfbと判断されDC−DCコンバータを停止させることができる。
なお、上述した実施の形態においては、発振器30は、異なるデューティ比を生成できるものであればよく、一定の周波数を用いた発振器でなくてもよい。また、DC−DCコンバータに用いられた電圧検出装置を例に説明したが、この発明に係る電圧検出装置は、これに限定されるものではなく、互いに電気的に絶縁された2つの電気回路間で、フォトカプラを介して信号伝達するものに広く適用できる。また、信号伝達部にフォトカプラを使用したが、絶縁し信号を伝達できればよく、例えばトランスを使用してもよい。
また、上述した実施の形態においてはフォトカプラ10の出力を、積分回路9を用いてV100%電圧、V75%電圧、V50%電圧、V25%電圧、V0%電圧を出力したが、フォトカプラ10の出力パルスを直接マイコン等で読み込んでV100%電圧、V75%電圧、V50%電圧、V25%電圧、V0%電圧を出力してもよい。
【0022】
実施の形態2.
実施の形態2に係る電圧検出装置は、実施の形態1に対して、電圧判定部、デューティ比信号形成部および再変換部を構成する回路が異なる。
この電圧検出装置には、図4に示されるように、電圧判定部およびデューティ比信号形成部を構成する入力電圧検出回路40が設けられ、トランス1の2次側のフィードバック電圧Vfbが入力される。この入力電圧検出回路40は、実施の形態1と同様に、スイッチング素子29を介して、フォトカプラ10に接続されている。さらに、フォトカプラ10の受光側には、再変換部を構成する電圧再判定回路50が設けられ、制御回路70に接続されている。
【0023】
入力電圧検出回路40には、図5に示されるように、コンパレータ41および42が設けられ、それぞれの入力端子(+)にはフィードバック電圧Vfbが入力される。一方、これらの反転入力端子(−)には、基準電圧Vref5,Vref6が入力される。ここで、基準電圧Vref5およびVref6として、フィードバック電圧Vfbが正常状態であると判定される上限および下限の値が設定されている。すなわち、フィードバック電圧Vfbがこれらの間にある場合を正常状態、基準電圧Vref5を超えると過電圧状態、基準電圧Vref6を下回ると低電圧状態として、入力電圧検出回路40が3つの電圧レベルを検出できるように構成されている。
【0024】
また、コンパレータ41はOR回路43に接続され、コンパレータ41の出力A1がOR回路43に入力される。また、入力電圧検出回路40には、発振器45が設けられ、例えば50%のデューティ比を有するデューティ信号を生成して出力する。この出力C1もOR回路43に入力される。OR回路43はAND回路44に接続され、OR回路43の出力D1はコンパレータ42の出力B1とともにAND回路44に入力される。AND回路44はスイッチング素子29に接続され、AND回路44の出力E1によりスイッチング素子29がオンオフする。
【0025】
電圧再判定回路50には、図6に示されるように、スイッチング素子52、コンデンサ53および定電流源54からなる積分回路55と、スイッチング素子56、コンデンサ57および定電流源58からなる積分回路59とが設けられている。スイッチング素子52は、NOT回路51を介してフォトカプラ10の受光側の出力端子10aに接続され、スイッチング素子55は、出力端子10aに直接接続されている。電圧再判定回路50には、出力端子10aに生じる電圧が入力Q1として入力される。
また、積分回路55はコンパレータ60に接続され、積分回路55の出力R1がコンパレータ60の入力端子(+)に入力され、反転入力端子(−)には、基準電圧Vref7が入力される。積分回路59はコンパレータ61に接続され、積分回路59の出力S1は、コンパレータ61の入力端子(+)に入力され、反転入力端子(−)には、基準電圧Vref8が入力される。
【0026】
コンパレータ60およびコンパレータ61はOR回路62に接続され、それぞれの出力T1およびU1はOR回路62に入力される。OR回路62はAND回路63および64に接続され、OR回路62の出力W1がこれらに入力される。また、AND回路63の入力側は、フォトカプラ10の出力端子10aにも接続される。一方、AND回路64の入力側は、NOT回路65を介して、出力端子10aに接続される。
さらに、AND回路63および64は制御回路70に接続され、それぞれの出力OUT_LおよびAND回路64の出力OUT_Hが制御回路70に入力される。
【0027】
制御回路70は、駆動回路4を介してスイッチング素子2をオンオフしてDC−DCコンバータを制御するとともに、状況に応じてスイッチング素子2をオフしてDC−DCコンバータの動作を停止させる(図4参照)。また、制御回路70は図示しないランプ等を駆動して、DC−DCコンバータの電圧異常を通知する。
【0028】
次に、この発明の実施の形態に係る電圧検出装置の動作を説明する。
まず、入力電圧検出回路40の動作を図5および7に基づいて説明する。
入力電圧検出回路40に入力されたフィードバック電圧Vfbの値に応じて、コンパレータ41および42のそれぞれの出力A1およびB1は、図7に示されるようになる。すなわち、Vfb>Vref5では、出力A1およびB1はともにH、Vref5≧Vfb>Vref6では出力A1はLであるが、出力B1はHである。また、Vref6≧VfbではともにLである。出力A1および発振器45のデューティ出力C1が入力されるOR回路43の出力D1は、出力A1がHのときのみHとなり、その他の場合は、出力C1と同じデューティ出力となる。AND回路44にはこの出力D1と出力B1が入力されるので、AND回路44の出力E1は、Vfb>Vref5ではHとなり、Vref5≧Vfb>Vref6では50%デューティのパルス状の出力となり、Vref6≧VfbではLとなる。
これにより、入力電圧検出回路40がフィードバック電圧Vfbの3つの電圧レベルを検出できる。
【0029】
AND回路44の出力E1により、スイッチング素子29が動作し、フォトカプラ10は、継続したHレベルの信号すなわち100%デューティ比信号と、50%デューティ比信号と、継続したLレベルの信号すなわち0%デューティ比信号とを、フィードバック電圧Vfbの値に応じて、DC−DCコンバータの1次側に伝達する。
【0030】
次に、電圧再判定回路50の動作を図6および8に基づいて説明する。
2次側からフォトカプラ10の出力端子10aに伝達されたデューティ比信号が入力Q1として電圧再判定回路50に入力されると、電圧再判定回路50内の各出力は図8に示されるように変化する。図8は、正常状態、低電圧状態、過電圧状態に対応する信号が、入力Q1として、時系列的に入力された場合の例を示す。AND回路44の出力E1が正常な状態を示す50%デューティの場合、入力Q1は50%デューティのパルス状信号となる。AND回路44の出力E1が過電圧を示すHレベルの場合、入力Q1はフォトカプラによりLレベルの信号となる。AND回路44の出力E1が低電圧を示すLレベルの場合、入力Q1はフォトカプラによりHレベルの信号となる。
【0031】
はじめに、正常状態を示す50%デューティが入力Q1として入力された場合を説明する。
図6の積分回路55において、パルス状の入力Q1がLからHに切り替わるとNOT回路51の出力はHからLとなりスイッチング素子52がオンからオフになる。スイッチング素子52がオフすると、スイッチング素子52を介して1次側グランドに放電していたコンデンサ53に対して充電が行われ、出力R1の電位が徐々に上昇する(図8参照)。しかしながら、入力Q1は50%デューティのため、出力R1の電位が基準電圧Vref7まで上昇しないうちに、入力Q1は再度Lに切り替わり、NOT回路51の出力はHとなる。そのため、スイッチング素子52がオンし、コンデンサ53が放電され、出力R1の電位は0になりコンパレータ60の出力T1はLのままである。
【0032】
一方、積分回路59においては、入力Q1がLからHに切り替わるとスイッチング素子56がオフからオンになる。スイッチング素子57がオンになると、コンデンサ57は放電が行われ出力S1はLとなる。その後、入力Q1がLになると、スイッチング素子57がオフしコンデンサ57に対して充電が行われ出力S1の電位が徐々に上昇する。しかしながら、出力R1と同様に、出力S1の電位が基準電圧Vref8まで上昇しないうちに、入力Q1は再度Hに切り替わる。そのため、コンデンサ57が放電され、出力S1の電位は0になりコンパレータ61の出力U1はLのままである。
【0033】
この場合、コンパレータ60,61の出力T1、U1はLのため、OR回路62の出力W1はLであり、この出力W1がAND回路63および64に入力される。一方、AND回路63には、入力Q1と同一のパルス状の信号X1も入力されるが、出力W1がLのため、AND回路63の出力OUT_LはLである。また、AND回路64には、入力Q1の反転信号がNOT回路65の出力Y1として入力されるが、AND回路63と同様に出力W1がLのため、AND回路64の出力OUT_HはLである。
【0034】
次に、入力Q1が過電圧を示すLレベルの場合、NOT回路51の出力はHとなる。積分回路55において、スイッチング素子52がオンし続け、コンデンサ53は充電されないため出力R1の電位は0であり、コンパレータ60の出力T1はLのままである。
一方、積分回路59において、スイッチング素子56はオフし続け、コンデンサ57の充電が継続するため、出力S1の電位が上昇し基準電圧Vref8より高くなった時点で、コンパレータ61の出力U1はHに切り替わる。OR回路62の出力W1もHになる。
【0035】
AND回路63および64では、コンパレータ61の出力U1はHに切り替わった時点から、OR回路62の出力W1もHとなる一方、入力Q1と同一の信号X1、入力Q1の反転信号Y1がそのまま出力される。したがって、AND回路63の出力OUT_LはLのままであるが、AND回路64の出力OUT_HはHになる。
このように、入力Q1が過電圧状態である場合のみ、出力S1の電位が所定の時間内に基準電圧Vref8まで上昇することを利用して、過電圧状態を検出することができる。
【0036】
次に、入力Q1が低電圧を示すHレベルの場合、NOT回路51の出力はLとなる。積分回路55において、スイッチング素子52はオフし続け、コンデンサ53の充電が継続するため出力R1の電位が上昇し基準電圧Vref7より高くなった時点で、コンパレータ60の出力T1はHに切り替わる。OR回路62の出力W1もHになる。一方、積分回路59において、スイッチング素子56がオンし続け、コンデンサ57は充電されないため出力S1の電位は0であり、コンパレータ61の出力U1はLのままである。
【0037】
AND回路63および64では、コンパレータ60の出力T1がHに切り替わった時点から、OR回路62の出力W1もHになる一方、入力Q1と同一の信号X1、入力Q1の反転信号Y1がそのまま出力される。したがって、AND回路63の出力OUT_LはHとなり、AND回路64の出力OUT_HはLのままである。
このように、入力Q1が低電圧状態である場合のみ、出力R1の電位が所定の時間内に基準電圧Vref7まで上昇することを利用して、低電圧状態を判定することができる。
【0038】
制御回路70では、AND回路63の出力OUT_LおよびAND回路64の出力OUT_HがHかLかにより、DC−DCコンバータのフィードバック電圧Vfbが正常電圧、過電圧、低電圧のいずれの状態にあるかを知ることができ、フィードバック電圧Vfbの状態に応じて、スイッチング素子2を制御する。
【0039】
このように、入力電圧検出回路40が1次側の電圧を検知し、3つ以上の電圧レベルを表す2値信号の組み合わせに応じて、異なるデューティ比信号を形成し、フォトカプラ10がこのデューティ比信号を2次側の電圧再判定回路50に伝達し、電圧再判定回路50が、出力OUT_LがH又はLで、出力OUT_HがH又はLとなる2値信号の組み合わせに再変換する。
したがって、ひとつのフォトカプラ10で、DC−DCコンバータの互いに電気的に絶縁された1次側回路と2次側回路との間で、3つ以上の電圧レベルを伝達することができる。
【0040】
【発明の効果】
以上説明したように、この発明に係る電圧検出装置によれば、電圧判定部が一方の電気回路に設けられ、その電気回路の電圧を検知し、少なくとも3つ以上の電圧レベルを表す2値信号の組み合わせを出力し、同じく一方の電気回路に設けられたデューティ比信号形成部が、2値信号の組み合わせに応じて、異なるデューティ比信号を形成し、このデューティ比信号を1つのフォトカプラが他方の電気回路に伝達し、他方の電気回路に設けられた再変換部が、フォトカプラから伝達されたデューティ比信号に基づいて、電圧レベルを表す2値信号の組み合わせに再変換するので、互いに電気的に絶縁された2つの電気回路の一方に設けられた多数個の検出回路に対して一つだけのフォトカプラを用いて複数の電圧レベルを検出して、他方の回路に伝達することができる。したがって、安価なコストの電圧検出装置を提供することができる。
【図面の簡単な説明】
【図1】この発明の実施の形態1に係る電圧検出装置を用いたDC−DCコンバータの電気回路図である。
【図2】実施の形態1に係る電圧検出装置の動作を説明する表であり、それぞれの表はフィードバック電圧Vfbの値に応じた出力を表し、表1は2次側のコンパレータの出力A,B,C,Dの論理値、表2は2次側の論理回路の出力W,X,Y,Zの論理値、表3は2次側の論理回路の出力L,M,N,O,Pの論理値あるいはデューティ比、表4は1次側のコンパレータの出力AA,BB,CC,DDの論理値である。
【図3】実施の形態1に係る電圧検出装置の動作を説明する模式図である。
【図4】この発明の実施の形態2に係る電圧検出装置を用いたDC−DCコンバータの電気回路図である。
【図5】実施の形態2に係る電圧検出装置の入力電圧検出回路の電気回路図である。
【図6】実施の形態2に係る電圧検出装置の電圧再判定回路の電気回路図である。
【図7】実施の形態2に係る電圧検出装置の入力電圧検出回路の動作を説明する表である。
【図8】実施の形態2に係る電圧検出装置の電圧再判定回路の動作を説明するタイムチャートである。
【符号の説明】
15〜18,41,42…コンパレータ(電圧判定部)、19,20…NOT回路(論理回路)、21,22,24,28…NOR回路(論理回路)、23,25,26,27,44,63,64…AND回路(論理回路)、30,45…発振器、10…フォトカプラ、9,55,59…積分回路(再変換部)、5〜8,60,61…コンパレータ(再変換部)、40…入力電圧検出回路(電圧判定部、デューティ比信号形成部)、50…電圧再判定回路(再変換部)、43,62…OR回路(論理回路)。
Claims (5)
- 互いに電気的に絶縁された2つの電気回路の、一方の電気回路の電圧を複数の電圧レベルで検出する電圧検出装置において、
一方の前記電気回路に設けられ、前記電気回路の電圧を検知し、少なくとも3つ以上の電圧レベルを表す2値信号の組み合わせを出力する電圧判定部と、
前記一方の電気回路に設けられ、前記2値信号の組み合わせに応じて、異なるデューティ比信号を形成するデューティ比信号形成部と、
前記デューティ比信号形成部で形成された前記デューティ比信号を、他方の前記電気回路に伝達する第1の信号伝達部と、
前記他方の電気回路に設けられ、前記信号伝達部から伝達された前記デューティ比信号に基づいて、前記電圧レベルを表す2値信号の組み合わせに再変換する再変換部とを備えた電圧検出装置。 - 前記信号伝達部は一つのフォトカプラを有する請求項1に記載の電圧検出装置。
- 前記異なるデューティ比信号のデューティ比は、前記2値信号の組み合わせに対応して、ほぼ等間隔に割り振られた請求項1または2に記載の電圧検出装置。
- 前記デューティ比形成部は、論理回路と1つの発振器とを含む請求項1〜3のいずれか一項に記載の電圧検出装置。
- 前記再変換部は、積分回路を有する請求項1〜4のいずれか一項に記載の電圧検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003122190A JP2004239888A (ja) | 2002-12-12 | 2003-04-25 | 電圧検出装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002360825 | 2002-12-12 | ||
JP2003122190A JP2004239888A (ja) | 2002-12-12 | 2003-04-25 | 電圧検出装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004239888A true JP2004239888A (ja) | 2004-08-26 |
Family
ID=32964512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003122190A Withdrawn JP2004239888A (ja) | 2002-12-12 | 2003-04-25 | 電圧検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004239888A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010223741A (ja) * | 2009-03-23 | 2010-10-07 | Nec Computertechno Ltd | 機器検査装置及び機器検査方法 |
JP2014073069A (ja) * | 2012-09-28 | 2014-04-21 | Lg Display Co Ltd | Dc−dc変換器制御回路と、それを用いた映像表示装置及びその駆動方法 |
JP2016073035A (ja) * | 2014-09-29 | 2016-05-09 | 株式会社高砂製作所 | 交流電源装置及びその瞬時電圧変動検出方法 |
JP2017198488A (ja) * | 2016-04-26 | 2017-11-02 | 日本特殊陶業株式会社 | 電流測定装置および微粒子検出装置 |
-
2003
- 2003-04-25 JP JP2003122190A patent/JP2004239888A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010223741A (ja) * | 2009-03-23 | 2010-10-07 | Nec Computertechno Ltd | 機器検査装置及び機器検査方法 |
JP2014073069A (ja) * | 2012-09-28 | 2014-04-21 | Lg Display Co Ltd | Dc−dc変換器制御回路と、それを用いた映像表示装置及びその駆動方法 |
US9448573B2 (en) | 2012-09-28 | 2016-09-20 | Lg Display Co., Ltd. | DC-DC converter control circuit, image display device using the same and driving method thereof |
JP2016073035A (ja) * | 2014-09-29 | 2016-05-09 | 株式会社高砂製作所 | 交流電源装置及びその瞬時電圧変動検出方法 |
JP2017198488A (ja) * | 2016-04-26 | 2017-11-02 | 日本特殊陶業株式会社 | 電流測定装置および微粒子検出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108075666B (zh) | 返驰式电源供应电路 | |
US8913404B2 (en) | Constant voltage constant current control circuits and methods with improved load regulation | |
JP4819902B2 (ja) | Dc/dc電力変換装置 | |
US20070126372A1 (en) | Power supply devices | |
US20050207180A1 (en) | Llc half-bridge converter | |
CN111049385A (zh) | 用于通信的系统以及用于检测的设备和方法 | |
KR20210139305A (ko) | 의사 공진 자동 튜닝 컨트롤러 | |
JP6080091B2 (ja) | パルス信号出力回路 | |
US8139381B2 (en) | Power converter, and switching controller and driving method thereof | |
US20160087540A1 (en) | System for information feedback through isolation in power converters | |
WO2009128025A1 (en) | Switched mode power supply | |
US20050063201A1 (en) | Switching power supply device | |
US20060152082A1 (en) | Method and circuit for galvanically isolated transmission of a signal | |
US20120106215A1 (en) | Power conversion apparatus and brown-out protection method thereof | |
JP2004239888A (ja) | 電圧検出装置 | |
JP2007524334A (ja) | 時間依存性信号からパワーを導出するための方法及び装置 | |
JP7151034B2 (ja) | 制御回路、および、dc/dcコンバータ装置 | |
US7082043B2 (en) | Drive circuit for a synchronous rectifier, method of providing drive signals thereto and power converter incorporating the same | |
JP2006101680A (ja) | 入出力絶縁分離型dc−dcコンバータ装置 | |
US6982881B2 (en) | Current detecting circuit and power converter having the same | |
CN112701915A (zh) | 用于反激电源转换器的局部零电压切换(zvs)及其方法 | |
US9735687B2 (en) | Regulating power converter by sensing transformer discharge timing | |
JP2020058213A (ja) | スイッチング電源装置の制御装置 | |
KR970002271B1 (ko) | 교류 어댑터 출력 제어회로 | |
EP3823149A1 (en) | Isolated primary side switched converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |