CN101911460B - 处理器及开关电源装置 - Google Patents

处理器及开关电源装置 Download PDF

Info

Publication number
CN101911460B
CN101911460B CN200880122906.3A CN200880122906A CN101911460B CN 101911460 B CN101911460 B CN 101911460B CN 200880122906 A CN200880122906 A CN 200880122906A CN 101911460 B CN101911460 B CN 101911460B
Authority
CN
China
Prior art keywords
input
transformer
processor
voltage
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880122906.3A
Other languages
English (en)
Other versions
CN101911460A (zh
Inventor
原隆志
植木浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101911460A publication Critical patent/CN101911460A/zh
Application granted granted Critical
Publication of CN101911460B publication Critical patent/CN101911460B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33515—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with digital control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Microcomputers (AREA)

Abstract

本发明提供一种处理器，其包括模拟信号输入端口及A/D转换部(62)，在A/D转换部(62)的后级设置独立于CPU的ALU(63)。ALU(63)不仅独立于CPU而将比较结果保存在RAM(72)中，而且对设定在RAM(72)中的基准值和A/D转换部(62)的输出值进行比较，根据对应于其比较结果的标记来进行对CPU的中断或对PWM发生器的指令。由此，处理器整体可降低时钟频率和成本，同时可进行对应于模拟信号的变化的高速处理。

Description

处理器及开关电源装置
技术领域
本发明涉及一种DSP等的处理器以及包括该处理器的开关电压装置。 
背景技术
以往的微处理器或被称作DSP(Digital Signal Processor)的处理器由输入输出装置(A/D转换器、D/A转换器等)、寄存器、存储器、ALU(运算罗辑单元)等模块构成，模拟输入信号一旦在A/D转换器中被转换为数字数据，则之后对其进行处理。若数据传输总线(bus)或运算比特数基本上相同，则处理器的处理速度依赖于时钟频率，越是时钟频率高的处理器，处理速度就越快且成本就越高。例如，在非专利文献1中公开了具备A/D转换器的DSP。 
图1是非专利文献1公开的A/D转换器的框图。 
在图1中，模拟多路转接器50A、50B根据来自后述的序列发生器56A、56B的选择信号，分别选择8信道(共计16信道)的模拟输入端口。采样保持电路51A、51B对由模拟多路转接器50A、50B选择的模拟信号进行采样保持。A/D转换器52通过序列发生器判优电路(sequencer arbiter)57的控制，将采样保持电路51A、51B中的某一个采样的电压转换为数字数据。多路转接器53向由序列发生器判优电路57选择的一侧的结果多路转接器54A、54B的一个输出数据。结果多路转接器54A、54B根据来自序列发生器56A、56B的结果选择信号，在存储器55中保存被A/D转换的结果。序列发生器56A、56B通过从外部赋予的触发，在预先设定的序列发生器中选择所述多路转接器50A、50B以及54A、54B，并且对于序列发生器判优电路57受理A/D转换开始信号的指示信号以及结束信号。 
由此，对规定的模拟输入端口的电压信号进行A/D转换，并且将其保存在规定的存储器中。DSP内的CPU根据该存储器55的值(基于进行A/D转换后的结果)，进行规定的处理。 
另一方面，在开关电源装置的领域中，有时使用如上所述的DSP。开关电源装置一般监视输出电压，并且采用以下构成：通过与基准电压进行比较，根据比较结果对开关控制进行负反馈控制，从而使输出电压稳定。此时，所述DSP内的CPU进行以下控制：基于图1所示的存储器55中所保存的值，例如监视流过电感器或变压器的初级线圈的电流，在其电流值成为0时，通过使连接有产生开关控制信号的电路的输出端口的值改变，从而使开关元件导通。 
此外，除了这样的平均值的负反馈控制之外，还具有以下的所谓电流模式(current mode)的驱动方法：监视流过初级侧的电感器或变压器的初级线圈的电流，若其峰值或一周期中的平均值到达了某一阈值，则使开关元件截止。 
电流模式的驱动方法的优点在于对负载变动或输入电压变动的响应性高。在该电流模式之中，可谋求特别高的响应性的模式是被称为“临界模式”的驱动方法。该临界模式是监视流过电感器或变压器的初级线圈的电流，并检测出其电流值成为0的瞬间来使开关元件导通。 
另外，电流谐振型开关电源装置是为了实现ZCS(零电流开关)而监视流过电感器的电流并检测出其电流值成为0的瞬间来使开关元件导通的装置。优点在于通过该控制能够将开关损耗限制在最小限度。 
非专利文献1：TEXAS INSTRUMENTS技术资料“TMS320x280x2801x，2804x Analog-to-Digital Converter(ADC)Module Reference Guide”，[online]，[2007年12月6日检索]，因特网<http://focus.tij.co.jp/jp/lit/ug/spru716b/spru716b.pdf> 
但是，在通过模拟控制进行所述电流模式或电流谐振型的开关控制的情况下，存在需要高速且高价的模拟转换器的问题。这是因为若转换器的动作中存在时间延迟，例如在进行电流模式控制的情况下，有损响应性高的原有的优点，而且在电流谐振型的开关电源中有损开关损耗小的原有的优点。 
另一方面，在由数字控制来实现的情况下，需进行以下的动作：先将输出电压或电感器电流的模拟数据在A/D转换器中转换为数字值，并将该值暂且保持在存储器中，在CPU中与基准值进行比较之后，根据结果运 算PWM脉冲的占空比。由于电感器电流值在一点检测中，在混有噪声的情况下有可能会成为异常值，因此一般在开关周期内的多个点进行采样并计算出其平均值。当然，因此会相应地增加运算处理量。在CPU中，由于在与时钟频率同步的时刻按每一周期进行其他全部运算，因此若想提高电感器电流成为0时的响应性，则必然需要时钟频率高即高价的处理器。 
发明内容
为此，本发明的目的在于提供一种考虑到处理器内部的构成，并且处理器整体的时钟频率低且低价的同时，例如在要求所谓电流模式转换器的临界模式控制或电流谐振型电源的ZCS控制的高速响应性的电源装置中也能够使用的处理器以及包括该处理器的开关电源装置。 
为了解决所述课题，本发明的处理器其构成如下。 
(1)一种处理器，其包括数字信号的输入输出端口、模拟信号输入端口、对所述模拟信号输入端口的电压进行采样保持的采样保持电路、将由该采样保持电路保持的电压转换为数字值的A/D转换部、CPU、和保持程序及数据的存储器，用数据传输总线连接这些部件之间，该处理器还包括比较运算部，其在所述A/D转换部的后级，对该A/D转换部的输出值和预先被保持的基准值进行比较，并根据其比较结果来控制所述输入输出端口的规定的端口的输出值。 
根据该构成，无需进行以下经由CPU的控制，可直接产生规定的信号，所述经由CPU的控制是指，CPU将由A/D转换部转换的数据与规定值进行比较，根据结果重写输出端口的值。因此，即使处理器整体的时钟频率低，也能够进行对应于模拟信号的变化的响应性高的控制，可用于低价且高速响应的设备的控制中。 
(2)也可以构成为：包括PWM信号产生电路，该PWM信号产生电路向所述输入输出端口的规定的端口输出PWM信号，所述比较运算部根据所述比较结果来控制所述PWM信号产生电路的动作，从而控制PWM的占空比(on-duty ratio)。 
由此，CPU不需要进行占空比的运算、或者通过重写规定的输出端口的输出值来输出PWM信号，可应用在根据模拟信号进行PWM控制的 电路中。 
(3)也可以构成为：在所述存储器中写入程序，该程序通过所述CPU的命令的执行，控制所述输入输出端口的规定的端口的输出值，所述比较运算部根据所述比较结果向所述CPU实施中断，来控制所述规定的端口的输出值。 
由此，由于与CPU基于A/D转换后的值进行比较判定来从所述规定的端口输出信号的情况不同，CPU不决定信号输出的时刻，因此即使时钟频率低，也能够以高精度的时刻进行信号输出。 
此外，本发明的处理器其构成如下。 
(4)包括数字信号的输入输出端口、模拟信号输入端口、对所述模拟信号输入端口的电压进行采样保持的采样保持电路、将由该采样保持电路保持的电压转换为数字值的A/D转换部、CPU、保持程序及数据的存储器，用数据传输总线连接这些部件之间，该处理器还独立于所述CPU而包括比较运算部，其在所述A/D转换部的后级，对该A/D转换部的输出值和预先被保持的基准值进行比较，并将其比较结果或差分值写入所述存储器或所述寄存器中。 
根据该构成，无需进行CPU将由A/D转换部转换的数据与规定值进行比较并根据结果重写输出端口的值的控制，CPU只要从存储器或寄存器读出已经比较过的结果来进行规定的处理即可。因此，即使处理器整体的时钟频率低，也能够进行对应于模拟信号的变化的响应性高的控制，可用于低价且高速响应的设备的控制中。 
本发明的开关电源装置其构成如下。 
(5)包括：所述(1)～(4)的任一个所述的处理器；电感器或变压器；开关元件，其使从输入电源流过所述电感器或所述变压器的初级线圈的电流导通/截止；和整流平滑电路，其对所述电感器或变压器的励磁能量进行整流平滑后将其输出给输出部，所述A/D转换部将输入到所述模拟信号输入端口的流过所述电感器或所述变压器的初级线圈的电流的检测信号转换为数字值，所述比较运算部在相当于所述电流的过零点的时刻控制所述规定的端口的输出值(0/1)，通过所述规定的端口的输出信号，对所述开关元件进行开关控制。 
根据该构成，能够以低成本构成电流模式控制型或电流谐振型的开关电源装置。 
(6)此外，也可以构成为：所述比较运算部在所述存储器中具备过电流控制程序，其检测流过所述电感器或所述变压器的初级线圈的电流超过规定值的过电流状态，从而通过对所述CPU实施中断处理来停止所述开关元件的开关控制。 
根据该构成，可进行高速的过电流保护。 
(7)此外，也可以构成为：所述A/D转换部与流过所述电感器或所述变压器的初级线圈的电流分开来，将输入到所述模拟信号的输入端口的所述输入电源的电压或所述输出部的电压的检测信号转换为数字值，所述比较运算部在所述存储器中具备过电压控制程序，其在检测出所述输入电源的电压或所述输出部的电压超过规定值的过电压状态时，决定所述规定的端口的输出值来停止所述开关元件的开关控制。 
根据该构成，可进行高速的过电压保护。 
(8)包括：所述(4)所述的处理器；电感器或变压器；开关元件，其使从输入电源流过所述电感器或所述变压器的初级线圈的电流导通/截止；和整流平滑电路，其对所述电感器或变压器的励磁能量进行整流平滑后将其输出给输出部，所述A/D转换部将输入到所述模拟信号输入端口的流过所述电感器或所述变压器的初级线圈的电流的检测信号转换为数字值，在所述存储器中具备过电流控制程序，其以由所述比较运算部写入到所述存储器或所述寄存器中的比较结果或差分值为基准，检测出流过所述电感器或所述变压器的初级线圈的电流超过规定值的过电流状态来决定所述规定的端口的输出值，从而停止所述开关元件的开关控制。 
根据该构成，可进行高速的过电流保护。 
(9)包括：所述(4)所述的处理器；电感器或变压器；开关元件，其使从输入电源流过所述电感器或所述变压器的初级线圈的电流导通/截止；和整流平滑电路，其对所述电感器或变压器的励磁能量进行整流平滑后将其输出给输出部，所述A/D转换部将输入到所述模拟信号输入端口的流过所述输入电源的电压或所述输出部的电压的检测信号转换为数字值，具备过电压控制程序，其以由所述比较运算部保持在所述存储器或寄存器 中的值为基准，检测出超过所述输入电源的电压或所述输出部的电压超过规定值的过电压状态来决定所述规定的端口的输出值，从而停止所述开关元件的开关控制。 
根据该构成，可进行高速的过电压保护。 
(发明效果) 
根据本发明，即使处理器整体的时钟频率低，也能够进行对应于模拟信号的变化的响应性高的控制，可用于要求低价且高速响应的设备的控制中。此外，能够以低成本构成实时进行开关元件的控制的开关电源装置，而并非电流模式控制型或电流谐振型等平均值控制的开关电源装置。 
附图说明
图1是表示非专利文献1所示的DSP中的A/D转换器的构成的框图。 
图2是表示第1实施方式的处理器的整体构成的框图。 
图3是表示第1实施方式的处理器内的A/D转换器的构成的框图。 
图4是第2实施方式的开关控制装置的电路图。 
图5是第2实施方式的开关控制装置的各部分的波形图。 
图6是表示第3实施方式的开关控制装置的处理器内的CPU的处理步骤的流程图。 
图7是第4实施方式的开关控制装置的电路图。 
图8是第5实施方式的开关控制装置的电路图。 
图9是表示用在第6实施方式的开关控制装置中的处理器内的CPU的处理步骤的流程图。 
图中：62-A/D转换部；70-A/D转换器；100～103-开关电源装置；200-处理器。 
具体实施方式
[第1实施方式] 
图2是第1实施方式的处理器的整体的框图，图3是作为其特征部分的A/D转换器的框图。 
如图2所示，该处理器200包括：将从模拟信号输入端口输入的模拟 电压信号转换为数字数据并且进行后述的处理的A/D转换器70、CPU71、RAM72、ROM73、中断管理单元75、PWM发生器(PWM信号产生电路)76、通用输入输出端口77及时钟信号产生电路74。 
在A/D转换器70和RAM72、ROM73之间包括：数据传输总线B1，用于向RAM72保存在A/D转换器70内部的ALU中运算出的结果；和数据传输总线B2，用于在上述ALU中进行运算时向上述ALU赋予保存在RAM72中的值(条件判定时的基准值等)。 
在A/D转换器70和中断管理单元75之间包括数据传输总线B3，其根据在A/D转换器70内部的上述ALU中运算出的结果，向CPU71赋予中断指令信号。此外，在A/D转换器70和PWM发生器76之间包括数据传输总线B4，其根据在上述ALU中运算出的结果，发送停止PWM信号的产生的指令信号。 
在CPU71和RAM72、ROM73之间包括通常的数据传输总线B5。 
在中断管理单元75和CPU71之间包括向CPU71输出执行中断的指令的数据传输总线B6。 
在PWM发生器76和通用输入输出端口77之间包括输出PWM发生器76所产生的信号的信号数据传输总线B7。 
时钟信号产生电路74对A/D转换器70产生时钟信号CL1，对CPU71产生时钟信号CL2，以及对PWM发生器76产生时钟信号CL3。 
图3是表示图2所示的处理器200内部的A/D转换器70的构成的图。该A/D转换器70包括由IN0～IN7所表示的八个模拟信号输入端口，多路转接器60A～60D根据来自多路转接器判优电路67的选择信号来向采样保持电路61A～61D输出规定的输入信号。A/D转换部62以基准电压信号为基准，将由采样保持电路61A～61D进行采样保持的模拟电压信号转换为数字数据，并且将其赋予给ALU63。结果选择器64进行由序列发生器66A、66B指定的RAM72的地址选择，并向相应的地址保存ALU63的运算结果。序列发生器66A、66B是控制对A/D转换的信道、顺序、转换结果进行保存的存储器地址等的装置，并将A/D转换开始信号SOC作为触发来输出给序列发生器判优电路68，接受来自A/D转换部62的转换结束信号EOC。此外，序列发生器66A、66B向多路转接器判优电路67及 结果选择器64依次输出选择信号。 
ALU63具备以下的功能。 
(1)独立于图2所示的CPU71而进行由A/D转换部62进行转换的转换结果和任意的值之间的运算。经由数据传输总线B2从RAM72转送该任意的值。 
(2)经由数据传输总线B1，向RAM72保存在ALU63中运算出的结果(比较结果或差分值)。 
(3)经由数据传输总线B3向中断管理单元75以及经由数据传输总线B4向PWM发生器76输出通过运算产生的标记(flag)的值(信号)。 
由此，能够与图2所示的CPU71的运算处理分开来，基于ALU63的运算结果立刻向CPU执行中断或者停止PWM信号的产生。 
另外，在以上所述的例中，例示了ALU63向RAM72保存比较结果或积分值，但是也可以构成为向可在CPU71的运算中利用的寄存器保存比较结果或差分值。 
[第2实施方式] 
图4是本发明的实施方式的开关电源装置的电路图，图5是开关电源装置各部分的波形图。 
在图4中，端子+Vin是直流输入电源的(+)输入端子，端子-Vin是其(-)输入端子。此外，端子+Vout是(+)输出端子，端子-Vout是其(-)输出端子。 
该开关电源装置100包括：输入平滑电容器C1；具有初级线圈n1及次级线圈n2的主变压器T1；对从输入电源向主变压器T1的初级线圈n1施加的输入电压进行开关控制的电力开关元件Q1；产生赋予给该电力开关元件Q1的栅极的开关用脉冲信号的处理器200；对在主变压器T1的次级线圈n2中产生的电压进行同步整流的整流侧同步整流器Q2及换向侧同步整流器(commutation side synchronous rectifier)Q3；驱动两个整流器的同步整流器驱动电路3；截止时刻信号发送电路(off timing signaltransmission circuit)4；斜波产生电路5；导通期间控制电路16；扼流圈变压器L1；以及输出平滑电容器C2。 
此外，包括在绝缘状态下向初级侧传输截止时刻信号发送电路4的输 出信号的脉冲变压器T2及二极管D5。 
设处理器200想要输出相当于最大占空比的开关用脉冲信号(方波信号)，则如后述所述那样，在电力开关元件Q1的导通期间中途，若向电流检测端子CS输入超过过电流保护用的阈值的电压，则立即关断(turnsoff)电力开关元件Q1(参照图5(c))。 
上述电流检测端子CS是图2所示模拟信号输入端口的一个。此外，OUT端子是图2所示的输入输出端口的一个。 
若处理器200的OUT端子电压在t1时刻从L电平翻转为H电平，则电力开关元件Q1的输入电容被充电且被接通(turned on)。 
在电力开关元件Q1的导通期间途中的t0时刻，经由脉冲变压器T2传输截止时刻信号，则经由二极管D1向处理器200的电流检测端子CS输入截止时刻信号。 
所述A/D转换器70内的ALU63构成为：对预先写入到RAM72中的基准值和A/D转换部62的转换值进行比较，并在产生了截止时刻信号电压时，向PWM发生器76输出停止指令。 
由此，检测出截止时刻信号电压时，切断从处理器200的OUT端子向电力开关元件Q1的门电路的充电电流，并且Q1的输入电容蓄积电荷向OUT端子进行放电，关断电力开关元件Q1(参照图5(b)(c)(d)(h))。 
同步整理器驱动电路3包括整流侧同步整流器驱动端子FRD及换向侧同步整流器驱动端子FLY。截止时刻信号发送电路4由作为AND门电路的IC5、电容器C7构成。导通期间控制电路16包括比较器IC1、基准电源Vref、分压电阻R2、R3。 
斜波产生电路5通过扼流圈变压器L1和CR电路产生倾斜波形的电压信号，并将其输入给导通期间控制电路16的比较器IC1。 
该图4所示的开关电源装置100构成谐振复位顺向型转换器，施加在+Vin和-Vin之间的直流电在输入平滑电容器C1中被平滑后，在电力开关元件Q1中被进行开关控制而转换为交流电。该交流电从主变压器T1的初级线圈n1被传输到次级线圈n2，并在整流侧同步整流器Q2、换向侧同步整流器Q3中对其进行整流之后，在扼流圈变压器L1、输出平滑电容器 C2中对其进行平滑化，从而将其再次转换为直流电。 
斜波产生电路5由电容器C8、C9及电阻R8构成，并且输入扼流圈变压器L1的初级线圈的两端电压，产生与处理器200输出的开关用脉冲信号的上升沿同步的斜波。 
导通期间控制电路16的比较器IC1比较由电阻R2、R3分压的输出电压和基准电源Vref的电压。输入到比较器IC1的(-)端子中的输出电压的分压电压中，重叠有斜波产生电路5产生的斜波，并且在电力开关元件Q1的导通期间会递增。通过该(-)端子输入电压的递增，若在导通期间中途(-)输入变得比(+)输入大，则IC1的输出电压从H电平翻转为L电平(参照图5(a)(c))。 
截止时刻信号发送电路4的AND门电路IC5输入扼流圈变压器L1的次级线圈的电压和比较器IC1的输出电压，且若在电力开关元件Q1的导通期间中IC1的输出电压从H电平翻转为L电平，则经由电容器C7产生截止时刻信号。 
该截止时刻信号从脉冲变压器T2的次级线圈n2被传输到初级线圈n1。此时，二极管D5对通过截止时刻信号的传输而被激励的脉冲变压器T2进行复位(参照图5(b))。 
如上所述，与处理器200的OUT端子的上升时刻同步地决定电力开关元件Q1的导通时刻，与截止时刻信号同步地决定电力开关元件Q1的截止时刻。由此，进行PWM控制，使开关电源装置100的输出电压稳定化。 
[第3实施方式] 
在第2实施方式中，利用了图2所示的PWM发生器76的功能以及从A/D转换器70内的ALU63输出的对PWM发生器的停止指令的功能，但是在第3实施方式中将例示利用CPU71的中断管理的例子。 
图6是表示此时的CPU71的处理内容的流程图。将在图4中相当于处理器200的输出端子OUT的输出端口设为“H”电平，使定时器启动(S1→S2)。之后，等待该定时器终止(timer expires)(S3)。该定时器在CPU71内作为硬件而构成。 
另一方面，若从中断管理单元75实施中断，则将所述输出端口翻转 为“L”电平(S4)。由此，在中断管理中也与第2实施方式的情况同样地进行PWM控制。 
[第4实施方式] 
图7是第4实施方式的开关电源装置101的电路图。 
在PFC转换器40的电感器L1中设置有偏压线圈Ls，将该电感器的偏压线圈Ls的电压信号输入给处理器200的模拟输入端口。 
在处理器200的输入输出端口的规定的端口和PFC转换器40的开关元件Q1的栅极之间设置有绝缘驱动电路14，构成为在绝缘状态下传输控制脉冲信号。该绝缘驱动电路14例如是利用了脉冲变压器或光电耦合器的电路。 
图7所示的处理器200内的A/D转换器70内的ALU63构成为对预先写入到RAM72中的基准值和A/D转换部62的转换值进行比较，并在电感器电流成为0时，向PWM发生器76输出停止指令。 
PWM发生器76将OUT端子设为“H”电平来使开关元件Q1接通，之后，通过ALU63的比较运算而检测出电感器电流变为0(相当于过零点的时刻)的情况时，直接控制PWM发生器76来将处理器200的OUT端子(规定的输入输出端口)的状态翻转(设为“L”电平)，从而使开关元件Q1接通。由此，利用临界模式来进行开关动作。 
[第5实施方式] 
图8是第5实施方式的开关电源装置102的电路图。 
在图8中，变压器T1包括初级线圈N1及次级线圈N21、N22，初级线圈N1上连接有由连接成电桥的四个开关元件QA、QB、QC、QD构成的开关电路SW。在输入电源41和开关电路SW之间设置有由共模扼流圈CH和偏压电容器C1～C6构成的滤波电路、以及电流变压器CT。在电流变压器CT的次级侧连接电阻R3来构成电流检测电路CD，并设置为将流过初级侧的电流作为电压信号来获取。 
在开关电路SW的四个开关元件QA～QD上连接驱动电路31。 
在变压器T1的次级线圈N21、N22设置有由整流二极管D1、D2、电感器L2以及电容器C7构成的整流平滑电路SR。该整流平滑电路SR对变压器T1的励磁能量进行整流平滑后，向输出端子T21、T22输出输出电 压。该输出端子T21-T22之间连接有负载电路42。另外，在输出端子T21-T22之间设置有由电阻R1、R2构成的输出电压检测电路。 
图8所示的处理器200构成为其A/D转换器70内的ALU63对预先写入到RAM72中的基准值和A/D转换部62的转换值进行比较，在输出电压超过规定值时，向PWM发生器76输出停止指令。 
处理器200执行的几个程序的结构以及动作如以下内容所示。 
(控制脉冲信号的输出) 
通过图2所示的PWM发生器76的动作，向脉冲变压器T2输出对于开关电路SW的控制脉冲信号。由此，驱动电路31经由脉冲变压器T2输入上述控制脉冲信号，并驱动开关电路SW的各开关元件QA～QD。 
驱动电路31以脉冲变压器T2的上升时刻和下降时刻为准，对其进行相位控制，从而使开关元件QA、QD组和QB、QC组交替地导通/截止。 
(恒定电压控制) 
对输出电压进行采样，并且按照将其峰值保持为规定值的方式对开关电路SW的各开关元件QA～QD的占空比(on-duty ratio)进行控制。 
(过电流保护控制) 
流过所述初级线圈N1的电流的峰值超过规定的上限时，向所述PWM发生器输出停止指令。将上述峰值作为过电流保护用峰值来预先保存在图3所示的RAM72中。ALU63通过上述比较运算，在流过初级线圈N1的电流的检测值的数字值超过上述峰值时，根据所产生的标记向PWM发生器76输出停止指令。由此，实现过电流保护。 
由此，占空比降低，过电流保护立即激活。 
(过电压保护控制) 
输出电压超过规定的上限时，向所述PWM发生器输出停止指令。将上述上限值作为过电压保护用上限值也预先保存在图3所示的RAM72中，并且ALU63通过比较运算，在输出电压的检测值的数字值超过上述上限值时，根据所产生的标记向PWM发生器76输出停止指令。由此，实现过电压保护。 
由此，可迅速降低占空比，过电流保护立即激活。 
另外，除了输出电压外，也可以通过以下方式同样进行过电压保护： 检测输入电源的电压，在该电压到达过电压时，向PWM发生器76输出停止指令，从而停止DC-DC转换器。 
[第6实施方式] 
在以上所示的各实施方式中，例示了使用PWM发生器且利用了A/D转换器70内的ALU63直接向PWM发生器76产生指令信号的功能的例，但是在第6实施方式中例示不利用对PWM发生器产生指令信号的功能，并且也不进行对CPU的中断，而是以保存在图3所示的RAM72中的值为准进行PWM控制、过电压保护以及过电流保护的例。 
图9是表示此时的CPU的处理步骤的流程图。在图3所示的RAM72的规定地址中保存由ALU63进行比较的结果(在该例中是表示是否为过电流状态的状态数据、以及表示是否为过电压状态的状态数据)，CPU71参照该状态数据，若是过电流状态或过电压状态，则将输出端口的规定的端口设为“L”电平来停止开关控制(S11→S12→S17)。 
此外，ALU63以规定的序列来计算出与输出电压的值和基准值(目标值)之间的比较运算对应的PWM控制值，并将该值保存在RAM72的规定地址中。CPU71从RAM72读出该PWM控制值，并将其设置在定时器中，并且将输出端口设为“H”电平(S13→S14)。之后，等待定时器终止，在终止的时刻将输出端口设为“L”电平(S15→S16)。通过反复进行以上的处理，进行恒定电压控制，并且进行过电流保护以及过电压保护。 
在该例中，ALU63将比较结果保存在了RAM72中，但是也可以构成为ALU63将差分值保存在RAM72中，且CPU71根据该差分值(根据差分值是否超过了规定的大小等)来进行规定的处理。 
如上所述，由于不利用通过ALU63的运算而决定的标记，在参照比较结果或差分值的情况下，也能独立于CPU71的处理来进行该比较运算，因此能够使整体进行高速处理。 
另外，利用所述处理器，除了以上所述的控制之外，本发明也能应用于电流谐振型电源的ZCS控制等根据模拟信号的变化进行各种控制的开关电源装置。 

Claims (9)

1.一种处理器，其包括数字信号的输入输出端口、模拟信号输入端口、对所述模拟信号输入端口的电压进行采样保持的采样保持电路、将由该采样保持电路保持的电压转换为数字值的A/D转换部、CPU、和保持程序及数据的存储器，用数据传输总线连接这些部件之间，该处理器的特征在于，包括：
比较运算部，其在所述A/D转换部的后级，对该A/D转换部的输出值和预先被保持的基准值进行比较，并根据其比较结果来控制所述输入输出端口的规定的端口的输出值，
所述比较运算部独立于所述CPU而进行由所述A/D转换部进行转换的转换结果和任意的值之间的运算。
2.根据权利要求1所述的处理器，其特征在于，
所述处理器包括PWM信号产生电路，该PWM信号产生电路向所述输入输出端口的规定的端口输出PWM信号，
所述比较运算部根据所述比较结果来控制所述PWM信号产生电路的动作，从而控制PWM的占空比。
3.根据权利要求1所述的处理器，其特征在于，
在所述存储器中写入有程序，该程序通过所述CPU的命令的执行来控制所述输入输出端口的规定的端口的输出值，
所述比较运算部根据所述比较结果向所述CPU实施中断，来控制所述规定的端口的输出值。
4.一种处理器，其包括数字信号的输入输出端口、模拟信号输入端口、对所述模拟信号输入端口的电压进行采样保持的采样保持电路、将由该采样保持电路保持的电压转换为数字值的A/D转换部、CPU、保持程序及数据的存储器，用数据传输总线连接这些部件之间，该处理器的特征在于，包括：
比较运算部，其在所述A/D转换部的后级，对该A/D转换部的输出值和预先被保持的基准值进行比较，并将其比较结果或差分值写入所述存储器或寄存器中，
所述比较运算部独立于所述CPU而进行由所述A/D转换部进行转换的转换结果和任意的值之间的运算。
5.一种开关电源装置，其特征在于，包括：
权利要求1～4的任一项所述的处理器；电感器或变压器；开关元件，其使从输入电源流过所述电感器或所述变压器的初级线圈的电流导通/截止；和整流平滑电路，其对所述电感器或变压器的励磁能量进行整流平滑后将其输出给输出部，
所述A/D转换部将输入到所述模拟信号输入端口的流过所述电感器或所述变压器的初级线圈的电流的检测信号转换为数字值，
所述比较运算部在相当于所述电流的过零点的时刻控制所述规定的端口的输出值，
通过所述规定的端口的输出信号，对所述开关元件进行开关控制。
6.根据权利要求5所述的开关电源装置，其特征在于，
所述比较运算部在所述存储器中具备过电流控制程序，其检测流过所述电感器或所述变压器的初级线圈的电流超过规定值的过电流状态，从而通过对所述CPU实施中断处理来停止所述开关元件的开关控制。
7.根据权利要求5或6所述的开关电源装置，其特征在于，
所述A/D转换部与流过所述电感器或所述变压器的初级线圈的电流分开来，将输入到所述模拟信号输入端口的所述输入电源的电压或所述输出部的电压的检测信号转换为数字值，
所述比较运算部在所述存储器中具备过电压控制程序，其在检测出所述输入电源的电压或所述输出部的电压超过规定值的过电压状态时，决定所述规定的端口的输出值来停止所述开关元件的开关控制。
8.一种开关电源装置，其特征在于，包括：
权利要求4所述的处理器；电感器或变压器；开关元件，其使从输入电源流过所述电感器或所述变压器的初级线圈的电流导通/截止；和整流平滑电路，其对所述电感器或变压器的励磁能量进行整流平滑后将其输出给输出部，
所述A/D转换部将输入到所述模拟信号输入端口的流过所述电感器或所述变压器的初级线圈的电流的检测信号转换为数字值，
在所述存储器中具备过电流控制程序，其以由所述比较运算部写入到所述存储器或所述寄存器中的比较结果或差分值为基准，检测出流过所述电感器或所述变压器的初级线圈的电流超过规定值的过电流状态后决定所述输入输出端口的规定的端口的输出值，从而停止所述开关元件的开关控制。
9.一种开关电源装置，其特征在于，包括：
权利要求4所述的处理器；电感器或变压器；开关元件，其使从输入电源流过所述电感器或所述变压器的初级线圈的电流导通/截止；和整流平滑电路，其对所述电感器或变压器的励磁能量进行整流平滑后将其输出给输出部，
所述A/D转换部将输入到所述模拟信号输入端口的流过所述输入电源的电压或所述输出部的电压的检测信号转换为数字值，
具备过电压控制程序，其以由所述比较运算部保持在所述存储器或寄存器中的值为基准，检测出超过所述输入电源的电压或所述输出部的电压超过规定值的过电压状态后决定所述规定的端口的输出值，从而停止所述开关元件的开关控制。
CN200880122906.3A 2007-12-25 2008-09-18 处理器及开关电源装置 Expired - Fee Related CN101911460B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-331381 2007-12-25
JP2007331381 2007-12-25
PCT/JP2008/066816 WO2009081635A1 (ja) 2007-12-25 2008-09-18 プロセッサおよびスイッチング電源装置

Publications (2)

Publication Number Publication Date
CN101911460A CN101911460A (zh) 2010-12-08
CN101911460B true CN101911460B (zh) 2013-04-17

Family

ID=40800951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880122906.3A Expired - Fee Related CN101911460B (zh) 2007-12-25 2008-09-18 处理器及开关电源装置

Country Status (4)

Country Link
US (1) US8276007B2 (zh)
JP (1) JP5177148B2 (zh)
CN (1) CN101911460B (zh)
WO (1) WO2009081635A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5071516B2 (ja) * 2010-04-22 2012-11-14 株式会社デンソー 電力変換装置
CN102445976B (zh) * 2010-10-12 2014-05-28 和硕联合科技股份有限公司 中央处理单元电源供应电路及其操作方法
US20130099763A1 (en) * 2011-10-20 2013-04-25 Qualcomm Atheros, Inc. Systems and methods for suppressing undesirable limit cycles in switching regulators
CN102684659B (zh) * 2012-05-23 2014-05-14 永济新时速电机电器有限责任公司 利用cpld实现dsp中断复用的装置
CN102751975B (zh) * 2012-07-12 2016-01-20 三一重工股份有限公司 Pwm与ai复用端口及控制器
US9582020B2 (en) * 2013-03-15 2017-02-28 Dominion Resources, Inc. Maximizing of energy delivery system compatibility with voltage optimization using AMI-based data control and analysis
KR20150098381A (ko) * 2014-02-20 2015-08-28 삼성전자주식회사 전자 장치의 전원 제어방법 및 그 전자 장치
DE102018108298A1 (de) 2018-04-09 2019-10-10 Infineon Technologies Austria Ag Controller für Schaltwandler
JP7000989B2 (ja) * 2018-05-21 2022-01-19 オムロン株式会社 制御システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1053154A (zh) * 1989-05-18 1991-07-17 中野博民 开关电源设备及其隔离方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4326265A (en) * 1971-07-19 1982-04-20 Texas Instruments Incorporated Variable function programmed calculator
US4857960A (en) * 1985-08-09 1989-08-15 Canon Kabushiki Kaisha Control device for image processing or forming apparatus
JPH0716306B2 (ja) * 1986-09-18 1995-02-22 株式会社東芝 インバ−タ式抵抗溶接機の制御方法
JPH05314256A (ja) 1992-05-08 1993-11-26 Nippon Steel Corp 画像データ処理装置
KR100207713B1 (ko) * 1997-01-17 1999-07-15 윤종용 아날로그-디지탈 변환기의 top 전압을 이용한 agc 회로
JPH1141925A (ja) 1997-07-24 1999-02-12 Fujitsu Ltd スイッチング電源
US6310953B1 (en) * 1997-07-24 2001-10-30 Fujitsu Limited Subscriber circuit
JPH11178326A (ja) * 1997-12-12 1999-07-02 Mitsubishi Electric Corp 直流電源装置
JP2000331791A (ja) * 1999-05-24 2000-11-30 Meiji Natl Ind Co Ltd 放電灯制御装置
JP2001078443A (ja) 1999-09-07 2001-03-23 Ohira Denshi Kk 異常電力保護回路を有するスイッチング電源装置
JP4363557B2 (ja) * 2001-04-24 2009-11-11 株式会社リコー 電源装置および画像形成装置
JP4391058B2 (ja) * 2002-05-09 2009-12-24 株式会社沖データ 高圧電源の制御回路、及び電子写真プリンタ
JP4272851B2 (ja) * 2002-07-01 2009-06-03 キヤノン株式会社 画像形成装置
US7519439B2 (en) * 2002-11-06 2009-04-14 Texas Instruments Incorporated Efficient digital processor for feedback control applications
WO2006013557A2 (en) * 2004-08-02 2006-02-09 Green Power Technologies Ltd. Method and control circuitry for improved-performance switch-mode converters
JP5161502B2 (ja) * 2007-07-04 2013-03-13 株式会社東芝 モータ応用家電機器のインバータ
JP5038841B2 (ja) * 2007-10-04 2012-10-03 コーセル株式会社 スイッチング電源装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1053154A (zh) * 1989-05-18 1991-07-17 中野博民 开关电源设备及其隔离方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP昭58-218867A 1983.12.20
JP特开2000-331791A 2000.11.30
JP特开2002-325434A 2002.11.08

Also Published As

Publication number Publication date
JPWO2009081635A1 (ja) 2011-05-06
WO2009081635A1 (ja) 2009-07-02
US8276007B2 (en) 2012-09-25
CN101911460A (zh) 2010-12-08
JP5177148B2 (ja) 2013-04-03
US20100241879A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
CN101911460B (zh) 处理器及开关电源装置
US8125805B1 (en) Switch-mode converter operating in a hybrid discontinuous conduction mode (DCM)/continuous conduction mode (CCM) that uses double or more pulses in a switching period
EP1902512B1 (en) Wide range power supply
US8593127B2 (en) Method and apparatus to reduce line current harmonics from a power supply
EP2063519B1 (en) Dc/dc power converter
CN102356537B (zh) Pfc变换器
US20110025289A1 (en) Two-stage switching power supply
JP2015179679A (ja) コントローラおよび電源
JP2008206224A (ja) 直流変換装置
TW201509087A (zh) 具功率因數校正之以多階層升壓為基礎之整流器之調整系統及方法
US9991798B2 (en) Constant on-time control for power converter
CN111953186A (zh) 一种开关电源控制电路
CN104917404A (zh) 能够减少消耗电力的电源控制装置
JP2010233363A (ja) スイッチング電源およびスイッチング方法
WO2020190673A1 (en) Soft-start for resonant converters
JP2007097320A (ja) 電力変換回路
JP2010051116A (ja) スイッチング電源装置、電源システム、および電子装置
US7079403B2 (en) Isolated DC-DC converters
JP4098868B2 (ja) スイッチング電源装置
JP7389642B2 (ja) スイッチング電源装置
CN114977113A (zh) Ac-dc变换器控制方法以及装置
JP2010017047A (ja) 三相力率改善回路
KR101623887B1 (ko) 대기전력 저감모드를 가지는 클록생성회로 및 이를 이용한 플라이백 컨버터
CN113852271A (zh) 电流逐波保护方法、装置及功率变换装置
CN218514279U (zh) 一种开关电源及交流-直流变换电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130417

Termination date: 20200918

CF01 Termination of patent right due to non-payment of annual fee