JP4363557B2 - 電源装置および画像形成装置 - Google Patents
電源装置および画像形成装置 Download PDFInfo
- Publication number
- JP4363557B2 JP4363557B2 JP2001126646A JP2001126646A JP4363557B2 JP 4363557 B2 JP4363557 B2 JP 4363557B2 JP 2001126646 A JP2001126646 A JP 2001126646A JP 2001126646 A JP2001126646 A JP 2001126646A JP 4363557 B2 JP4363557 B2 JP 4363557B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- circuit
- data
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Facsimiles In General (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源装置およびその異常検出と異常情報の管理ならびにそれらを用いる画像形成装置に関する。この画像形成装置の代表的なものは、複写機，プリンタあるいはファクシミリである。
【０００２】
【従来技術】
例えば、商用交流を入力し、整流平滑後の直流電圧を高周波数（例えば１００ＫＨｚ前後）でスイッチングして、トランスの１次巻線に印加して、トランスの2次巻線に誘起した電圧を整流して直流電圧を出力するスイッチング電源が、多くの電気機器に用いられている。この電源の出力電圧は、これを検出してスイッチングの比率すなわちＰＷＭパルスのデューティを制御することで、定電圧に安定化する。この制御を行う方法として、従来はアナログ回路によるスイッチングＯＮ／ＯＦＦ制御が行われていた。また、一般にスイッチング電源では、制御の最適化のため、入力電圧や負荷電流の変動に応じて、電源回路の動作モードを変更する場合がある。従来のアナログ方式では、動作モード切替えを行わせるにはハードウェアとしての制御回路を複数用意しなければならず、回路構成が著しく複雑になるという特徴があった。最近はこれをデジタル制御により、例えばデジタルシグナルプロセッサ（ＤＳＰ）を用いて行うことにより、解決している。
【０００３】
特開２０００−９２７４４号公報には、オプション側へ給電している２４Ｖ系統に異常が生じたことを検知すると、制御系電源系統５Ｖから補助的に生成している１０Ｖ電源を、オプション側に給電する電源装置が開示されている。
【０００４】
特開２０００−３３３４５９号公報には、駆動系に給電する電源回路と制御系に給電する電源回路を備え、省エネ条件が成立した時に、制御系電源回路より給電されるマイコンからの指示に応答して、駆動系への電源供給を遮断する手段を備えた電源装置が開示されている。駆動系電源回路の出力が過電流であることを検出すると、駆動系への電源供給を遮断し、過電流保護を行う。
【０００５】
特開２０００−１４１４４号公報に開示の、ＤＳＰによるＰＷＭ制御の電源装置では、トランス２次側の出力回路を流れる電流値を検出し、検出値が所定値を越えると、スイッチングを強制的に停止させるラッチ回路と、ＤＳＰが発生するＰＷＭパルスをスイッチングドライバに与える信号ラインに介挿したアンドゲートと、スイッチングがオフ状態に移行すると前記ラッチ回路をリセットするリセット回路とを備え、過電流検出信号でラッチ回路をセットして、そのセット時出力で、アンドゲートを閉じ、その後のＰＷＭパルスのスイッチオンレベルへの変化に同期してリセット回路が前記ラッチ回路をリセットする。この、トランス２次側の過電流に応答してトランス１次側のスイッチングをオフにする過電流保護は、ＰＷＭパルスの１周期内のスイッチングオン期間に行われるパルスバイパルスの過電流保護である。出力回路には、もう一組の電流検出回路と電圧検出回路があり、それらの検出信号が、ＰＷＭパルスの周期よりも長い制御周期でデジタル変換してＤＳＰに読み込まれ、ＰＷＭパルスのデューティの決定に参照される。
【０００６】
従来のアナログによる直流電源装置の異常の検出は、次の２つの方法が知られている。１つは電源出力部の異常をヒューズを用いて保護し、検出する方法であり、出力電圧回路毎、或いは供給先毎にヒューズを取り付け、ヒューズが破損した回路部位を確認することで、異常出力回路先、異常出力供給先、或いは異常回路部位の確認を行っていた。もう１つは、過電流，過電圧の検出と異常対応保護を電子遮断にて行い、出力電圧回路毎、或いは供給先毎にＬＥＤを取り付ける方法である。異常が発生した場合は電子遮断にて出力供給がストップしＬＥＤが消灯されるため、ＬＥＤ消灯された部位を確認することで異常先を判断していた。
【０００７】
上記２つの異常検出方法は、ヒューズを用いた場合は異常が発生するとヒューズが破損されるため、その度にヒューズを交換するというコストが発生していた。２つ目の方法は電子遮断式のため、異常原因が取り除かれれば、再出力が可能な方式でありヒューズ交換のようなコストが発生しないというメリットがある。しかしながら、どの部位に異常発生したかを確認することは出来るが、細かな異常内容を確認することが出来ず、異常内容がショートなどによる過電流なのか、過電圧なのか、またはショートにより電力が出力されないのか、電源回路の故障で出力が無いのか、または過熱検知による保護回路動作なのかを即時に知ることは困難であった。
【０００８】
例えば、図１に示す複写機には周辺装置を多数取り付けている。１つは排紙出力された紙を揃える機能を持ったフィニッシャー、大容量の白紙用紙をストックしておけるＬＣＴなどがある。これら周辺機器へも画像形成装置本体であるプリンタ１００の電源装置から電力を供給しているが、周辺機器をプリンタ１００にドッキングする際に、作業が悪いと、ハーネスが挟まれて銅線が剥き出しになりショートするという事故が発生することが考えられる。
【０００９】
ショートが発生した場合、電源装置側で過電流を検出して保護回路を動作させることで内部回路の保護が図られるが、どんな異常のために出力が停止されたのかを知ることは困難で、その原因を手作業で確認しなければならなかった。原因が手作業で確認出来ない場合には、電源装置の過電流保護回路，過電圧保護回路のどの部位が動作したのかを、たとえばユーザーのもとにオシロスコープを持ち込んで確認する等、特別な計測器を用いなければ分かりにくい場合もある。
【００１０】
本発明は、以上のような問題を改善することを目的とする。具体的には、異常内容を電源装置上のメモリに保存し、これをチエックすることにより異常内容の判別を可能にすることを第１の目的とし、このチェックを電源装置を装備する装置あるいは設備に備わった出力手段で可能にすることを第２の目的とし、それが不可でもパソコンもしくはＣＰＵまたはＭＰＵ内蔵の通信機器などの、データ通信機能がある機器を利用して、電源装置の外部からメモリのデータを読み出すことにより、オシロスコープなどを用いずとも異常内容を細かく確認可にすることを第３の目的とする。揮発性メモリにて異常内容の保持と出力を可能にすることを第４の目的とする。
【００１１】
【課題を解決するための手段】
（１）トランス(TR11,TR21)，該トランスの１次巻線にＰＷＭパルスに応答してスイッチング給電する１次側回路(DRIV11,21,FET11,21)，該トランスの２次巻線に発生する電圧を整流し負荷に給電する２次側回路(D11-C11,D21-C21,D31-CV31)、および、該２次側回路の出力を検出する出力検出手段((VSEN11,21,ISEN12,22)、を含む、複数のスイッチング電源回路；
前記トランスに電源電圧を与える給電回路(3)；
前記出力検出手段の検出信号を出力データに変換するＡ／Ｄ変換手段(7i)；
前記スイッチング電源回路の前記１次側回路に前記ＰＷＭパルスを出力するＰＷＭパルス発生器(7e)；
メモリ(7c)；
前記２次側回路の１つ(D31-CV31)から動作電圧を受ける受電端子(Vcc)に動作電圧が与えられると、設定時間周期(200μsec)で、各スイッチング電源回路の出力制御を順次に繰り返し実行し、各出力制御においては、スイッチング電源回路の前記出力検出手段の検出信号を前記Ａ／Ｄ変換手段で出力データに変換し、該出力データの異常の有無を判定し、異常なしと判定すると、該出力データに基づいてＰＷＭパルスを規定するデータを導出して前記ＰＷＭパルス発生器に与え、異常ありと判定したときは前記ＰＷＭパルス発生器によるＰＷＭパルス出力を停止し異常データを前記メモリに書込み、読み出し指示に応じて前記メモリの異常データを送出する制御手段(7a)；
該制御手段に動作電圧を与えるためのバッテリ(B1)；および、
前記給電回路(3)が電源電圧を出力するとき前記バッテリ(B1)を前記受電端子(Vcc)に接続するスイッチ手段(RA1)；
を備える電源装置。
【００１２】
なお、理解を容易にするためにカッコ内には、図面に示し後述する実施例の対応要素又は対応事項の記号を、参考までに付記した。以下も同様である。
【００１３】
これによれば、給電回路(3)が電源電圧出力を開始したとき、全スイッチング電源回路が出力オフで制御手段(7a)の受電端子にスイッチング電源回路からは動作電圧が加わらなくても、バッテリ(B1)がスイッチ手段(RA1)を介して動作電圧を与えるので、制御手段(7a)が動作状態になって、スイッチング電源回路を起動することができる。
【００１４】
スイッチング電源回路を起動した後では、制御手段(7a)がスイッチング電源回路の異常を検出しメモリ(7c)に書き込み、読み出し指示に応じて該メモリの異常内容を送出するので、電源装置(80)の外部でその異常内容を知ることが出来る。
【００１５】
メインスイッチ(2)がオンであるときには、それによって給電されるスイッチング電源回路(4/5/D31,C31,CV31)が出力を停止しても、スイッチ手段(RA1)がバッテリ(B1)から制御手段(7a)への給電ラインを閉に維持し、制御手段(7a)はメモリ(7c)に対する異常データの書込みおよび読出しが可能であり、しかも外部との通信が可能である。
【００１６】
【発明の実施の形態】
（２）前記出力検出手段((VSEN11,21,ISEN12,22)は、出力電圧検出手段および出力電流検出手段を含む；上記（１）に記載の電源装置。
【００１７】
（３）電源装置は、スイッチング電源回路の温度を検出する温度センサを備え；前記制御手段(7a)は、温度異常を判定すると温度異常データを前記メモリに書込む；上記（１）又は（２）に記載の電源装置。
【００１８】
温度異常をメモリ(7c)に書込むことで、電源温度が異常に大きくなったことを確認でき、例えば電源を冷やしている冷却ＦＡＮに異常が生じたことを確認できる。
【００１９】
（４）前記電源装置(80)は、前記メモリ(7c)の異常データを外部に送信する通信手段(7a,7j)および該通信手段に接続した、電源装置(80)の外の機器に接続した外部側コネクタを着脱しうる電源側コネクタ(7k)を含む、上記（１）乃至（３）のいずれか１つに記載の電源装置。
【００２０】
これによれば、電源装置(80)を組込んだ機器(100)のコントローラ(61,51)にコネクタを介して通信手段(7a,7j)を接続しておいて該機器(100)の操作部(20)よりオペレータ入力による電源異常データ出力の指示があると、コントローラ(61,51)が、デジタル信号処理装置(7)の制御手段(7a)に、操作部(20)への異常データ転送を指示し、これによりデジタル信号処理装置(7)のメモリ(7c)の異常データを操作部(20)に転送してそのディスプレイ(26f)に表示することができる。
【００２１】
電源装置(80)の異常によりコントローラ(61,51)および又は操作部(20)への給電が止まり表示することが不可能な場合には、オペレータは、デジタル信号処理装置(7)の通信コネクタ(7k)からコントローラ(61,51)のコネクタを外し、代わりにパソコンの通信コネクタを接続して、パソコンに異常データを転送して表示することができる。メインスイッチがオンであるときバッテリバックアップの電源回路(6)からデジタル信号処理装置(7)に給電する使用態様では、メインスイッチがオンであるときには、それによって給電される電源回路(4,5)が出力を停止しても、デジタル信号処理装置(7)への給電は継続し、デジタル信号処理装置(7)はメモリ(7c)に対する異常データの書込みおよび読出しが可能であり、しかも外部との通信が可能である。
【００２２】
（５）前記通信手段の通信機能はＵＡＲＴである；上記（４）に記載の電源装置。
【００２３】
通信手段が普及しているＵＡＲＴ(Universal Asynchronous Receiver Transmitter)であることにより、現在あるハードを用いて安価に、かつすでにあるソフトウェア資産を用いて少しの改良によりＵＡＲＴ機能を利用することができる。
【００２４】
（６）オペレータの指示を入力する手段(21〜24)，表示手段(26d,26f)および作像制御手段(61,51)を有し、画像信号に対応した顕像を用紙上に形成する顕像形成装置(100)；および、
前記顕像形成装置の高電力消費負荷および制御系回路に給電する、上記（４）又は（５）に記載の電源装置(80)；
を備える画像形成装置。
【００２５】
これによれば電源装置(80)上にメモリ(7c)を有することで、電源(80)が給電している負荷系統に異常が生じ、画像形成装置本体上のコントローラであるＣＰＵあるいはＭＰＵが動作できなくなった状態にても、電源(80)のデジタル制御部(7)の単独動作によりメモリ(7c)に異常内容を書き込むことができる。
【００２６】
電源装置(80)の制御手段(7a)が、通信手段よりの異常データ出力指示に応答して通信手段にメモリ(7c)の異常データを送出するので、例えば入力手段(21〜24)からの電源異常データ出力の指示に応答して作像制御手段(61,51)が、デジタル信号処理装置(7)の制御手段(7a)に、表示手段(26d,26f)への異常データ転送を指示し、これにより電源装置(80)のメモリ(7c)の異常データを制御手段(7a)が表示手段(26d,26f)に送出し、これにより異常データが表示手段(26d,26f)に表示される。オペレータは入力手段(21〜24)を操作して電源異常データを得ることができる。あるいは、通信手段にパソコンなどのデータ通信機を接続してデータ通信機にメモリ(7c)の異常データを取得することができる。
【００２７】
（７）前記電源装置(80)は、前記通信手段(7a,7j)に接続した、電源装置の外の機器に接続した外部側コネクタを着脱しうる電源側コネクタ(7k)を含み、この電源側コネクタに前記作像制御手段(61,51)側の通信ラインに接続したコネクタを接続したものであり；前記作像制御手段(61,51)は、前記オペレータの指示を入力する手段による異常データ出力指令に応答して前記コネクタ(7k)および通信手段(7a,7j)を介して前記電源装置(80)のメモリ(7c)の異常データを前記表示手段(26d,26f)に転送し表示する；上記（６）に記載の画像形成装置。
【００２８】
これによれば、オペレータ入力による電源異常データ出力の指示があると、作像制御手段(61,51)が、電源装置(80)の制御手段(7a)に、表示手段(26d,26f)への異常データ転送を指示し、これにより電源装置(80)のメモリ(7c)の異常データを表示手段(26d,26f)に転送して表示する。
【００２９】
電源装置(80)の異常により作像制御手段(61,51)および又は表示手段(26d,26f)への給電が止まり表示することが不可能な場合には、オペレータは、電源装置(80)の通信コネクタ(7k)から作像制御手段(61,51)のコネクタを外し、代わりにパソコンの通信コネクタを接続して、パソコンに異常データを転送して表示することができる。メインスイッチがオンであるときバッテリバックアップの電源回路(6)からデジタル信号処理装置(7)に給電する使用態様では、メインスイッチがオンであるときには、それによって給電されるスイッチング電源回路(4,5,D31,C31,CV31)が出力を停止しても、デジタル信号処理装置(7)への給電は継続し、デジタル信号処理装置(7)はメモリ(7c)に対する異常データの書込みおよび読出しが可能であり、しかも外部との通信が可能である。
【００３０】
本発明の他の目的および特徴は、図面を参照した以下の実施例の説明により明らかになろう。
【００３１】
【実施例】
−第１実施例−
図１に本発明の第１実施例の複合機能複写機の外観を示す。この複合機能複写機は、大略で、自動原稿送り装置〔ＡＤＦ〕３０と、操作部２０と、カラースキャナ１０と、カラープリンタ１００と、中継ユニット３２と、ステープラ及び作像された用紙を大量に積載可能なシフトトレイ付きのフィニッシャ３４と、両面反転ユニット３３と、給紙バンク３５と、大容量給紙トレイ３６及び１ビン排紙トレイ３１、の各ユニットで構成されている。
【００３２】
図２に、カラープリンタ１００の構成を示す。１０１はベルト状像担持体たる可撓性の感光体ベルトであり、感光体ベルト１０１は、回動ローラ１０２，３間に架設され、回動ローラ１０２の回転駆動により図中矢印Ａ方向（時計方向）に搬送される。図中１０４は、感光体ベルト１０１表面を均一に帯電する帯電チャージャ、図中１０５は、像書込みユニットであるレーザ露光装置である。また、図中１０６はカラー現像装置であり、１０６ａはマゼンタ、１０６ｂはシアン、１０６ｃはイエロー、１０６ｄは黒現像ユニットである。
【００３３】
更に、図中１０９は、像担持体かつ中間転写媒体たる中間転写ベルトであり、中間転写ベルト１０９は回動ローラ１１０−１１２に架設され、回動ローラ１１０の回転駆動により図中矢印Ｂ方向（反時計方向）に搬送される。感光体ベルト１０１と、中間転写ベルト１０９は、感光体ベルト１０１の無記号の回動ローラ部で接触している。該接触部の中間転写ベルト１０９側には、導電性を有するバイアスローラ１１３が、中間転写ベルト１１０裏面に所定の条件で接触している。
【００３４】
感光体ベルト１０１は帯電チャージャ１０４により一様に帯電された後、レーザ露光装置１０５による、画像記録信号で変調されたレーザ光の走査により、露光される。これにより感光体ベルト１０１上に静電潜像が形成される。ここで、レーザ光を変調する画像記録信号は、所望のフルカラー画像をマゼンタ，シアン，イエロー、及び黒（Ｂｋ）の色情報に分解した、各色（単色）宛てのものであり、１色宛ての静電潜像の形成と、現像装置１０６ａ−１０６ｄの中の該色宛のものによる現像が、色数分（例えばマゼンタ，シアン，イエロー、及び黒、計４回）繰返される。現像により現われた顕像（トナー像）は、それぞれ中間転写ベルト９に重ね合わせ転写される。
【００３５】
即ち、図中矢印Ａ方向に回転する感光体ベルト１上に形成される各単色画像（トナー像）は、感光体ベルト１０１と同期して図中矢印Ｂ方向に回転する中間転写ベルト１０９上に、マゼンタ，シアン，イエロー、及び黒の単色毎に、バイアスローラ１１３に印加された所定の転写バイアスにより順次重ね転写される。中間転写ベルト１０９上に重ね合わされたマゼンタ，シアン，イエロー、及び黒の画像は、給紙台１１６の給紙カセット１１６ａから給紙ローラ１１７，搬送ローラ対１１８ａ，１１８ｂ、レジストローラ対１１９ａ，１１９ｂを経て転写ローラ１１４へ搬送された転写紙上に一括転写される。転写終了後、転写紙上のトナー像は定着装置１２０により転写紙に定着（加熱圧着）される。これによりフルカラー画像が完成し、転写紙は、排紙ローラ対１２１ａ，１２１ｂを経て排紙スタック部１２２に排出される。
【００３６】
なお、図中１０７は、感光体ベルト１０１に常時当接し、感光体ベルト１０１上のトナーを拭い取るクリーニングブレード、図中１１５は、中間転写ベルト１０９のクリーニング装置で、該クリーニング装置１１５のクリーニングブラシ１１５ａは、画像形成動作中には中間転写ベルト１１０表面から離間した位置に保持され、形成像が上述の転写紙上に転写された後に中間転写ベルト１１０表面に当接される。
【００３７】
また、感光体ベルト１０１，帯電チャージャ１０４，中間転写ベルト１０９，クリーニング装置１０７，１１５は、プロセスカートリッジに一体的に組付けられてユニット化されている。
【００３８】
１０８が、感光体ベルト１０１上のトナー付着量を検出するためのトナー付着量センサである。今回使用したトナー付着量センサ１０８は、発光部が赤外発光ダイオード、拡散反射光受光部がフォトダイオードの、フォトダイオードの受光量に応じたレベルの電圧Ｖｓ即ち検出信号を発生し出力するもの、即ち、拡散反射光光量を測定するトナー濃度センサ、である。
【００３９】
定着装置１２０の定着ローラの内部には、定着ヒータ（ハロゲンランプ）１２３Ｃがあり、この定着ヒータ１２３Ｃに、定着通電回路８５（図４）が通電し、これにより定着ヒータ１２３Ｃが発熱し且つ赤外線を発生して、定着ローラを加熱する。
【００４０】
図３に、図１に示す複写機の電気系システムの概要を示す。複写機メカ制御部すなわち画像読取りおよび画像形成プロセス制御の主要部に、メイン制御板５０上の１つのＭＰＵ５１と、スキャナ制御板１１上の１つのＣＰＵ１２が用いられている。ＭＰＵ５１は作像シーケンスおよび定着制御とシステム関係の制御を、ＣＰＵ１２はスキャナ関係の制御をそれぞれ行う。ＭＰＵ５１とＣＰＵ１２とは、画像データインターフェース及びシリアルインターフエースによって接続されている。
【００４１】
また、図３において、２０は操作部、７０は入出力電気回路を搭載したＩ／Ｏ制御板、９２は画像露光用のレーザ光を制御するＬＤ制御板、４１は給紙制御板、１３はＣＣＤを搭載する読み取り制御板、９０はマザーボードである。
【００４２】
６０は、パソコン，ワープロなどホストのドキュメントを印刷するプリンタ機能及びコピー，ファクシミリ，プリンタの複合動作モードを制御するためのプリンタコントローラ（ボード）である。９１は、複合機能を実現するためのアプリケーション拡張ユニットで、ＦＡＸ機能を搭載したファクシミリ制御ユニットである。８０はＤＣ電源／ＡＣ制御板である。
【００４３】
図４に、電源装置であるＤＣ電源／ＡＣ制御板８０から、ファクシミリ制御ユニット９１，定着ヒータ１２３Ｃ，Ｉ／Ｏ制御板（入出力インターフエイス）７０，メイン制御板（メインコントローラ）５０，マザーボード９０及びプリンタコントローラ６０への給電系統の概要、ならびに、プリンタコントローラ６０の概要を示す。
【００４４】
図４を参照すると、画像形成プロセスを制御するメイン制御板５０には、ＭＰＵ５１、ＣＰＵ周辺ＡＳＩＣ(Application Specific IC)５４、画像処理ＡＳＩＣ５３、およびプリンタコントローラ６０とのインタフェース機能および画像データの圧縮伸張機能を有したＩ／Ｆ（インターフェイス）５２がある。
【００４５】
システムの制御を司るプリンタコントローラ６０には、複合機能を実現するためのＭＰＵ６１とメイン制御板５０とのインタフェースと操作部との通信機能およびメモリの制御機能を有した周辺ＡＳＩＣ６４およびその他がある。
【００４６】
原稿を光学的に読み取る原稿スキャナ１０は、読み取りユニットにて、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子に集光する。受光素子（ＣＣＤ）は、センサー・ボード・ユニット（ＳＢＵ）１３にあり、ＣＣＤに於いて電気信号に変換された画像信号は、ＳＢＵ１３上でディジタル信号すなわち読取った画像デ−タに変換された後、ＳＢＵ１３から、メイン制御板５０上の画像処理ＡＳＩＣ５３に出力される。
【００４７】
ＳＢＵ１３からの読取り画像デ−タは、画像処理ＡＳＩＣ５３に転送され、画像処理ＡＳＩＣ５３が、光学系及びディジタル信号への量子化に伴う信号劣化（スキャナ系の信号劣化：スキャナ特性による読取り画像デ−タの歪）を補正し、該画像デ−タをプリンタコントローラ６０に転送して画像メモリＭＥＭ６５に書込む。又は、プリンタ出力のための処理を施してプリンタ１００のＬＤ制御板９２に与える。
【００４８】
すなわち、画像処理ＡＳＩＣ５３には、読取り画像デ−タを画像メモリＭＥＭ６５に蓄積して再利用するジョブと、メモリＭＥＭ６５に蓄積しないでＬＤ制御板９２上のビデオ・データ制御（ＶＤＣ）に出力してレ−ザプリンタ機能で作像出力するジョブとがある。ＭＥＭ６５に蓄積する例としては、１枚の原稿を複数枚複写する場合、スキャナ１０を１回だけ動作させ、読取り画像デ−タをＭＥＭ６５に蓄積し、蓄積データを複数回読み出す使い方がある。ＭＥＭ６５を使わない例としては、１枚の原稿を１枚だけ複写する場合、読取り画像デ−タをそのままプリンタ出力用に処理すれば良いので、ＭＥＭ６５への書込みを行う必要はない。
【００４９】
まず、メモリＭＥＭ６５を使わない場合、画像処理ＡＳＩＣ５３は、読取り画像データに画像読取り補正を施してから、面積階調に変換するための画質処理を行う。画質処理後の画像データはＬＤ制御板９２上のＶＤＣ（ビデオデータコントローラ）に転送する。面積階調に変化された信号に対し、ドット配置に関する後処理及びドットを再現するためのパルス制御をＶＤＣで行い、レ−ザプリンタ機能によって転写紙上に再生画像を形成する。
【００５０】
メモリＭＥＭ６５に蓄積し、それからの読み出し時に付加的な処理、例えば画像方向の回転，画像の合成等を行う場合は、画像読取り補正を施した画像データは、プリンタコントローラ６０の、画像メモリアクセス制御機能がある周辺ＡＳＩＣ６４に送られる。ここではＭＰＵ６１の、フラッシュＥＥＰＲＯＭに格納された動作プログラムに従った制御によって、画像データとメモリモジュ−ルＭＥＭ６５のアクセス制御，外部パソコンＰＣのプリント用データの展開（文字コ−ド／キャラクタビット変換），メモリー有効活用のための画像データの圧縮／伸張を行う。周辺ＡＳＩＣ６４へ送られたデータは、データ圧縮後ＭＥＭ６５へ蓄積し、蓄積データを必要に応じて読み出す。読み出しデータは伸張し、本来の画像データに戻し周辺ＡＳＩＣ６４から画像処理ＡＳＩＣ５３へ戻される。
【００５１】
画像処理ＡＳＩＣ５３へ戻されると、そこで画質処理を、そしてＬＣＤ制御板９２上のＶＤＣでのパルス制御を行い、レーザプリンタ機能によって転写紙上に顕像（トナ−像）を形成する。
【００５２】
複合機能の１つであるＦＡＸ送信機能は、原稿スキャナ１０の読取り画像データを画像処理ＡＳＩＣ５３にて画像読取り補正を施し、ＦＡＸ制御ユニット（ＦＣＵ）９１へ転送する。ＦＣＵ９１にて公衆回線通信網へのデータ変換を行い、該通信網へＦＡＸデータとして送信する。ＦＡＸ受信は、通信網からの回線データをＦＣＵ９１にて画像データへ変換し、画像処理ＡＳＩＣ５３へ転送される。この場合特別な画質処理は行わず、ＬＣＤ制御板９２上のＶＤＣにおいてドット再配置及びパルス制御を行い、レーザプリンタ機能によって転写紙上に顕像を形成する。
【００５３】
メイン制御板５０のＭＰＵ５１は、画像データの流れを制御し、システムコントローラ６０のＭＰＵ６１はシステム全体を制御し、各リソースの起動を管理する。このデジタル複合機能複写機の機能選択は、操作部２０にて選択入力し、コピー機能，ＦＡＸ機能等の処理内容を設定する。
【００５４】
プリンタコントローラ６０の電源は、休止モード時でも通電状態にある＋５ＶＥが、ＤＣ電源／ＡＣ制御板８０上の第２電源回路５から供給される。メイン制御板５０には、休止モード時にスイッチ８４によって通電がオフされる＋５Ｖが第２電源回路５から供給される。Ｉ／Ｏ制御板７０には、同じく休止モード時に通電がオフされる＋５Ｖと＋２４Ｖがそれぞれ第２電源回路５および第２電源回路４から供給される。
【００５５】
第１電源回路４，第２電源回路５および定着通電回路８５を搭載したＤＣ電源／ＡＣ制御板８０には、ユーザーがオン/オフするメインスイッチ２を介して、外部のＡＣ電源１例えば商用交流が給電される。定着通電回路８５には外部からのＡＣ電圧が与えられる。
【００５６】
直流変換回路３が、外部からのＡＣ電圧を直流電圧に整流および平滑化する。直流電圧が第１電源回路４および第２電源回路５に印加される。これらの回路４および５は、それぞれ５Ｖ（制御系電圧）出力用のＤＣ／ＤＣコンバータおよび２４Ｖ（モータ，ソレノイド，リレーなどの駆動電圧）出力用のＤＣ／ＤＣコンバータを含む。ＤＣ電源／ＡＣ制御板８０には、これらＤＣ／ＤＣコンバータ回路４，５を制御するＤＳＰ（Digital Signal Processor）であるデジタル制御部７（以下ＤＳＰ７という）および起動電源回路６がある。
【００５７】
第１電源回路４および第２電源回路５はいずれも、スイッチングレギュレータ，その出力を一次巻線に受ける変圧器，その２次巻線の電圧を整流平滑する回路およびその出力をＤＳＰ７にフィードバックする出力回路を含み、入力ＤＣは、直流変換回路３が出力するＤＣである。
【００５８】
第２電源回路５の＋５ＶＥ（＋５Ｖの電圧）の出力ラインにスイッチ８４が介挿されている。このスイッチ８４のオン／オフを行うための制御信号がプリンタコントローラ６０からスイッチ８４に与えられる。省エネのための休止モードに移行するとき、プリンタコントローラ６０はこの制御信号でスイッチ８４をオフにし、ＤＳＰ７に第１電源回路４の出力停止指示を与えて、回路４のＤＣ出力動作を停止させる。
【００５９】
定着制御８５の目標温度を、トナー像を転写した転写紙の定着処理に定められた定着動作温度として定着ローラの温度をそれに維持する、コピースタートあるいはプリントコマンドに応答して実質上遅れ時間無く画像形成を開始することが出来るスタンバイモード（作動モード）、及び、電力消費を低くするために目標温度を定着動作温度の８０％とし他はスタンバイモードと同様な状態であって操作入力があるとスタンバイモードへの復帰が直ちに行える低電力モード、ではプリンタコントローラ６０は上記制御信号でスイッチ８４をオンにし、かつ、ＤＳＰ７に第１電源回路４の出力指示を与えて、回路４にＤＣ出力動作をさせる。
【００６０】
すなわち、省エネルギーのための休止モードではスイッチ８４がオフかつ第１電源回路４がオフ（出力停止）で、プリンタコントローラ６０，操作部２０，圧板開閉検知の、複写機使用の可能性を伺わせるオペータの行為又はパソコンＰＣのプリントコマンドを検知するに最小限の電気素子又は回路に＋５ＶＥが継続して印加される。プリンタコントローラ６０においては、該検知を待ちそれに応答してスイッチ８４をオンにする回路ならびに不揮発保持が必要とされるデータを格納するメモリに＋５ＶＥが継続して印加される。
【００６１】
なお、低電力モード時は、全てに電源が供給されており、定着ヒータ１２３Ｃの設定温度のみを下げている。この実施例では、定着通電回路８５は、トライアックを用いる位相制御により定着ヒータ１２３Ｃに交流通電する交流回路である。なお、トライアックとＡＣ入力の間に、直流電源６の＋２４Ｖ出力でオンに駆動されるヒータ電源リレーがあり、第１電源回路４が＋２４Ｖを発生すると該ヒータ電源リレーがオンしてトライアックがＡＣ入力に接続される。第１電源回路４が＋２４Ｖの出力を停止すると、ヒータ電源リレーがオフして、トライアックがＡＣ入力から遮断される。メイン制御板５０のＭＰＵ５１が、定着ローラの温度（定着温度）が目標温度になるように、トライアックの導通位相を制御する。
【００６２】
操作部２０からのキーインデータの解析や表示の制御は、プリンタコントローラ６０のＭＰＵ６１が制御を行い、操作部２０とのインターフェイスは周辺ＡＳＩＣ６４が受け持っている。周辺ＡＳＩＣ６４と操作部２０とは、この実施例では、マザーボード９０とメイン制御板５０およびスキャナ制御板１１を経由して接続されている。プリンタコントローラ６０には、操作部２０と同様にマザーボード９０とメイン制御板５０およびスキャナ制御板１１を経由して圧板開閉検知（図示略）が接続されている。
【００６３】
圧板開閉検知は、ＡＤＦ３０がスキャナに接続されている時には、ＡＤＦ３０の開閉を検出する検知スイッチであり、ＡＤＦ３０の装着が無い時には、原稿押さえ用の圧板の開閉を検出する検知スイッチである。いずれにしても圧板開閉検知は、ＡＤＦ又は原稿押さえ用の圧板が開放状態かどうかを示す信号を発生し、これが、画像処理動作状態，スタンバイモード，低電力モード及び休止モードのいずれの時でも、スキャナ制御板１０，メイン制御板５０及びマザーボード９０を介して、プリンタコントローラ６０の周辺ＡＳＩＣ６４に与えられ、ＭＰＵ６１がこの信号を読み取る。開放状態かどうかを示す信号を表すための電源（＋５ＶＥ）および操作部２０の入力キーのオンを検出して検出信号を発生するための電源（＋５ＶＥ）は、マザーボード９０，メイン制御板５０及びスキャナ制御板１０を介して、プロセスコントローラ６０から、開閉検知スイッチおよび操作部２０に与える。
【００６４】
なお、ＡＤＦ３０を装備する場合、それはスキャナ制御板１１に接続される。ＡＤＦ３０の原稿台に原稿があるか否を検出する原稿センサの検出信号も、スキャナ制御板１１，メイン制御板５０及びマザーボード９０を介して、プリンタコントローラ６０の周辺ＡＳＩＣ６４に与えられ、ＭＰＵ６１がこの信号を読み取る。原稿センサが原稿の有無をあらわす検出信号を発生するための電源（＋５ＶＥ）も、マザーボード９０，メイン制御板５０及びスキャナ制御板１０を介してて、プロセスコントローラ６０から、原稿センサに与える。
【００６５】
ファクシミリ制御ユニットＦＣＵ９１は、ＦＣＵ９１にて公衆回線通信網ＰＮへのデータ変換を行い、ＰＮへＦＡＸデータとして送信する。ＦＡＸ受信は、ＰＮからの回線データをＦＣＵ９１にて画像データへ変換し、ＡＳＩＣ６４を経由して、ＡＳＩＣ５３に直接に、又は一旦ＭＥＭ６５に蓄積してから、受信終了または蓄積量が限度に達したときに、ＡＳＩＣ６４を経由して、ＡＳＩＣ５３に転送される。この場合特別な画質処理は行わず、プリンタ１００においてドット再配置及びパルス制御を行い、プリンタ１００の作像ユニットに於いて転写紙上に顕像を形成する。
【００６６】
図５の（ａ）に、操作部２０の上面を拡大して示し、図５の（ｂ）には、操作部２０の回路ブロックを示す。操作部２０は、ケース，液晶表示装置（ＬＣＤ）２６ｆ，操作キー群２１ａ，２１ｂ，２１ｄ，２３，２４，表示ＬＥＤ（発光ダイオード）２１ｅ，２１ｆ，２２等によって構成されている。
【００６７】
電源キー２１ａは、省エネモード（休止モード）から作動モードに、またその逆への切換えを指示するための操作キーである。省エネモードが設定されている時には作動モードであることを表すための表示ＬＥＤ２１ｅは非点灯である。この状態で電源キー２１ａが一回押されると、省エネモードから作動モードに切換り、作動モード表示ＬＥＤ２１ｅが点灯する。作動モードであるときに電源キー２１ａが一回押されると、作動モードから省エネモードに切換り、作動モード表示ＬＥＤ２１ｅが消灯する。表示ＬＥＤ２１ｆは、複写機のコンセントが商用交流電源ラインに接続され、しかも複写機のおおもとの電源スイッチ１が閉の間は常時点灯している。つまり、複写機のおおもとの電源がオンであると、省エネモードか作動モードかに係わらず、表示ＬＥＤ２１ｆは点灯している。
【００６８】
図５の（ｂ）に、操作部２０の電気制御系を示す。この制御系の主体は、プリンタコントローラ６０のＭＰＵ６１とコミュニケーションし、操作部２０の入力を読取り、ボード上の表示を制御するＣＰＵ２５，このＣＰＵ２５の制御プログラムが格納されているＲＯＭ２６ｂ，制御時にデータの一時格納等を行うためのＲＡＭ２６ｃ，ＬＣＤ（表示パネル）２６ｆの描画データを格納するＶＲＡＭ２６ｅ，このＶＲＡＭ２６ｅに接続されＬＣＤ２６ｆの描画タイミング制御等を行う液晶表示コントローラ（ＬＣＤＣ）２６ｄ等がある。ＬＣＤＣ２６ｄには、ＣＦＬの光源をバックライト２７ｂとして有するＬＣＤ２６ｆが接続される。ＣＰＵ２５には更に、ＣＦＬバックライト２７ｂを駆動するインバータ２７ａ，操作キー群２１ａ，２１ｂ，２１ｄ，２３，２４のキーマトリクス２８ａ，表示ＬＥＤ２１ｅ，２１ｆ，２２のＬＥＤマトリクス２８ｃおよびそれらのＬＥＤを駆動するＬＥＤ駆動装置２８ｂ等が接続されている。また、ＣＰＵ２５が接続されたデータバスには、画像処理モード記憶用の不揮発性ＲＡＭ（ＮＶＲＡＭ）２６ａが接続されている。
【００６９】
図６に、直流変換回路３，第１電源回路４，第２電源回路５および起動電源回路６の概要を示す。１００Ｖ商用交流電圧が交流入力端子ＩＮ１，ＩＮ２から直流変換回路３に印加される。直流変換回路３には、１００Ｖ商用交流ラインの高周波ノイズが回路３以降の電気回路に入るのを遮断し、しかも該電気回路が発生する高周波ノイズが商用交流ラインに漏出するのを防ぐ入力フィルタがある。交流電圧はこの入力フィルタを通して、全波整流ダイオードブリッジＤＢ１と平滑コンデンサＣ１で構成される整流平滑回路に印加される。
【００７０】
また、交流電圧は抵抗Ｒ１とリレーＲＡ１からなる起動回路にも加わる。交流電圧が加わると、リレーＲＡ１の、ＤＳＰ７の電圧入力端子Ｖｃｃと、バッテリＢ１に接続したダイオードＤ３２との間の、リレー接点が閉じ、これによりＤＳＰ７が起動して、第１電源回路４のドライバＤＲＩＶＥ１１に第１ＰＷＭパルスを出力し、第２電源回路５のドライバＤＲＩＶＥ２１に第２ＰＷＭパルスを出力する。これにより、第１電源回路４および第２電源回路５が動作状態になり、それぞれ、２４Ｖ程度および５Ｖ程度の電圧を発生する。
【００７１】
直流変換回路３が変換した直流電圧は、第１電源回路４および第２電源回路５のトランスＴＲ１１およびＴＲ２１の１次巻線に印加される。スイッチング素子であるＦＥＴ１１およびＦＥＴ２１がオンになると、直流変換回路３から、各１次巻線，各スイッチング素子ならびに各電流値検出回路ＩＳＥＮ１１およびＩＳＥＮ２１を介して、１次側グランドに電流が流れる。
【００７２】
１次側の各電流値検出回路ＩＳＥＮ１１およびＩＳＥＮ２１は、それぞれに宛てられた閾値よりも各スイッチング素子に流れる電流値の方が大きいと、過電流であることを示す低レベルＬの電流検出信号を、それぞれＤＳＰ７の割り込み入力端Ｉint１およびＩint２に与える。各スイッチング素子に流れる電流値が閾値未満の間は、該電流検出信号を、正常を示す高レベルＨに維持している。
【００７３】
第１電源回路４のドライブ回路ＤＲＩＶ１１は、ＤＳＰ７のスイッチングＯＮ／ＯＦＦ信号である第１のＰＷＭパルスを出力するＰＷＭ出力ポートＰＷＭ１１につながっている。ＤＲＩＶ１１，トランスＴＲ１１およびスイッチング素子ＦＥＴ１１によって、１次側スイッチ回路が構成され、直流変換回路３の出力電圧をＰＷＭパルスに応答したスイッチングによりチョッピングして、トランスＴＲ１１の１次巻線にパルス通電する。
【００７４】
トランスＴＲ１１の２次側には、２次巻線に誘起したパルス状電圧を直流に変換して出力する出力回路がある。出力回路は、ダイオードＤ１１，Ｄ１２、チョークコイルＣＨ１１、２次側の過電流を検出する２次側過電流検出回路ＩＳＥＮ１２、出力電圧検出回路ＶＳＥＮ１１および平滑コンデンサＣ１１により構成される。
【００７５】
２次側過電流検出回路ＩＳＥＮ１２は、第１電源回路４の出力回路に流れる電流を、その大小に応じた電圧（２次電流検出信号）に変換して出力するよう構成され、ＩＳＥＮ１２から出力された電圧（２次電流検出信号）は、ＤＳＰ７のＡ／Ｄ変換入力ポートＩｆ１１に印加する。
【００７６】
出力電圧検出回路ＶＳＥＮ１１は、第１電源回路４の出力電圧Ｖout１１（２４Ｖ）の電圧に比例する電圧を、ＤＳＰ７のＡ／Ｄ変換入力ポートＶｆ１１に印加する。
【００７７】
また、第２電源回路５のトランスＴＲ２１の２次側の出力回路も第１電源回路４のものと同様な構成であるが、更に、ＤＳＰ７に給電するための起動電源回路６を結合している。この回路６は、トランスＴＲ２１の３次巻線に接続したダイオードＤ３１とコンデンサＣ３１および定電圧回路ＣＶ３１ならびに逆流防止のダイオードＤ３３で構成している。ＤＳＰ７の電源端子ＶｃｃとＧＮＤ間には、バッテリーＢ１とダイオードＤ３２、更に、起動用回路のリレーＲＡ１により閉駆動されるリレー接片で開閉される接点、の直列回路が接続している。
【００７８】
図７に、ＤＳＰ７の構成を示す。この例では、イベントマネジャをＰＷＭパルス発生器７ｅに用いている。これには、複数のＰＷＭパルス出力ポートがあり、ＣＰＵ７ａが、各出力ポート宛ての、ＰＷＭパルスおよびパルスデューティを規定するデータを、ＰＷＭパルス発生器７ｅ内のパルス生成制御用のレジスタにロードする。このロードがあるとＰＷＭパルス発生器７ｅは、レジスタのデータで規定されるＰＷＭパルスを発生して、ＰＷＭパルス出力ポートから出力する。この実施例では、２つのＰＷＭパルス出力ポートＰＷＭ１１およびＰＷＭ２１から、スイッチングドライバＤＲＩＶＥ１１およびＤＲＩＶＥ２１に、各ＰＷＭパルスを出力する。各ＰＷＭパルスの周期およびデューティを規定するデータは、ＣＰＵ７ａがパルス発生器７ｅに設定する。
【００７９】
ＤＳＰ７内のＡ／Ｄ変換器７ｈには、第１電源回路４の出力電流（Ｉｆ１１），出力電圧（Ｖｆ１１）および回路温度（ＴＥＭ）をあらわすフィードバック信号と、第２電源回路５の出力電流（Ｉｆ２１）および出力電圧（Ｖｆ２１）を表すフィードバック信号が、印加される。Ａ／Ｄ変換器７ｈは、インターフエイス７ｇを介したＣＰＵ７ａの制御（指示）のもとに、指定された入力チャンネルに加わっているフィードバック信号をデジタルデータに変換して、自身の出力レジスタにラッチし、変換完了信号を発生する。
【００８０】
ＣＰＵ７ａはこの変換完了信号に応答して、フィードバックデジタルデータ（Ａ／Ｄ変換データ）を読み込んで、電源回路の出力電圧を設定電圧（２４Ｖ，５Ｖ）とするためのＰＷＭパルスデューティの演算と、それを規定するデータの、パルス発生器７ｅへの書込み、もしくは、電源回路の出力電流の異常検出又は第１電源回路４の過熱異常検出を行う。
【００８１】
ＣＰＵ７ａの、上述の動作或いは処理を行うプログラムは、ＥＥＰＲＯＭ７ｂに書きこまれている。ＲＡＭ７ｃは、データの一時的な保持或いは保存に用いられる。
【００８２】
再度図６を参照する。商用交流電圧がオンになると、すなわちＩＮ１，ＩＮ２から入力すると、ダイオードブリッジＤＢ１で整流された直流電圧により、抵抗Ｒ１を介して起動回路のリレーＲＡ１に電流が流れ、バッテリＢ１の電圧をＤＳＰ７の電源電圧入力端Ｖccに印加するための接点ＲＡ１がオンする。これにより、ＤＳＰ７に動作電圧が供給され、ＤＳＰ７が起動し、ＣＰＵ７ａが、ＥＥＰＲＯＭ７ｂのプログラムにしたがって、図８の（ａ）に示す制御動作を行う。
【００８３】
すなわち、図８の（ａ）を参照するとＣＰＵ７ａは、それに動作電圧が加わると、その内外のレジスタおよび入出力ポートを待機状態とし（初期化：ステツプ１）、そしてパルス発生器７ｅに与えるＰＷＭパルス（の周期およびデューティ）を規定するデータを格納する出力レジスタであるＰＷＭレジスタに、初期値（ＰＷＭパルス周期，２４Ｖ出力のためのデューティを規定する第１基準値、および、５Ｖ出力のためのデューティを規定する第２基準値）を書込む（ステツプ２）。これらのデータは、ＥＥＰＲＯＭ７ｂの、ＣＰＵ動作プログラム上に書き込まれている。なお、以下においてカッコ内にステップ番号又は記号を記入する時には、ステップという語を省略して、ステップ番号又は記号のみを記入する。
【００８４】
次にＣＰＵ７ａは、パルス発生器７ｅの割込みレジスタをリセットして、パルス発生器７ｅのＰＷＭパルス生成制御用のレジスタに、ＰＷＭレジスタのデータを書き込む（３）。パルス発生器７ｅはこの書込みがあつたデータに基づいたＰＷＭパルスの生成（出力）を開始する。なお、パルス発生器７ｅの割込み信号ラインＰＤＰＩＮＴのレベルがＬになるとパルス発生器７ｅがそのＰＷＭパルス出力ポートをハイインピーダンス（出力回路遮断）にしこれによりＦＥＴ（１１／２１）がオフになり、パルス発生器７ｅがその内部の出力禁止フラグを、禁止を表す１とし、この１がある間はハイインピーダンスを継続するが、パルス発生器７ｅの割込みレジスタをリセットするとは、この出力禁止フラグの１をクリアして、禁止解除を表す０にする事を意味する。
【００８５】
次にＣＰＵ７ａは、２００μｓｅｃ時限のプログラムタイマをスタートして（４）、そのタイムオーバに応答するタイマ割込みを許可する（５）。ＣＰＵ７ａは更に、パルス発生器７ｅの割込み信号ラインＰＤＰＩＮＴのレベルＨからＬへの変化に応答する外部割込みを許可する（６）。
【００８６】
そして、割込みの発生を待ち、その間ＭＰＵ５１（ＵＡＲＴコネクタ７ｋ）から、休止モードへの移行のための第１電源回路４のオフ指示，作動モードへの復帰のための第１電源回路４のオン指示あるいはデータ転送指示が到来するのを待つ（７，９，１１）。第１電源回路４のオフ指示が到来するとＣＰＵ７ａはレジスタＦＲ２４Ｖにこれをあらわす「１」を書込み（８）、第１電源回路４のオン指示が到来するとＣＰＵ７ａはレジスタＦＲ２４Ｖにこれをあらわす「０」を書込む（１０）。データ転送指示が到来すると、ＣＰＵ７ａはＲＡＭ７ｃの異常データテーブル（ＲＡＭ７ｃ上の１領域）のデータを、ＭＰＵ５１（ＵＡＲＴコネクタ７ｋ）にＵＡＲＴ通信で送出する（１２）。
【００８７】
なお、作動モードから休止モードへの移行条件が成立するとプリンタコントローラ６０のＭＰＵ６１がメイン制御板５０上のＭＰＵ５１に、第１電源回路４のオフ指示を与え、ＭＰＵ５１がこれをＤＳＰ７のＣＰＵ７ａに転送した後に、スイッチ８４をオフにする。休止モードから作動モードへの移行条件が成立するとプリンタコントローラ６０のＭＰＵ６１がスイッチ８４をオンにして、これによってメイン制御板５０上のＭＰＵ５１が起動してからそれに、第１電源回路４のオン指示を与え、ＭＰＵ５１がこれをＤＳＰ７のＣＰＵ７ａに転送する。
【００８８】
操作部２０のキー入力により、電源回路の異常情報の出力が指示されるとプリンタコントローラ６０のＭＰＵ６１は、操作部２０のＣＰＵ２５に、データ受信とＬＣＤ２６ｆへの表示を指示し、そしてメイン制御板５０上のＭＰＵ５１に、ＲＡＭ７ｃの異常データテーブルの、操作部２０（のＲＡＭ２６ｃ）への転送を指示する。これに応答してＭＰＵ５１は、ＲＡＭ７ｃの異常データテーブルのデータをＵＡＲＴ通信で操作部２０（ＵＡＲＴコネクタ７ｋ）に送出する。このデータ転送が成功したときには、操作部２０のＬＣＤ２６ｆに、ＲＡＭ７ｃの異常データテーブルにあったデータが表示される。
【００８９】
次に図８の（ｂ）を参照する。前述のようにＣＰＵ７ｃが割込みを許可（５，６）した後、２００μｓｅｃタイマがタイムオーバするとＣＰＵ７ａは、図８の（ｂ）に示すタイマ割り込み（ＴＩＩ）に進んで、２００μｓｅｃタイマを再スタートし（２１）、Ａ／Ｄ変換器７ｈの、入力電圧チャンネルを、Ｎｏ．０に設定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（２２）、Ａ／Ｄ変換の完了に応答する割込みを許可する（２３）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．０のアナログ信号すなわち第２電源回路５の出力電圧をあらわすフィードバック信号（Ｖｆ２１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進む。
【００９０】
図９に示す割込み（ＡＤ１）でＣＰＵ７ａは、いま終えたＡ／Ｄ変換の入力ポート（チャンネル）に対応して（３１−３４）、それがＮｏ．０であったときには「５Ｖ電圧制御」（３５）を、Ｎｏ．１であったときには「２４Ｖ電圧制御」（３６）を、Ｎｏ．２であったときには「５Ｖ２次側電流異常制御」（３７）を、Ｎｏ．３であったときには「２４Ｖ２次側電流異常制御」（３８）を、Ｎｏ．４であったときには「温度異常制御」（３８）を、実行する。
【００９１】
図１０に、「５Ｖ電圧制御」（３５）の内容を示す。これに進むとＣＰＵ７ａは、Ａ／Ｄ変換器７ｈが変換したデータ（第２電源回路５の出力電圧データ）を、レジスタＶｆ２１に読み込んで（４１）、それが設定値Ｒｆ５ＶＵ以上（過電圧異常）であるか、あるいは設定値Ｒｆ５ＶＬ以下（低電圧異常）であるか、をチェックする（４２ａ，４２ｂ）。設定値Ｒｆ５ＶＵ未満かつＲｆ５ＶＬ超であると、今回読みこんだ出力電圧データの、５Ｖに対する誤差量を算出して誤差量をＰＷＭパルスデューティに変換し、このパルスデューティを規定するＰＷＭ２１データを算出して（４３）、それをＣＰＵ７ａの内部又はＲＡＭ７ｃに定めたＰＷＭ２１レジスタに更新書込みして、ＰＷＭ２１レジスタのデータをパルス発生器７ｅのＰＷＭ２１パルス生成制御用のレジスタに書き込む（４４）。これにより、パルス発生器７ｅがパルス出力ポートＰＷＭ２１に出力するＰＷＭパルスが、前記出力電圧の誤差量を０にするためのデューティに変わる。これが、第２電源回路５の出力電圧のフィードバック制御である。
【００９２】
第２電源回路５の出力電圧が設定値Ｒｆ５ＶＵ以上又はＲｆ５ＶＬ以下であったときには、ＣＰＵ７ａは、ＰＷＭ１１レジスタおよびＰＷＭ２１レジスタにＰＷＭデューティ０％のデータを書込む（４７）。これにより、パルス発生器７ｅのパルス出力（ＰＷＭ１１，ＰＷＭ２１）がすべてとまり、ＦＥＴ１１およびＦＥＴ２１がオフになる。次いでＣＰＵ７ａは、それ自身に許可している割込みをすべて禁止する（４８）。これにより、交流電圧が１度遮断されてもう一度投入されるまで、ＤＳＰ７が動作を停止し、第１電源回路４および第２電源回路５共に、動作を停止し出力がなくなる。次にＣＰＵ７ａは、ＲＡＭ７ｃの異常データテーブルに、第２電源回路５の出力電圧が設定値Ｒｆ５ＶＵ以上であったときには５Ｖ系過電圧異常データを書込み、設定値Ｒｆ５ＶＬ以下であったときには５Ｖ系低電圧異常データを書込む（４９）。
【００９３】
上述の過電圧および低電圧のいずれの異常でもなく、上記のようにＰＷＭパルス（ＰＷＭ２１）のデューティを更新した時には、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．１を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（４５）、Ａ／Ｄ変換の完了に応答する割込みを許可する（４６）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．１のアナログ信号すなわち第１電源回路４の出力電圧をあらわすフィードバック信号（Ｖｆ１１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３２から「２４Ｖ電圧制御」（３６）に進む。
【００９４】
図１１に、「２４Ｖ電圧制御」（３６）の内容を示す。この内容は、上述の「５Ｖ電圧制御」（３５）と大筋は同様であり、第１電源回路４の出力電圧Ｖｆ１１を設定値２４Ｖにするように、第１電源回路４のドライバＦＥＴ１１に与えるＰＷＭパルス（ＰＷＭ１１）のデューティを、同様にフィードバック制御する（５１，５２ａ，５２ｂ，５２ｄ，５３，５４）。ただし、これは作動モードが指定されている、ＦＲ２４Ｖ＝０（レジスタＦＲ２４Ｖのデータが０）の場合である。
【００９５】
省エネのために休止モードが設定されている、ＦＲ２４Ｖ＝１の場合には、ＣＰＵ７ａは、第１電源回路４のＦＥＴ１１をオフに拘束するＰＷＭデューテイ０％をＰＷＭデータに設定して（５２ｂ，５２ｃ）、これをＰＷＭレジスタに書込む（５４）。これにより、第１電源回路４の２４Ｖ出力動作が停止する。すなわち、第１電源回路４がオフになる。
【００９６】
第１電源回路４の出力電圧ＶＦ１１が過電圧異常（出力電圧がＲｆ２４ＶＵ以上）もしくは低電圧異常（Ｒｆ２４ＶＬ以下）であると、ＤＳＰ７のＶＰＵ７ａは第１電源回路４の駆動を停止して、レジスタＦＲ２４Ｖに「１」（第１電源回路４の駆動禁止）を書込んで（５７Ａ）、ＰＷＭ１１データを０（通電デューテイ０：通電停止）として（５８Ａ）、ＲＡＭ７ｃの異常データテーブルに、第１電源回路４の出力電圧が設定値Ｒｆ２４ＶＵ以上であったときには２４Ｖ系過電圧異常データを書込み、設定値Ｒｆ２４ＶＬ以下であったときには２４Ｖ系低電圧異常データを書込む（５９Ａ）。
【００９７】
第１電源回路４の出力電圧Ｖｆ１１が正常範囲で、ＰＷＭパルス（ＰＷＭ１１）のデューティを更新した時には、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．２を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（５５）、Ａ／Ｄ変換の完了に応答する割込みを許可する（５６）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．２のアナログ信号すなわち第２電源回路５の出力電流をあらわすフィードバック信号（Ｉｆ２１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３３から「５Ｖ２次側電流異常制御」（３７）に進む。
【００９８】
図１２に、「５Ｖ２次側電流異常制御」（３７）の内容を示す。これに進むとＣＰＵ７ａは、レジスタＩｆ２１にＡ／Ｄ変換器７ｈが変換したデータ（第１電源回路４の出力電流データ）を読み込んで（６１）、それが設定値Ｒｆ５ＶｉＵ以上（過電流異常）又はＲｆ５ＶｉＬ以下（低電流異常）であるかをチェックする（６２）。そうであるとそこでＣＰＵ７ａは第１電源回路４および第２電源回路５の駆動を停止して、制御動作を停止する（６５，６６）。そしてＲＡＭ７ｃの異常データテーブルに、第２電源回路５の出力電流が設定値Ｒｆ５ＶｉＵ以上であったときには５Ｖ系過電流異常データを書込み、設定値Ｒｆ５ＶｉＬ以下であったときには５Ｖ系低電流異常データを書込む（６７）。
【００９９】
出力電流値が正常範囲内であるときには、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．３を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（６３）、Ａ／Ｄ変換の完了に応答する割込みを許可する（６４）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．３のアナログ信号すなわち第１電源回路４の出力電流をあらわすフィードバック信号（Ｉｆ１１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３４から「２４Ｖ２次側電流異常制御」（３８）に進む。
【０１００】
図１３に、「２４Ｖ２次側電流異常制御」（３８）の内容を示す。この内容は、上述の「５Ｖ２次側電流異常制御」（３７）と大要は同様である。この「２４Ｖ２次側電流異常制御」（３８）で第１電源回路４の出力電流（Ｉｆ１１）が過電流異常（出力電流がＲｆ２４ｉＵ以上）もしくは低電流異常（Ｒｆ２４ｉＬ以下）であると、ＤＳＰ７のＶＰＵ７ａは第１電源回路４の駆動を停止して、レジスタＦＲ２４Ｖに「１」（第１電源回路４の駆動禁止）を書込んで（７５Ａ）、ＰＷＭ１１データを０（通電デューテイ０：通電停止）として（７６Ａ）、ＲＡＭ７ｃの異常データテーブルに、第１電源回路４の出力電流が設定値Ｒｆ２４ｉＵ以上であったときには２４Ｖ系過電流異常データを書込み、設定値Ｒｆ２４ｉＬ以下であったときには２４Ｖ系低電流異常データを書込む（７７Ａ）。
【０１０１】
第１電源回路４の出力電流（Ｉｆ１１）が正常範囲内であるとＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．４を指定して（７３）、Ａ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し、Ａ／Ｄ変換の完了に応答する割込みを許可する（７４）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．４のアナログ信号すなわち第１電源回路４に備わったサーミスタＴＨの温度検出信号（ＴＨＭ）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３４から「温度異常制御」（３９）に進む。
【０１０２】
図１４に、「温度異常制御」（３９）の内容を示す。これに進むとＣＰＵ７ａは、レジスタＴＥＭにＡ／Ｄ変換器７ｈが変換したデータ（サーミスタＴＨの温度検出データ）を読み込んで（８１）、それが設定値ＲｆＴＥＭＵ以上（過熱異常）かＲｆＴＥＭＬ以下（センサ異常）かをチェックする（８２ａ，８３ｂ）。設定値ＲｆＴＥＭＵ以上又はＲｆＴＥＭＬ以下であるとそこでＣＰＵ７ａは、第１電源回路４の駆動を停止して、レジスタＦＲ２４Ｖに「１」（第１電源回路４の駆動禁止）を書込んで（８５Ａ）、ＰＷＭ１１データを０（通電デューテイ０：通電停止）として（８６Ａ）、ＲＡＭ７ｃの異常データテーブルに、検出温度が設定値ＲｆＴＥＭＵ以上（過熱異常）であったときには過熱異常データを書込み、設定値ＲｆＴＥＭＬ以下であったときにはセンサ異常を書込む（８７Ａ）。
【０１０３】
検出温度が正常範囲内のときには、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．０を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（８３）、Ａ／Ｄ変換の完了に応答する割込みを許可する（８４）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．０のアナログ信号すなわち第２電源回路５の出力電圧をあらわすフィードバック信号（Ｖｆ２１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３１ら「５Ｖ電圧制御」（３５）に進む。この「５Ｖ電圧制御」（３５）の内容は前述の通りである。
【０１０４】
このように、フィードバック信号の読み込み（Ａ／Ｄ変換）と、ＰＷＭパルスデューテイの更新，出力異常の検出および温度異常の検出を、所定順で繰返すが、これらの一連、すなわち図８の（ｂ）のステップ２２，２３および図９に示す「Ａ／Ｄ変換終了割込み」（ＡＤ１）のステップ３１−３９、を実行するに要する時間は２００μｓｅｃ未満であるので、この一連の処理は、２００μｓｅｃタイマがタイムオーバする前に完了する。そして、２００μｓｅｃタイマがタイムオーバすると、ＣＰＵ７ａは、図８の（ｂ）に示すタイマ割り込み（ＴＩＩ）を再度実行する。これにより、ＣＰＵ７ａの制御周期は、実質上２００μｓｅｃである。なお、ＰＷＭパルスは１００ＫＨｚ程度の周波数である。
【０１０５】
ＣＰＵ７ａの以上の制御動作により、ＤＳＰ７は、ポートＶｆ２１に入力する出力電圧回路ＶＳＥＮ２１の出力電圧値が所定の電圧となるよう、スイッチング素子ＦＥＴ２１をＯＮ／ＯＦＦするＰＷＭパルスを生成し、ドライブ回路ＤＲＩＶ２１に出力する。ドライブ回路ＤＲＩＶ２１を介して、スイッチング素子ＦＥＴ２１がＯＮ／ＯＦＦ駆動され、トランスＴＲ２１が励磁される。そして、２次コイル，３次コイルに誘起した交流電圧が、それぞれ整流平滑され、直流電圧（５Ｖ，５ＶＥ，Ｖｃｃ）が出力される。ＤＳＰ７は常に、出力電圧値（Ｖｆ２１）が所定の電圧値５Ｖとなるよう、スイッチングＯＮ／ＯＦＦのＯＮデューティ演算と、該デューティのパルス出力を続ける。
【０１０６】
また、同様に、ポートＶｆ１１に入力する出力電圧回路ＶＳＥＮ１１の出力電圧値が所定の電圧２４Ｖとなるよう、スイッチング素子ＦＥＴ１１をＯＮ／ＯＦＦするスイッチング信号をＤＳＰ７が演算し、ドライブ回路ＤＲＩＶ１１に出力する。ドライブ回路ＤＲＩＶ１１を介して、スイッチング素子ＦＥＴ１１がＯＮ／ＯＦＦされ、トランスＴＲ１１が励磁される。ＤＳＰ７は常に、出力電圧値（Ｖｆ１１）所定の電圧値２４Ｖとなるよう、スイッチングＯＮ／ＯＦＦのＯＮデューティ演算と、該デューティのパルス出力を続ける。
【０１０７】
ここで一次側のスイッチング素子ＦＥＴ１１又はＦＥＴ２１に過電流が流れたときの動作フローを説明する。
【０１０８】
図８の（ｃ）に、ＦＥＴ１１又はＦＥＴ２１に過電流が流れたときの、ＣＰＵ７ａの外部割込み処理（ＰＤＩ）の内容を示す。すでに説明したが、ＦＥＴ１１又はＦＥＴ２１に過電流が流れると、ＤＳＰ７の割り込み入力ポートＩｉｎｔ１又はＩｉｎｔ２が高レベルＨから低レベルＬとなり、ノアゲート７ｆの出力ＰＤＰＩＮＴが、高レベルＨから、割込み要求レベルのＬに転ずる。するとパルス発生器７ｅ（イベントマネジャ）が、ＣＰＵ７ａの動作周波数の３〜４クロックサイクルの遅延後、ＰＷＭ出力ポートＰＷＭ１１およびＰＷＭ２１をハード的にハイインピーダンス状態としてこれを保持する出力禁止フラグ（１ビットデータ）を設定し（Ｈ＝１とし）、ＰＷＭパルスの周期およびパルスデューティを定めるデータを格納するレジスタをクリアする。これにより、ＰＷＭ出力ポートＰＷＭ１１およびＰＷＭ２１はスイッチングＯＮ／ＯＦＦ停止の状態（出力遮断）になる。これによりドライブ駆動回路ＤＲＩＶ１１，ＤＲＩＶＥ２１の出力もＯＦＦ状態に移行し、スイッチング素子ＦＥＴ１１およびＦＥＴ２１は、ＯＦＦになる。
【０１０９】
ＣＰＵ７ａは、図８の（ｃ）の外部割込み（ＰＤＩ）に進むが、この割込みのプログラムの実行を開始するまで数μｓの時間遅れがある。そしてこの割込み処理では、パルス発生器７ｅの出力禁止フラグを解除（０にクリア）し（２５）、そしてパルス発生器７ｅのレジスタにＰＷＭパルス出力のためのデータを設定して、パルス出力を開始する（２６）。この割込みプログラムの実行に数μｓの時間がかかる。以上の処理にて、パルスバイパルスにて１次側のスイッチング素子ＦＥＴ１１，ＦＥＴ２１に流れる過電流を正確に検出し、保護制御を行い、スイッチング電源装置、特にスイッチング素子の破壊，損傷を防ぐことができる。
【０１１０】
第１電源回路４の出力（電圧又は電流）が正常範囲を外れているとき、あるいは、検出温度異常のときには、図１１のステツプ５７Ａ〜５９Ａ，図１３のステツプ７５Ａ〜７７Ａあるいは図１４のステツプ８５Ａ〜８７Ａで、第１電源回路４の駆動が停止され、しかもＲＡＭ７ｃに異常内容を表わすデータが書込まれるが、第２電源回路５はその出力が正常範囲内である限り、駆動が止められないので、第２電源回路５がプリンタコントローラ６０およびメイン制御板５０ならびに操作部２０に動作電圧５Ｖを与えており、操作部２０の入力キーの操作による電源異常データ読出し指示があると、ＭＰＵ６１がこれに応答して、ＤＳＰ７のＲＡＭ７ｃの異常データテーブルの、操作部２０への転送を、操作部２０のＣＰＵ２５およびメイン制御板５０のＭＰＵ５１に指示する。これに応答してＭＰＵ５１は、ＵＡＲＴコネクタ７ｋから操作部２０へのデータ転送ラインを設定してＣＰＵインターフエイス５４およびＵＡＲＴコネクタ７ｋを介してＤＳＰ７のＣＰＵ７ａに、ＲＡＭ７ｃの異常データテーブルのデータ読出し転送を指示する。これにより、ＲＡＭ７ｃの電源異常データが操作部２０に転送されて、表示パネル２６ｆに表示される。
【０１１１】
ところが、第２電源回路５の出力異常があったときには、図１０のステップ４７〜４９あるいは図１２のステップ６５〜６７により、第１電源回路４および第２電源回路５の駆動が止められてプリンタコントローラ６０，メイン制御板５０および操作部２０への動作電圧が消えるので、ＤＳＰ７にはメインスイッチがオンであってリレー接片ＲＡ１を介してバッテリＢ１の電圧がＤＳＰ７に加わりＲＡＭ７ｃが電源異常データを保持するものの、該異常データを操作部２０に出力することが出来ない。この場合には、プリンタ１００のカバーを取り外し、ＤＣ電源／ＡＣ制御板８０を見える状態にし、コネクタ７ｋからＭＰＵ５１のインターフェイス５４に接続したコネクタをはずして、代わりに、ＵＡＲＴによる通信機能を有したデータ通信機例えばパソコンのＵＡＲＴコネクタを結合して、揮発性メモリであるＲＡＭ７ｃの電源異常データを読み出す。異常内容をパソコンに読み出し、どの電源回路にて、出力電流が異常なのか、出力電圧が過電圧なのか、全く出力されないのか、もしくは過熱を検知し保護回路が動作したのかを確認することができる。これにより、異常箇所の特定作業を迅速に行うことができる。
このようにして、直流電源装置に異常があった場合、異常内容が何なのかを簡単な方法で確認することができる。
【０１１２】
−第２実施例−
第２実施例は、第１電源回路４の出力に異常があつた場合ならびに、検出温度異常の場合の何れでも、第２電源回路５の出力に異常が合ったときと同様に、第１電源回路４および第２電源回路５の駆動を止めるようにした。その他の事項は、前述の第１実施例と同様である。
【０１１３】
図１５に、第２実施例で採用した「２４Ｖ電圧制御」（３６）の内容を示す。ここでも、図１１の「２４Ｖ電圧制御」（３６）と同様に、第１電源回路４の出力電圧を設定値２４Ｖにするように、第１電源回路４のドライバＦＥＴ１１に与えるＰＷＭパルス（ＰＷＭ１１）のデューティを、同様にフィードバック制御する（５１，５２ａ，５２ｂ，５２ｄ，５３，５４）。ただし、これは作動モードが指定されている、ＦＲ２４Ｖ＝０（レジスタＦＲ２４Ｖのデータが０）の場合である。次に相違点を説明する。
【０１１４】
第１電源回路４の出力電圧が過電圧異常（出力電圧がＲｆ２４ＶＵ以上）もしくは低電圧異常（Ｒｆ２４ＶＬ以下）であると、ＤＳＰ７のＶＰＵ７ａは第１電源回路４および第２電源回路５の駆動を停止して、制御動作を停止する（５７Ｂ，５８Ｂ）。そしてＲＡＭ７ｃの異常データテーブルに、第１電源回路４の出力電圧が設定値Ｒｆ２４ＶＵ以上であったときには２４Ｖ系過電圧異常データを書込み、設定値Ｒｆ２４ＶＬ以下であったときには２４Ｖ系低電圧異常データを書込む（５９Ｂ）。
【０１１５】
図１６に、第２実施例で採用した「２４Ｖ２次側電流異常制御」（３８）の内容を示す。ここでは、第１電源回路４の出力電流（Ｉｆ１１）が過電流異常（出力電流がＲｆ２４ｉＵ以上）もしくは低電流異常（Ｒｆ２４ｉＬ以下）であると、ＤＳＰ７のＶＰＵ７ａは第１電源回路４の駆動および第２電源回路５の駆動を停止して、制御動作を停止する（７５Ｂ，７６Ｂ）。そしてＲＡＭ７ｃの異常データテーブルに、第１電源回路４の出力電流が設定値Ｒｆ２４ｉＵ以上であったときには２４Ｖ系過電流異常データを書込み、設定値Ｒｆ２４ｉＬ以下であったときには２４Ｖ系低電流異常データを書込む（７７Ｂ）。
【０１１６】
図１７に、第２実施例で採用した「温度異常制御」（３９）の内容を示す。これに進むとＣＰＵ７ａは、レジスタＴＥＭにＡ／Ｄ変換器７ｈが変換したデータ（サーミスタＴＨの温度検出データ）を読み込んで（８１）、それが設定値ＲｆＴＥＭＵ以上（過熱異常）かＲｆＴＥＭＬ以下（回路異常）かをチェックする（８２ａ，８３ｂ）。設定値ＲｆＴＥＭＵ以上又はＲｆＴＥＭＬ以下であるとそこでＣＰＵ７ａは第１電源回路４および第２電源回路５の駆動を停止して、制御動作を停止する（８５Ｂ，８６Ｂ）。そしてＲＡＭ７ｃの異常データテーブルに、検出温度が設定値ＲｆＴＥＭＵ以上であったときには過熱異常データを書込み、設定値ＲｆＴＥＭＬ以下であったときには、温度検出回路異常データを書込む（８７Ｂ）。
【０１１７】
その他の処理は、前述の第１実施例と同様である。この第２実施例では、第１電源回路４又は第２電源回路５に出力異常があったとき、もしくは、検出温度異常のときに、第１電源回路４および第２電源回路５の駆動が止められてプリンタコントローラ６０，メイン制御板５０および操作部２０への動作電圧が消えるので、ＤＳＰ７にはメインスイッチがオンであってリレー接片ＲＡ１を介してバッテリＢ１の電圧がＤＳＰ７に加わりＲＡＭ７ｃが電源異常データを保持するものの、該異常データを操作部２０に出力することが出来ない。
【０１１８】
したがって第２実施例の場合には、直流電源出力が途絶えると、プリンタ１００のカバーを取り外し、ＤＣ電源／ＡＣ制御板８０を見える状態にし、コネクタ７ｋからＭＰＵ５１のインターフェイス５４に接続したコネクタをはずして、代わりに、ＵＡＲＴによる通信機能を有したデータ通信機例えばパソコンのＵＡＲＴコネクタを結合して、揮発性メモリであるＲＡＭ７ｃの電源異常データを読み出す。異常内容をパソコンに読み出し、どの電源回路にて、出力電流が異常なのか、出力電圧が過電圧なのか、全く出力されないのか、もしくは過熱を検知し保護回路が動作したのかを確認することができる。これにより、異常箇所の特定作業を迅速に行うことができる。このようにして、直流電源装置に異常があった場合、異常内容が何なのかを簡単な方法で確認することができる。
【０１１９】
【発明の効果】
本発明によれば、給電回路(3)が電源電圧出力を開始したとき、全スイッチング電源回路が出力オフで制御手段(7a)の受電端子にスイッチング電源回路からは動作電圧が加わらなくても、バッテリ(B1)がスイッチ手段(RA1)を介して動作電圧を与えるので、制御手段(7a)が動作状態になって、スイッチング電源回路を起動することができる。
【０１２０】
スイッチング電源回路を起動した後では、制御手段(7a)がスイッチング電源回路の異常を検出しメモリ(7c)に書き込み、読み出し指示に応じて該メモリの異常内容を送出するので、電源装置(80)の外部でその異常内容を知ることが出来る。
【０１２１】
メインスイッチ(2)がオンであるときには、それによって給電されるスイッチング電源回路(4/5/D31,C31,CV31)が出力を停止しても、スイッチ手段(RA1)がバッテリ(B1)から制御手段(7a)への給電ラインを閉に維持し、制御手段(7a)はメモリ(7c)に対する異常データの書込みおよび読出しが可能であり、しかも外部との通信が可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施例の電源装置（８０）を装備したプリンタ１００を含む複合機能複写機の外観を示す正面図である。
【図２】 図１に示すプリンタ１００の電気系統の概要を示すブロック図である。
【図３】 図１に示す複写機の電気系統のシステム構成を示すブロック図である。
【図４】 図３に示すＤＣ電源／ＡＣ制御板８０上の電源回路の概要を示すブロック図である。
【図５】 （ａ）は図１に示す操作部２０の一部分の拡大平面図、（ｂ）は操作部２０の電気システムを示すブロック図である。
【図６】 図４に示す電源回路３〜６の回路構成を示す電気回路図である。
【図７】 図６に示すＤＳＰ７の電気システムを示すブロック図である。
【図８】 図７に示すＣＰＵ７ａの制御動作を示すフローチャートであり、（ａ）はメインルーチンを、（ｂ）および（ｃ）は割込み処理を示す。
【図９】 図７に示すＣＰＵ７ａの、Ａ／Ｄ変換器７ｉのＡ／Ｄ変換終了に応答する割込み処理を示すフローチャートである。
【図１０】 図９に示す「５Ｖ電圧制御」（３５）の内容を示すフローチャートである。
【図１１】 図９に示す「２４Ｖ電圧制御」（３６）の内容を示すフローチャートである。
【図１２】 図９に示す「５Ｖ２次側電流異常制御」（３７）の内容を示すフローチャートである。
【図１３】 図９に示す「２４Ｖ２次側電流異常制御」（３８）の内容を示すフローチャートである。
【図１４】 図９に示す「温度異常制御」（３９）の内容を示すフローチャートである。
【図１５】 本発明の第２実施例の「２４Ｖ電圧制御」（３６）の内容を示すフローチャートである。
【図１６】 本発明の第２実施例の「２４Ｖ２次側電流異常制御」（３８）の内容を示すフローチャートである。
【図１７】 本発明の第２実施例の「温度異常制御」（３９）の内容を示すフローチャートである。
【符号の説明】
１：ＡＣ電源 ２：メインスイッチ
２１ａ：電源キー ２１ｂ：モード切換えキー
２１ｃ：ＬＥＤ ２１ｄ：初期設定キー
２６ｆ：ＬＣＤ ２３，２４：操作キー群
２１ｅ，２１ｆ，２２：表示ＬＥＤ
【発明の属する技術分野】
本発明は、電源装置およびその異常検出と異常情報の管理ならびにそれらを用いる画像形成装置に関する。この画像形成装置の代表的なものは、複写機，プリンタあるいはファクシミリである。
【０００２】
【従来技術】
例えば、商用交流を入力し、整流平滑後の直流電圧を高周波数（例えば１００ＫＨｚ前後）でスイッチングして、トランスの１次巻線に印加して、トランスの2次巻線に誘起した電圧を整流して直流電圧を出力するスイッチング電源が、多くの電気機器に用いられている。この電源の出力電圧は、これを検出してスイッチングの比率すなわちＰＷＭパルスのデューティを制御することで、定電圧に安定化する。この制御を行う方法として、従来はアナログ回路によるスイッチングＯＮ／ＯＦＦ制御が行われていた。また、一般にスイッチング電源では、制御の最適化のため、入力電圧や負荷電流の変動に応じて、電源回路の動作モードを変更する場合がある。従来のアナログ方式では、動作モード切替えを行わせるにはハードウェアとしての制御回路を複数用意しなければならず、回路構成が著しく複雑になるという特徴があった。最近はこれをデジタル制御により、例えばデジタルシグナルプロセッサ（ＤＳＰ）を用いて行うことにより、解決している。
【０００３】
特開２０００−９２７４４号公報には、オプション側へ給電している２４Ｖ系統に異常が生じたことを検知すると、制御系電源系統５Ｖから補助的に生成している１０Ｖ電源を、オプション側に給電する電源装置が開示されている。
【０００４】
特開２０００−３３３４５９号公報には、駆動系に給電する電源回路と制御系に給電する電源回路を備え、省エネ条件が成立した時に、制御系電源回路より給電されるマイコンからの指示に応答して、駆動系への電源供給を遮断する手段を備えた電源装置が開示されている。駆動系電源回路の出力が過電流であることを検出すると、駆動系への電源供給を遮断し、過電流保護を行う。
【０００５】
特開２０００−１４１４４号公報に開示の、ＤＳＰによるＰＷＭ制御の電源装置では、トランス２次側の出力回路を流れる電流値を検出し、検出値が所定値を越えると、スイッチングを強制的に停止させるラッチ回路と、ＤＳＰが発生するＰＷＭパルスをスイッチングドライバに与える信号ラインに介挿したアンドゲートと、スイッチングがオフ状態に移行すると前記ラッチ回路をリセットするリセット回路とを備え、過電流検出信号でラッチ回路をセットして、そのセット時出力で、アンドゲートを閉じ、その後のＰＷＭパルスのスイッチオンレベルへの変化に同期してリセット回路が前記ラッチ回路をリセットする。この、トランス２次側の過電流に応答してトランス１次側のスイッチングをオフにする過電流保護は、ＰＷＭパルスの１周期内のスイッチングオン期間に行われるパルスバイパルスの過電流保護である。出力回路には、もう一組の電流検出回路と電圧検出回路があり、それらの検出信号が、ＰＷＭパルスの周期よりも長い制御周期でデジタル変換してＤＳＰに読み込まれ、ＰＷＭパルスのデューティの決定に参照される。
【０００６】
従来のアナログによる直流電源装置の異常の検出は、次の２つの方法が知られている。１つは電源出力部の異常をヒューズを用いて保護し、検出する方法であり、出力電圧回路毎、或いは供給先毎にヒューズを取り付け、ヒューズが破損した回路部位を確認することで、異常出力回路先、異常出力供給先、或いは異常回路部位の確認を行っていた。もう１つは、過電流，過電圧の検出と異常対応保護を電子遮断にて行い、出力電圧回路毎、或いは供給先毎にＬＥＤを取り付ける方法である。異常が発生した場合は電子遮断にて出力供給がストップしＬＥＤが消灯されるため、ＬＥＤ消灯された部位を確認することで異常先を判断していた。
【０００７】
上記２つの異常検出方法は、ヒューズを用いた場合は異常が発生するとヒューズが破損されるため、その度にヒューズを交換するというコストが発生していた。２つ目の方法は電子遮断式のため、異常原因が取り除かれれば、再出力が可能な方式でありヒューズ交換のようなコストが発生しないというメリットがある。しかしながら、どの部位に異常発生したかを確認することは出来るが、細かな異常内容を確認することが出来ず、異常内容がショートなどによる過電流なのか、過電圧なのか、またはショートにより電力が出力されないのか、電源回路の故障で出力が無いのか、または過熱検知による保護回路動作なのかを即時に知ることは困難であった。
【０００８】
例えば、図１に示す複写機には周辺装置を多数取り付けている。１つは排紙出力された紙を揃える機能を持ったフィニッシャー、大容量の白紙用紙をストックしておけるＬＣＴなどがある。これら周辺機器へも画像形成装置本体であるプリンタ１００の電源装置から電力を供給しているが、周辺機器をプリンタ１００にドッキングする際に、作業が悪いと、ハーネスが挟まれて銅線が剥き出しになりショートするという事故が発生することが考えられる。
【０００９】
ショートが発生した場合、電源装置側で過電流を検出して保護回路を動作させることで内部回路の保護が図られるが、どんな異常のために出力が停止されたのかを知ることは困難で、その原因を手作業で確認しなければならなかった。原因が手作業で確認出来ない場合には、電源装置の過電流保護回路，過電圧保護回路のどの部位が動作したのかを、たとえばユーザーのもとにオシロスコープを持ち込んで確認する等、特別な計測器を用いなければ分かりにくい場合もある。
【００１０】
本発明は、以上のような問題を改善することを目的とする。具体的には、異常内容を電源装置上のメモリに保存し、これをチエックすることにより異常内容の判別を可能にすることを第１の目的とし、このチェックを電源装置を装備する装置あるいは設備に備わった出力手段で可能にすることを第２の目的とし、それが不可でもパソコンもしくはＣＰＵまたはＭＰＵ内蔵の通信機器などの、データ通信機能がある機器を利用して、電源装置の外部からメモリのデータを読み出すことにより、オシロスコープなどを用いずとも異常内容を細かく確認可にすることを第３の目的とする。揮発性メモリにて異常内容の保持と出力を可能にすることを第４の目的とする。
【００１１】
【課題を解決するための手段】
（１）トランス(TR11,TR21)，該トランスの１次巻線にＰＷＭパルスに応答してスイッチング給電する１次側回路(DRIV11,21,FET11,21)，該トランスの２次巻線に発生する電圧を整流し負荷に給電する２次側回路(D11-C11,D21-C21,D31-CV31)、および、該２次側回路の出力を検出する出力検出手段((VSEN11,21,ISEN12,22)、を含む、複数のスイッチング電源回路；
前記トランスに電源電圧を与える給電回路(3)；
前記出力検出手段の検出信号を出力データに変換するＡ／Ｄ変換手段(7i)；
前記スイッチング電源回路の前記１次側回路に前記ＰＷＭパルスを出力するＰＷＭパルス発生器(7e)；
メモリ(7c)；
前記２次側回路の１つ(D31-CV31)から動作電圧を受ける受電端子(Vcc)に動作電圧が与えられると、設定時間周期(200μsec)で、各スイッチング電源回路の出力制御を順次に繰り返し実行し、各出力制御においては、スイッチング電源回路の前記出力検出手段の検出信号を前記Ａ／Ｄ変換手段で出力データに変換し、該出力データの異常の有無を判定し、異常なしと判定すると、該出力データに基づいてＰＷＭパルスを規定するデータを導出して前記ＰＷＭパルス発生器に与え、異常ありと判定したときは前記ＰＷＭパルス発生器によるＰＷＭパルス出力を停止し異常データを前記メモリに書込み、読み出し指示に応じて前記メモリの異常データを送出する制御手段(7a)；
該制御手段に動作電圧を与えるためのバッテリ(B1)；および、
前記給電回路(3)が電源電圧を出力するとき前記バッテリ(B1)を前記受電端子(Vcc)に接続するスイッチ手段(RA1)；
を備える電源装置。
【００１２】
なお、理解を容易にするためにカッコ内には、図面に示し後述する実施例の対応要素又は対応事項の記号を、参考までに付記した。以下も同様である。
【００１３】
これによれば、給電回路(3)が電源電圧出力を開始したとき、全スイッチング電源回路が出力オフで制御手段(7a)の受電端子にスイッチング電源回路からは動作電圧が加わらなくても、バッテリ(B1)がスイッチ手段(RA1)を介して動作電圧を与えるので、制御手段(7a)が動作状態になって、スイッチング電源回路を起動することができる。
【００１４】
スイッチング電源回路を起動した後では、制御手段(7a)がスイッチング電源回路の異常を検出しメモリ(7c)に書き込み、読み出し指示に応じて該メモリの異常内容を送出するので、電源装置(80)の外部でその異常内容を知ることが出来る。
【００１５】
メインスイッチ(2)がオンであるときには、それによって給電されるスイッチング電源回路(4/5/D31,C31,CV31)が出力を停止しても、スイッチ手段(RA1)がバッテリ(B1)から制御手段(7a)への給電ラインを閉に維持し、制御手段(7a)はメモリ(7c)に対する異常データの書込みおよび読出しが可能であり、しかも外部との通信が可能である。
【００１６】
【発明の実施の形態】
（２）前記出力検出手段((VSEN11,21,ISEN12,22)は、出力電圧検出手段および出力電流検出手段を含む；上記（１）に記載の電源装置。
【００１７】
（３）電源装置は、スイッチング電源回路の温度を検出する温度センサを備え；前記制御手段(7a)は、温度異常を判定すると温度異常データを前記メモリに書込む；上記（１）又は（２）に記載の電源装置。
【００１８】
温度異常をメモリ(7c)に書込むことで、電源温度が異常に大きくなったことを確認でき、例えば電源を冷やしている冷却ＦＡＮに異常が生じたことを確認できる。
【００１９】
（４）前記電源装置(80)は、前記メモリ(7c)の異常データを外部に送信する通信手段(7a,7j)および該通信手段に接続した、電源装置(80)の外の機器に接続した外部側コネクタを着脱しうる電源側コネクタ(7k)を含む、上記（１）乃至（３）のいずれか１つに記載の電源装置。
【００２０】
これによれば、電源装置(80)を組込んだ機器(100)のコントローラ(61,51)にコネクタを介して通信手段(7a,7j)を接続しておいて該機器(100)の操作部(20)よりオペレータ入力による電源異常データ出力の指示があると、コントローラ(61,51)が、デジタル信号処理装置(7)の制御手段(7a)に、操作部(20)への異常データ転送を指示し、これによりデジタル信号処理装置(7)のメモリ(7c)の異常データを操作部(20)に転送してそのディスプレイ(26f)に表示することができる。
【００２１】
電源装置(80)の異常によりコントローラ(61,51)および又は操作部(20)への給電が止まり表示することが不可能な場合には、オペレータは、デジタル信号処理装置(7)の通信コネクタ(7k)からコントローラ(61,51)のコネクタを外し、代わりにパソコンの通信コネクタを接続して、パソコンに異常データを転送して表示することができる。メインスイッチがオンであるときバッテリバックアップの電源回路(6)からデジタル信号処理装置(7)に給電する使用態様では、メインスイッチがオンであるときには、それによって給電される電源回路(4,5)が出力を停止しても、デジタル信号処理装置(7)への給電は継続し、デジタル信号処理装置(7)はメモリ(7c)に対する異常データの書込みおよび読出しが可能であり、しかも外部との通信が可能である。
【００２２】
（５）前記通信手段の通信機能はＵＡＲＴである；上記（４）に記載の電源装置。
【００２３】
通信手段が普及しているＵＡＲＴ(Universal Asynchronous Receiver Transmitter)であることにより、現在あるハードを用いて安価に、かつすでにあるソフトウェア資産を用いて少しの改良によりＵＡＲＴ機能を利用することができる。
【００２４】
（６）オペレータの指示を入力する手段(21〜24)，表示手段(26d,26f)および作像制御手段(61,51)を有し、画像信号に対応した顕像を用紙上に形成する顕像形成装置(100)；および、
前記顕像形成装置の高電力消費負荷および制御系回路に給電する、上記（４）又は（５）に記載の電源装置(80)；
を備える画像形成装置。
【００２５】
これによれば電源装置(80)上にメモリ(7c)を有することで、電源(80)が給電している負荷系統に異常が生じ、画像形成装置本体上のコントローラであるＣＰＵあるいはＭＰＵが動作できなくなった状態にても、電源(80)のデジタル制御部(7)の単独動作によりメモリ(7c)に異常内容を書き込むことができる。
【００２６】
電源装置(80)の制御手段(7a)が、通信手段よりの異常データ出力指示に応答して通信手段にメモリ(7c)の異常データを送出するので、例えば入力手段(21〜24)からの電源異常データ出力の指示に応答して作像制御手段(61,51)が、デジタル信号処理装置(7)の制御手段(7a)に、表示手段(26d,26f)への異常データ転送を指示し、これにより電源装置(80)のメモリ(7c)の異常データを制御手段(7a)が表示手段(26d,26f)に送出し、これにより異常データが表示手段(26d,26f)に表示される。オペレータは入力手段(21〜24)を操作して電源異常データを得ることができる。あるいは、通信手段にパソコンなどのデータ通信機を接続してデータ通信機にメモリ(7c)の異常データを取得することができる。
【００２７】
（７）前記電源装置(80)は、前記通信手段(7a,7j)に接続した、電源装置の外の機器に接続した外部側コネクタを着脱しうる電源側コネクタ(7k)を含み、この電源側コネクタに前記作像制御手段(61,51)側の通信ラインに接続したコネクタを接続したものであり；前記作像制御手段(61,51)は、前記オペレータの指示を入力する手段による異常データ出力指令に応答して前記コネクタ(7k)および通信手段(7a,7j)を介して前記電源装置(80)のメモリ(7c)の異常データを前記表示手段(26d,26f)に転送し表示する；上記（６）に記載の画像形成装置。
【００２８】
これによれば、オペレータ入力による電源異常データ出力の指示があると、作像制御手段(61,51)が、電源装置(80)の制御手段(7a)に、表示手段(26d,26f)への異常データ転送を指示し、これにより電源装置(80)のメモリ(7c)の異常データを表示手段(26d,26f)に転送して表示する。
【００２９】
電源装置(80)の異常により作像制御手段(61,51)および又は表示手段(26d,26f)への給電が止まり表示することが不可能な場合には、オペレータは、電源装置(80)の通信コネクタ(7k)から作像制御手段(61,51)のコネクタを外し、代わりにパソコンの通信コネクタを接続して、パソコンに異常データを転送して表示することができる。メインスイッチがオンであるときバッテリバックアップの電源回路(6)からデジタル信号処理装置(7)に給電する使用態様では、メインスイッチがオンであるときには、それによって給電されるスイッチング電源回路(4,5,D31,C31,CV31)が出力を停止しても、デジタル信号処理装置(7)への給電は継続し、デジタル信号処理装置(7)はメモリ(7c)に対する異常データの書込みおよび読出しが可能であり、しかも外部との通信が可能である。
【００３０】
本発明の他の目的および特徴は、図面を参照した以下の実施例の説明により明らかになろう。
【００３１】
【実施例】
−第１実施例−
図１に本発明の第１実施例の複合機能複写機の外観を示す。この複合機能複写機は、大略で、自動原稿送り装置〔ＡＤＦ〕３０と、操作部２０と、カラースキャナ１０と、カラープリンタ１００と、中継ユニット３２と、ステープラ及び作像された用紙を大量に積載可能なシフトトレイ付きのフィニッシャ３４と、両面反転ユニット３３と、給紙バンク３５と、大容量給紙トレイ３６及び１ビン排紙トレイ３１、の各ユニットで構成されている。
【００３２】
図２に、カラープリンタ１００の構成を示す。１０１はベルト状像担持体たる可撓性の感光体ベルトであり、感光体ベルト１０１は、回動ローラ１０２，３間に架設され、回動ローラ１０２の回転駆動により図中矢印Ａ方向（時計方向）に搬送される。図中１０４は、感光体ベルト１０１表面を均一に帯電する帯電チャージャ、図中１０５は、像書込みユニットであるレーザ露光装置である。また、図中１０６はカラー現像装置であり、１０６ａはマゼンタ、１０６ｂはシアン、１０６ｃはイエロー、１０６ｄは黒現像ユニットである。
【００３３】
更に、図中１０９は、像担持体かつ中間転写媒体たる中間転写ベルトであり、中間転写ベルト１０９は回動ローラ１１０−１１２に架設され、回動ローラ１１０の回転駆動により図中矢印Ｂ方向（反時計方向）に搬送される。感光体ベルト１０１と、中間転写ベルト１０９は、感光体ベルト１０１の無記号の回動ローラ部で接触している。該接触部の中間転写ベルト１０９側には、導電性を有するバイアスローラ１１３が、中間転写ベルト１１０裏面に所定の条件で接触している。
【００３４】
感光体ベルト１０１は帯電チャージャ１０４により一様に帯電された後、レーザ露光装置１０５による、画像記録信号で変調されたレーザ光の走査により、露光される。これにより感光体ベルト１０１上に静電潜像が形成される。ここで、レーザ光を変調する画像記録信号は、所望のフルカラー画像をマゼンタ，シアン，イエロー、及び黒（Ｂｋ）の色情報に分解した、各色（単色）宛てのものであり、１色宛ての静電潜像の形成と、現像装置１０６ａ−１０６ｄの中の該色宛のものによる現像が、色数分（例えばマゼンタ，シアン，イエロー、及び黒、計４回）繰返される。現像により現われた顕像（トナー像）は、それぞれ中間転写ベルト９に重ね合わせ転写される。
【００３５】
即ち、図中矢印Ａ方向に回転する感光体ベルト１上に形成される各単色画像（トナー像）は、感光体ベルト１０１と同期して図中矢印Ｂ方向に回転する中間転写ベルト１０９上に、マゼンタ，シアン，イエロー、及び黒の単色毎に、バイアスローラ１１３に印加された所定の転写バイアスにより順次重ね転写される。中間転写ベルト１０９上に重ね合わされたマゼンタ，シアン，イエロー、及び黒の画像は、給紙台１１６の給紙カセット１１６ａから給紙ローラ１１７，搬送ローラ対１１８ａ，１１８ｂ、レジストローラ対１１９ａ，１１９ｂを経て転写ローラ１１４へ搬送された転写紙上に一括転写される。転写終了後、転写紙上のトナー像は定着装置１２０により転写紙に定着（加熱圧着）される。これによりフルカラー画像が完成し、転写紙は、排紙ローラ対１２１ａ，１２１ｂを経て排紙スタック部１２２に排出される。
【００３６】
なお、図中１０７は、感光体ベルト１０１に常時当接し、感光体ベルト１０１上のトナーを拭い取るクリーニングブレード、図中１１５は、中間転写ベルト１０９のクリーニング装置で、該クリーニング装置１１５のクリーニングブラシ１１５ａは、画像形成動作中には中間転写ベルト１１０表面から離間した位置に保持され、形成像が上述の転写紙上に転写された後に中間転写ベルト１１０表面に当接される。
【００３７】
また、感光体ベルト１０１，帯電チャージャ１０４，中間転写ベルト１０９，クリーニング装置１０７，１１５は、プロセスカートリッジに一体的に組付けられてユニット化されている。
【００３８】
１０８が、感光体ベルト１０１上のトナー付着量を検出するためのトナー付着量センサである。今回使用したトナー付着量センサ１０８は、発光部が赤外発光ダイオード、拡散反射光受光部がフォトダイオードの、フォトダイオードの受光量に応じたレベルの電圧Ｖｓ即ち検出信号を発生し出力するもの、即ち、拡散反射光光量を測定するトナー濃度センサ、である。
【００３９】
定着装置１２０の定着ローラの内部には、定着ヒータ（ハロゲンランプ）１２３Ｃがあり、この定着ヒータ１２３Ｃに、定着通電回路８５（図４）が通電し、これにより定着ヒータ１２３Ｃが発熱し且つ赤外線を発生して、定着ローラを加熱する。
【００４０】
図３に、図１に示す複写機の電気系システムの概要を示す。複写機メカ制御部すなわち画像読取りおよび画像形成プロセス制御の主要部に、メイン制御板５０上の１つのＭＰＵ５１と、スキャナ制御板１１上の１つのＣＰＵ１２が用いられている。ＭＰＵ５１は作像シーケンスおよび定着制御とシステム関係の制御を、ＣＰＵ１２はスキャナ関係の制御をそれぞれ行う。ＭＰＵ５１とＣＰＵ１２とは、画像データインターフェース及びシリアルインターフエースによって接続されている。
【００４１】
また、図３において、２０は操作部、７０は入出力電気回路を搭載したＩ／Ｏ制御板、９２は画像露光用のレーザ光を制御するＬＤ制御板、４１は給紙制御板、１３はＣＣＤを搭載する読み取り制御板、９０はマザーボードである。
【００４２】
６０は、パソコン，ワープロなどホストのドキュメントを印刷するプリンタ機能及びコピー，ファクシミリ，プリンタの複合動作モードを制御するためのプリンタコントローラ（ボード）である。９１は、複合機能を実現するためのアプリケーション拡張ユニットで、ＦＡＸ機能を搭載したファクシミリ制御ユニットである。８０はＤＣ電源／ＡＣ制御板である。
【００４３】
図４に、電源装置であるＤＣ電源／ＡＣ制御板８０から、ファクシミリ制御ユニット９１，定着ヒータ１２３Ｃ，Ｉ／Ｏ制御板（入出力インターフエイス）７０，メイン制御板（メインコントローラ）５０，マザーボード９０及びプリンタコントローラ６０への給電系統の概要、ならびに、プリンタコントローラ６０の概要を示す。
【００４４】
図４を参照すると、画像形成プロセスを制御するメイン制御板５０には、ＭＰＵ５１、ＣＰＵ周辺ＡＳＩＣ(Application Specific IC)５４、画像処理ＡＳＩＣ５３、およびプリンタコントローラ６０とのインタフェース機能および画像データの圧縮伸張機能を有したＩ／Ｆ（インターフェイス）５２がある。
【００４５】
システムの制御を司るプリンタコントローラ６０には、複合機能を実現するためのＭＰＵ６１とメイン制御板５０とのインタフェースと操作部との通信機能およびメモリの制御機能を有した周辺ＡＳＩＣ６４およびその他がある。
【００４６】
原稿を光学的に読み取る原稿スキャナ１０は、読み取りユニットにて、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子に集光する。受光素子（ＣＣＤ）は、センサー・ボード・ユニット（ＳＢＵ）１３にあり、ＣＣＤに於いて電気信号に変換された画像信号は、ＳＢＵ１３上でディジタル信号すなわち読取った画像デ−タに変換された後、ＳＢＵ１３から、メイン制御板５０上の画像処理ＡＳＩＣ５３に出力される。
【００４７】
ＳＢＵ１３からの読取り画像デ−タは、画像処理ＡＳＩＣ５３に転送され、画像処理ＡＳＩＣ５３が、光学系及びディジタル信号への量子化に伴う信号劣化（スキャナ系の信号劣化：スキャナ特性による読取り画像デ−タの歪）を補正し、該画像デ−タをプリンタコントローラ６０に転送して画像メモリＭＥＭ６５に書込む。又は、プリンタ出力のための処理を施してプリンタ１００のＬＤ制御板９２に与える。
【００４８】
すなわち、画像処理ＡＳＩＣ５３には、読取り画像デ−タを画像メモリＭＥＭ６５に蓄積して再利用するジョブと、メモリＭＥＭ６５に蓄積しないでＬＤ制御板９２上のビデオ・データ制御（ＶＤＣ）に出力してレ−ザプリンタ機能で作像出力するジョブとがある。ＭＥＭ６５に蓄積する例としては、１枚の原稿を複数枚複写する場合、スキャナ１０を１回だけ動作させ、読取り画像デ−タをＭＥＭ６５に蓄積し、蓄積データを複数回読み出す使い方がある。ＭＥＭ６５を使わない例としては、１枚の原稿を１枚だけ複写する場合、読取り画像デ−タをそのままプリンタ出力用に処理すれば良いので、ＭＥＭ６５への書込みを行う必要はない。
【００４９】
まず、メモリＭＥＭ６５を使わない場合、画像処理ＡＳＩＣ５３は、読取り画像データに画像読取り補正を施してから、面積階調に変換するための画質処理を行う。画質処理後の画像データはＬＤ制御板９２上のＶＤＣ（ビデオデータコントローラ）に転送する。面積階調に変化された信号に対し、ドット配置に関する後処理及びドットを再現するためのパルス制御をＶＤＣで行い、レ−ザプリンタ機能によって転写紙上に再生画像を形成する。
【００５０】
メモリＭＥＭ６５に蓄積し、それからの読み出し時に付加的な処理、例えば画像方向の回転，画像の合成等を行う場合は、画像読取り補正を施した画像データは、プリンタコントローラ６０の、画像メモリアクセス制御機能がある周辺ＡＳＩＣ６４に送られる。ここではＭＰＵ６１の、フラッシュＥＥＰＲＯＭに格納された動作プログラムに従った制御によって、画像データとメモリモジュ−ルＭＥＭ６５のアクセス制御，外部パソコンＰＣのプリント用データの展開（文字コ−ド／キャラクタビット変換），メモリー有効活用のための画像データの圧縮／伸張を行う。周辺ＡＳＩＣ６４へ送られたデータは、データ圧縮後ＭＥＭ６５へ蓄積し、蓄積データを必要に応じて読み出す。読み出しデータは伸張し、本来の画像データに戻し周辺ＡＳＩＣ６４から画像処理ＡＳＩＣ５３へ戻される。
【００５１】
画像処理ＡＳＩＣ５３へ戻されると、そこで画質処理を、そしてＬＣＤ制御板９２上のＶＤＣでのパルス制御を行い、レーザプリンタ機能によって転写紙上に顕像（トナ−像）を形成する。
【００５２】
複合機能の１つであるＦＡＸ送信機能は、原稿スキャナ１０の読取り画像データを画像処理ＡＳＩＣ５３にて画像読取り補正を施し、ＦＡＸ制御ユニット（ＦＣＵ）９１へ転送する。ＦＣＵ９１にて公衆回線通信網へのデータ変換を行い、該通信網へＦＡＸデータとして送信する。ＦＡＸ受信は、通信網からの回線データをＦＣＵ９１にて画像データへ変換し、画像処理ＡＳＩＣ５３へ転送される。この場合特別な画質処理は行わず、ＬＣＤ制御板９２上のＶＤＣにおいてドット再配置及びパルス制御を行い、レーザプリンタ機能によって転写紙上に顕像を形成する。
【００５３】
メイン制御板５０のＭＰＵ５１は、画像データの流れを制御し、システムコントローラ６０のＭＰＵ６１はシステム全体を制御し、各リソースの起動を管理する。このデジタル複合機能複写機の機能選択は、操作部２０にて選択入力し、コピー機能，ＦＡＸ機能等の処理内容を設定する。
【００５４】
プリンタコントローラ６０の電源は、休止モード時でも通電状態にある＋５ＶＥが、ＤＣ電源／ＡＣ制御板８０上の第２電源回路５から供給される。メイン制御板５０には、休止モード時にスイッチ８４によって通電がオフされる＋５Ｖが第２電源回路５から供給される。Ｉ／Ｏ制御板７０には、同じく休止モード時に通電がオフされる＋５Ｖと＋２４Ｖがそれぞれ第２電源回路５および第２電源回路４から供給される。
【００５５】
第１電源回路４，第２電源回路５および定着通電回路８５を搭載したＤＣ電源／ＡＣ制御板８０には、ユーザーがオン/オフするメインスイッチ２を介して、外部のＡＣ電源１例えば商用交流が給電される。定着通電回路８５には外部からのＡＣ電圧が与えられる。
【００５６】
直流変換回路３が、外部からのＡＣ電圧を直流電圧に整流および平滑化する。直流電圧が第１電源回路４および第２電源回路５に印加される。これらの回路４および５は、それぞれ５Ｖ（制御系電圧）出力用のＤＣ／ＤＣコンバータおよび２４Ｖ（モータ，ソレノイド，リレーなどの駆動電圧）出力用のＤＣ／ＤＣコンバータを含む。ＤＣ電源／ＡＣ制御板８０には、これらＤＣ／ＤＣコンバータ回路４，５を制御するＤＳＰ（Digital Signal Processor）であるデジタル制御部７（以下ＤＳＰ７という）および起動電源回路６がある。
【００５７】
第１電源回路４および第２電源回路５はいずれも、スイッチングレギュレータ，その出力を一次巻線に受ける変圧器，その２次巻線の電圧を整流平滑する回路およびその出力をＤＳＰ７にフィードバックする出力回路を含み、入力ＤＣは、直流変換回路３が出力するＤＣである。
【００５８】
第２電源回路５の＋５ＶＥ（＋５Ｖの電圧）の出力ラインにスイッチ８４が介挿されている。このスイッチ８４のオン／オフを行うための制御信号がプリンタコントローラ６０からスイッチ８４に与えられる。省エネのための休止モードに移行するとき、プリンタコントローラ６０はこの制御信号でスイッチ８４をオフにし、ＤＳＰ７に第１電源回路４の出力停止指示を与えて、回路４のＤＣ出力動作を停止させる。
【００５９】
定着制御８５の目標温度を、トナー像を転写した転写紙の定着処理に定められた定着動作温度として定着ローラの温度をそれに維持する、コピースタートあるいはプリントコマンドに応答して実質上遅れ時間無く画像形成を開始することが出来るスタンバイモード（作動モード）、及び、電力消費を低くするために目標温度を定着動作温度の８０％とし他はスタンバイモードと同様な状態であって操作入力があるとスタンバイモードへの復帰が直ちに行える低電力モード、ではプリンタコントローラ６０は上記制御信号でスイッチ８４をオンにし、かつ、ＤＳＰ７に第１電源回路４の出力指示を与えて、回路４にＤＣ出力動作をさせる。
【００６０】
すなわち、省エネルギーのための休止モードではスイッチ８４がオフかつ第１電源回路４がオフ（出力停止）で、プリンタコントローラ６０，操作部２０，圧板開閉検知の、複写機使用の可能性を伺わせるオペータの行為又はパソコンＰＣのプリントコマンドを検知するに最小限の電気素子又は回路に＋５ＶＥが継続して印加される。プリンタコントローラ６０においては、該検知を待ちそれに応答してスイッチ８４をオンにする回路ならびに不揮発保持が必要とされるデータを格納するメモリに＋５ＶＥが継続して印加される。
【００６１】
なお、低電力モード時は、全てに電源が供給されており、定着ヒータ１２３Ｃの設定温度のみを下げている。この実施例では、定着通電回路８５は、トライアックを用いる位相制御により定着ヒータ１２３Ｃに交流通電する交流回路である。なお、トライアックとＡＣ入力の間に、直流電源６の＋２４Ｖ出力でオンに駆動されるヒータ電源リレーがあり、第１電源回路４が＋２４Ｖを発生すると該ヒータ電源リレーがオンしてトライアックがＡＣ入力に接続される。第１電源回路４が＋２４Ｖの出力を停止すると、ヒータ電源リレーがオフして、トライアックがＡＣ入力から遮断される。メイン制御板５０のＭＰＵ５１が、定着ローラの温度（定着温度）が目標温度になるように、トライアックの導通位相を制御する。
【００６２】
操作部２０からのキーインデータの解析や表示の制御は、プリンタコントローラ６０のＭＰＵ６１が制御を行い、操作部２０とのインターフェイスは周辺ＡＳＩＣ６４が受け持っている。周辺ＡＳＩＣ６４と操作部２０とは、この実施例では、マザーボード９０とメイン制御板５０およびスキャナ制御板１１を経由して接続されている。プリンタコントローラ６０には、操作部２０と同様にマザーボード９０とメイン制御板５０およびスキャナ制御板１１を経由して圧板開閉検知（図示略）が接続されている。
【００６３】
圧板開閉検知は、ＡＤＦ３０がスキャナに接続されている時には、ＡＤＦ３０の開閉を検出する検知スイッチであり、ＡＤＦ３０の装着が無い時には、原稿押さえ用の圧板の開閉を検出する検知スイッチである。いずれにしても圧板開閉検知は、ＡＤＦ又は原稿押さえ用の圧板が開放状態かどうかを示す信号を発生し、これが、画像処理動作状態，スタンバイモード，低電力モード及び休止モードのいずれの時でも、スキャナ制御板１０，メイン制御板５０及びマザーボード９０を介して、プリンタコントローラ６０の周辺ＡＳＩＣ６４に与えられ、ＭＰＵ６１がこの信号を読み取る。開放状態かどうかを示す信号を表すための電源（＋５ＶＥ）および操作部２０の入力キーのオンを検出して検出信号を発生するための電源（＋５ＶＥ）は、マザーボード９０，メイン制御板５０及びスキャナ制御板１０を介して、プロセスコントローラ６０から、開閉検知スイッチおよび操作部２０に与える。
【００６４】
なお、ＡＤＦ３０を装備する場合、それはスキャナ制御板１１に接続される。ＡＤＦ３０の原稿台に原稿があるか否を検出する原稿センサの検出信号も、スキャナ制御板１１，メイン制御板５０及びマザーボード９０を介して、プリンタコントローラ６０の周辺ＡＳＩＣ６４に与えられ、ＭＰＵ６１がこの信号を読み取る。原稿センサが原稿の有無をあらわす検出信号を発生するための電源（＋５ＶＥ）も、マザーボード９０，メイン制御板５０及びスキャナ制御板１０を介してて、プロセスコントローラ６０から、原稿センサに与える。
【００６５】
ファクシミリ制御ユニットＦＣＵ９１は、ＦＣＵ９１にて公衆回線通信網ＰＮへのデータ変換を行い、ＰＮへＦＡＸデータとして送信する。ＦＡＸ受信は、ＰＮからの回線データをＦＣＵ９１にて画像データへ変換し、ＡＳＩＣ６４を経由して、ＡＳＩＣ５３に直接に、又は一旦ＭＥＭ６５に蓄積してから、受信終了または蓄積量が限度に達したときに、ＡＳＩＣ６４を経由して、ＡＳＩＣ５３に転送される。この場合特別な画質処理は行わず、プリンタ１００においてドット再配置及びパルス制御を行い、プリンタ１００の作像ユニットに於いて転写紙上に顕像を形成する。
【００６６】
図５の（ａ）に、操作部２０の上面を拡大して示し、図５の（ｂ）には、操作部２０の回路ブロックを示す。操作部２０は、ケース，液晶表示装置（ＬＣＤ）２６ｆ，操作キー群２１ａ，２１ｂ，２１ｄ，２３，２４，表示ＬＥＤ（発光ダイオード）２１ｅ，２１ｆ，２２等によって構成されている。
【００６７】
電源キー２１ａは、省エネモード（休止モード）から作動モードに、またその逆への切換えを指示するための操作キーである。省エネモードが設定されている時には作動モードであることを表すための表示ＬＥＤ２１ｅは非点灯である。この状態で電源キー２１ａが一回押されると、省エネモードから作動モードに切換り、作動モード表示ＬＥＤ２１ｅが点灯する。作動モードであるときに電源キー２１ａが一回押されると、作動モードから省エネモードに切換り、作動モード表示ＬＥＤ２１ｅが消灯する。表示ＬＥＤ２１ｆは、複写機のコンセントが商用交流電源ラインに接続され、しかも複写機のおおもとの電源スイッチ１が閉の間は常時点灯している。つまり、複写機のおおもとの電源がオンであると、省エネモードか作動モードかに係わらず、表示ＬＥＤ２１ｆは点灯している。
【００６８】
図５の（ｂ）に、操作部２０の電気制御系を示す。この制御系の主体は、プリンタコントローラ６０のＭＰＵ６１とコミュニケーションし、操作部２０の入力を読取り、ボード上の表示を制御するＣＰＵ２５，このＣＰＵ２５の制御プログラムが格納されているＲＯＭ２６ｂ，制御時にデータの一時格納等を行うためのＲＡＭ２６ｃ，ＬＣＤ（表示パネル）２６ｆの描画データを格納するＶＲＡＭ２６ｅ，このＶＲＡＭ２６ｅに接続されＬＣＤ２６ｆの描画タイミング制御等を行う液晶表示コントローラ（ＬＣＤＣ）２６ｄ等がある。ＬＣＤＣ２６ｄには、ＣＦＬの光源をバックライト２７ｂとして有するＬＣＤ２６ｆが接続される。ＣＰＵ２５には更に、ＣＦＬバックライト２７ｂを駆動するインバータ２７ａ，操作キー群２１ａ，２１ｂ，２１ｄ，２３，２４のキーマトリクス２８ａ，表示ＬＥＤ２１ｅ，２１ｆ，２２のＬＥＤマトリクス２８ｃおよびそれらのＬＥＤを駆動するＬＥＤ駆動装置２８ｂ等が接続されている。また、ＣＰＵ２５が接続されたデータバスには、画像処理モード記憶用の不揮発性ＲＡＭ（ＮＶＲＡＭ）２６ａが接続されている。
【００６９】
図６に、直流変換回路３，第１電源回路４，第２電源回路５および起動電源回路６の概要を示す。１００Ｖ商用交流電圧が交流入力端子ＩＮ１，ＩＮ２から直流変換回路３に印加される。直流変換回路３には、１００Ｖ商用交流ラインの高周波ノイズが回路３以降の電気回路に入るのを遮断し、しかも該電気回路が発生する高周波ノイズが商用交流ラインに漏出するのを防ぐ入力フィルタがある。交流電圧はこの入力フィルタを通して、全波整流ダイオードブリッジＤＢ１と平滑コンデンサＣ１で構成される整流平滑回路に印加される。
【００７０】
また、交流電圧は抵抗Ｒ１とリレーＲＡ１からなる起動回路にも加わる。交流電圧が加わると、リレーＲＡ１の、ＤＳＰ７の電圧入力端子Ｖｃｃと、バッテリＢ１に接続したダイオードＤ３２との間の、リレー接点が閉じ、これによりＤＳＰ７が起動して、第１電源回路４のドライバＤＲＩＶＥ１１に第１ＰＷＭパルスを出力し、第２電源回路５のドライバＤＲＩＶＥ２１に第２ＰＷＭパルスを出力する。これにより、第１電源回路４および第２電源回路５が動作状態になり、それぞれ、２４Ｖ程度および５Ｖ程度の電圧を発生する。
【００７１】
直流変換回路３が変換した直流電圧は、第１電源回路４および第２電源回路５のトランスＴＲ１１およびＴＲ２１の１次巻線に印加される。スイッチング素子であるＦＥＴ１１およびＦＥＴ２１がオンになると、直流変換回路３から、各１次巻線，各スイッチング素子ならびに各電流値検出回路ＩＳＥＮ１１およびＩＳＥＮ２１を介して、１次側グランドに電流が流れる。
【００７２】
１次側の各電流値検出回路ＩＳＥＮ１１およびＩＳＥＮ２１は、それぞれに宛てられた閾値よりも各スイッチング素子に流れる電流値の方が大きいと、過電流であることを示す低レベルＬの電流検出信号を、それぞれＤＳＰ７の割り込み入力端Ｉint１およびＩint２に与える。各スイッチング素子に流れる電流値が閾値未満の間は、該電流検出信号を、正常を示す高レベルＨに維持している。
【００７３】
第１電源回路４のドライブ回路ＤＲＩＶ１１は、ＤＳＰ７のスイッチングＯＮ／ＯＦＦ信号である第１のＰＷＭパルスを出力するＰＷＭ出力ポートＰＷＭ１１につながっている。ＤＲＩＶ１１，トランスＴＲ１１およびスイッチング素子ＦＥＴ１１によって、１次側スイッチ回路が構成され、直流変換回路３の出力電圧をＰＷＭパルスに応答したスイッチングによりチョッピングして、トランスＴＲ１１の１次巻線にパルス通電する。
【００７４】
トランスＴＲ１１の２次側には、２次巻線に誘起したパルス状電圧を直流に変換して出力する出力回路がある。出力回路は、ダイオードＤ１１，Ｄ１２、チョークコイルＣＨ１１、２次側の過電流を検出する２次側過電流検出回路ＩＳＥＮ１２、出力電圧検出回路ＶＳＥＮ１１および平滑コンデンサＣ１１により構成される。
【００７５】
２次側過電流検出回路ＩＳＥＮ１２は、第１電源回路４の出力回路に流れる電流を、その大小に応じた電圧（２次電流検出信号）に変換して出力するよう構成され、ＩＳＥＮ１２から出力された電圧（２次電流検出信号）は、ＤＳＰ７のＡ／Ｄ変換入力ポートＩｆ１１に印加する。
【００７６】
出力電圧検出回路ＶＳＥＮ１１は、第１電源回路４の出力電圧Ｖout１１（２４Ｖ）の電圧に比例する電圧を、ＤＳＰ７のＡ／Ｄ変換入力ポートＶｆ１１に印加する。
【００７７】
また、第２電源回路５のトランスＴＲ２１の２次側の出力回路も第１電源回路４のものと同様な構成であるが、更に、ＤＳＰ７に給電するための起動電源回路６を結合している。この回路６は、トランスＴＲ２１の３次巻線に接続したダイオードＤ３１とコンデンサＣ３１および定電圧回路ＣＶ３１ならびに逆流防止のダイオードＤ３３で構成している。ＤＳＰ７の電源端子ＶｃｃとＧＮＤ間には、バッテリーＢ１とダイオードＤ３２、更に、起動用回路のリレーＲＡ１により閉駆動されるリレー接片で開閉される接点、の直列回路が接続している。
【００７８】
図７に、ＤＳＰ７の構成を示す。この例では、イベントマネジャをＰＷＭパルス発生器７ｅに用いている。これには、複数のＰＷＭパルス出力ポートがあり、ＣＰＵ７ａが、各出力ポート宛ての、ＰＷＭパルスおよびパルスデューティを規定するデータを、ＰＷＭパルス発生器７ｅ内のパルス生成制御用のレジスタにロードする。このロードがあるとＰＷＭパルス発生器７ｅは、レジスタのデータで規定されるＰＷＭパルスを発生して、ＰＷＭパルス出力ポートから出力する。この実施例では、２つのＰＷＭパルス出力ポートＰＷＭ１１およびＰＷＭ２１から、スイッチングドライバＤＲＩＶＥ１１およびＤＲＩＶＥ２１に、各ＰＷＭパルスを出力する。各ＰＷＭパルスの周期およびデューティを規定するデータは、ＣＰＵ７ａがパルス発生器７ｅに設定する。
【００７９】
ＤＳＰ７内のＡ／Ｄ変換器７ｈには、第１電源回路４の出力電流（Ｉｆ１１），出力電圧（Ｖｆ１１）および回路温度（ＴＥＭ）をあらわすフィードバック信号と、第２電源回路５の出力電流（Ｉｆ２１）および出力電圧（Ｖｆ２１）を表すフィードバック信号が、印加される。Ａ／Ｄ変換器７ｈは、インターフエイス７ｇを介したＣＰＵ７ａの制御（指示）のもとに、指定された入力チャンネルに加わっているフィードバック信号をデジタルデータに変換して、自身の出力レジスタにラッチし、変換完了信号を発生する。
【００８０】
ＣＰＵ７ａはこの変換完了信号に応答して、フィードバックデジタルデータ（Ａ／Ｄ変換データ）を読み込んで、電源回路の出力電圧を設定電圧（２４Ｖ，５Ｖ）とするためのＰＷＭパルスデューティの演算と、それを規定するデータの、パルス発生器７ｅへの書込み、もしくは、電源回路の出力電流の異常検出又は第１電源回路４の過熱異常検出を行う。
【００８１】
ＣＰＵ７ａの、上述の動作或いは処理を行うプログラムは、ＥＥＰＲＯＭ７ｂに書きこまれている。ＲＡＭ７ｃは、データの一時的な保持或いは保存に用いられる。
【００８２】
再度図６を参照する。商用交流電圧がオンになると、すなわちＩＮ１，ＩＮ２から入力すると、ダイオードブリッジＤＢ１で整流された直流電圧により、抵抗Ｒ１を介して起動回路のリレーＲＡ１に電流が流れ、バッテリＢ１の電圧をＤＳＰ７の電源電圧入力端Ｖccに印加するための接点ＲＡ１がオンする。これにより、ＤＳＰ７に動作電圧が供給され、ＤＳＰ７が起動し、ＣＰＵ７ａが、ＥＥＰＲＯＭ７ｂのプログラムにしたがって、図８の（ａ）に示す制御動作を行う。
【００８３】
すなわち、図８の（ａ）を参照するとＣＰＵ７ａは、それに動作電圧が加わると、その内外のレジスタおよび入出力ポートを待機状態とし（初期化：ステツプ１）、そしてパルス発生器７ｅに与えるＰＷＭパルス（の周期およびデューティ）を規定するデータを格納する出力レジスタであるＰＷＭレジスタに、初期値（ＰＷＭパルス周期，２４Ｖ出力のためのデューティを規定する第１基準値、および、５Ｖ出力のためのデューティを規定する第２基準値）を書込む（ステツプ２）。これらのデータは、ＥＥＰＲＯＭ７ｂの、ＣＰＵ動作プログラム上に書き込まれている。なお、以下においてカッコ内にステップ番号又は記号を記入する時には、ステップという語を省略して、ステップ番号又は記号のみを記入する。
【００８４】
次にＣＰＵ７ａは、パルス発生器７ｅの割込みレジスタをリセットして、パルス発生器７ｅのＰＷＭパルス生成制御用のレジスタに、ＰＷＭレジスタのデータを書き込む（３）。パルス発生器７ｅはこの書込みがあつたデータに基づいたＰＷＭパルスの生成（出力）を開始する。なお、パルス発生器７ｅの割込み信号ラインＰＤＰＩＮＴのレベルがＬになるとパルス発生器７ｅがそのＰＷＭパルス出力ポートをハイインピーダンス（出力回路遮断）にしこれによりＦＥＴ（１１／２１）がオフになり、パルス発生器７ｅがその内部の出力禁止フラグを、禁止を表す１とし、この１がある間はハイインピーダンスを継続するが、パルス発生器７ｅの割込みレジスタをリセットするとは、この出力禁止フラグの１をクリアして、禁止解除を表す０にする事を意味する。
【００８５】
次にＣＰＵ７ａは、２００μｓｅｃ時限のプログラムタイマをスタートして（４）、そのタイムオーバに応答するタイマ割込みを許可する（５）。ＣＰＵ７ａは更に、パルス発生器７ｅの割込み信号ラインＰＤＰＩＮＴのレベルＨからＬへの変化に応答する外部割込みを許可する（６）。
【００８６】
そして、割込みの発生を待ち、その間ＭＰＵ５１（ＵＡＲＴコネクタ７ｋ）から、休止モードへの移行のための第１電源回路４のオフ指示，作動モードへの復帰のための第１電源回路４のオン指示あるいはデータ転送指示が到来するのを待つ（７，９，１１）。第１電源回路４のオフ指示が到来するとＣＰＵ７ａはレジスタＦＲ２４Ｖにこれをあらわす「１」を書込み（８）、第１電源回路４のオン指示が到来するとＣＰＵ７ａはレジスタＦＲ２４Ｖにこれをあらわす「０」を書込む（１０）。データ転送指示が到来すると、ＣＰＵ７ａはＲＡＭ７ｃの異常データテーブル（ＲＡＭ７ｃ上の１領域）のデータを、ＭＰＵ５１（ＵＡＲＴコネクタ７ｋ）にＵＡＲＴ通信で送出する（１２）。
【００８７】
なお、作動モードから休止モードへの移行条件が成立するとプリンタコントローラ６０のＭＰＵ６１がメイン制御板５０上のＭＰＵ５１に、第１電源回路４のオフ指示を与え、ＭＰＵ５１がこれをＤＳＰ７のＣＰＵ７ａに転送した後に、スイッチ８４をオフにする。休止モードから作動モードへの移行条件が成立するとプリンタコントローラ６０のＭＰＵ６１がスイッチ８４をオンにして、これによってメイン制御板５０上のＭＰＵ５１が起動してからそれに、第１電源回路４のオン指示を与え、ＭＰＵ５１がこれをＤＳＰ７のＣＰＵ７ａに転送する。
【００８８】
操作部２０のキー入力により、電源回路の異常情報の出力が指示されるとプリンタコントローラ６０のＭＰＵ６１は、操作部２０のＣＰＵ２５に、データ受信とＬＣＤ２６ｆへの表示を指示し、そしてメイン制御板５０上のＭＰＵ５１に、ＲＡＭ７ｃの異常データテーブルの、操作部２０（のＲＡＭ２６ｃ）への転送を指示する。これに応答してＭＰＵ５１は、ＲＡＭ７ｃの異常データテーブルのデータをＵＡＲＴ通信で操作部２０（ＵＡＲＴコネクタ７ｋ）に送出する。このデータ転送が成功したときには、操作部２０のＬＣＤ２６ｆに、ＲＡＭ７ｃの異常データテーブルにあったデータが表示される。
【００８９】
次に図８の（ｂ）を参照する。前述のようにＣＰＵ７ｃが割込みを許可（５，６）した後、２００μｓｅｃタイマがタイムオーバするとＣＰＵ７ａは、図８の（ｂ）に示すタイマ割り込み（ＴＩＩ）に進んで、２００μｓｅｃタイマを再スタートし（２１）、Ａ／Ｄ変換器７ｈの、入力電圧チャンネルを、Ｎｏ．０に設定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（２２）、Ａ／Ｄ変換の完了に応答する割込みを許可する（２３）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．０のアナログ信号すなわち第２電源回路５の出力電圧をあらわすフィードバック信号（Ｖｆ２１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進む。
【００９０】
図９に示す割込み（ＡＤ１）でＣＰＵ７ａは、いま終えたＡ／Ｄ変換の入力ポート（チャンネル）に対応して（３１−３４）、それがＮｏ．０であったときには「５Ｖ電圧制御」（３５）を、Ｎｏ．１であったときには「２４Ｖ電圧制御」（３６）を、Ｎｏ．２であったときには「５Ｖ２次側電流異常制御」（３７）を、Ｎｏ．３であったときには「２４Ｖ２次側電流異常制御」（３８）を、Ｎｏ．４であったときには「温度異常制御」（３８）を、実行する。
【００９１】
図１０に、「５Ｖ電圧制御」（３５）の内容を示す。これに進むとＣＰＵ７ａは、Ａ／Ｄ変換器７ｈが変換したデータ（第２電源回路５の出力電圧データ）を、レジスタＶｆ２１に読み込んで（４１）、それが設定値Ｒｆ５ＶＵ以上（過電圧異常）であるか、あるいは設定値Ｒｆ５ＶＬ以下（低電圧異常）であるか、をチェックする（４２ａ，４２ｂ）。設定値Ｒｆ５ＶＵ未満かつＲｆ５ＶＬ超であると、今回読みこんだ出力電圧データの、５Ｖに対する誤差量を算出して誤差量をＰＷＭパルスデューティに変換し、このパルスデューティを規定するＰＷＭ２１データを算出して（４３）、それをＣＰＵ７ａの内部又はＲＡＭ７ｃに定めたＰＷＭ２１レジスタに更新書込みして、ＰＷＭ２１レジスタのデータをパルス発生器７ｅのＰＷＭ２１パルス生成制御用のレジスタに書き込む（４４）。これにより、パルス発生器７ｅがパルス出力ポートＰＷＭ２１に出力するＰＷＭパルスが、前記出力電圧の誤差量を０にするためのデューティに変わる。これが、第２電源回路５の出力電圧のフィードバック制御である。
【００９２】
第２電源回路５の出力電圧が設定値Ｒｆ５ＶＵ以上又はＲｆ５ＶＬ以下であったときには、ＣＰＵ７ａは、ＰＷＭ１１レジスタおよびＰＷＭ２１レジスタにＰＷＭデューティ０％のデータを書込む（４７）。これにより、パルス発生器７ｅのパルス出力（ＰＷＭ１１，ＰＷＭ２１）がすべてとまり、ＦＥＴ１１およびＦＥＴ２１がオフになる。次いでＣＰＵ７ａは、それ自身に許可している割込みをすべて禁止する（４８）。これにより、交流電圧が１度遮断されてもう一度投入されるまで、ＤＳＰ７が動作を停止し、第１電源回路４および第２電源回路５共に、動作を停止し出力がなくなる。次にＣＰＵ７ａは、ＲＡＭ７ｃの異常データテーブルに、第２電源回路５の出力電圧が設定値Ｒｆ５ＶＵ以上であったときには５Ｖ系過電圧異常データを書込み、設定値Ｒｆ５ＶＬ以下であったときには５Ｖ系低電圧異常データを書込む（４９）。
【００９３】
上述の過電圧および低電圧のいずれの異常でもなく、上記のようにＰＷＭパルス（ＰＷＭ２１）のデューティを更新した時には、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．１を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（４５）、Ａ／Ｄ変換の完了に応答する割込みを許可する（４６）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．１のアナログ信号すなわち第１電源回路４の出力電圧をあらわすフィードバック信号（Ｖｆ１１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３２から「２４Ｖ電圧制御」（３６）に進む。
【００９４】
図１１に、「２４Ｖ電圧制御」（３６）の内容を示す。この内容は、上述の「５Ｖ電圧制御」（３５）と大筋は同様であり、第１電源回路４の出力電圧Ｖｆ１１を設定値２４Ｖにするように、第１電源回路４のドライバＦＥＴ１１に与えるＰＷＭパルス（ＰＷＭ１１）のデューティを、同様にフィードバック制御する（５１，５２ａ，５２ｂ，５２ｄ，５３，５４）。ただし、これは作動モードが指定されている、ＦＲ２４Ｖ＝０（レジスタＦＲ２４Ｖのデータが０）の場合である。
【００９５】
省エネのために休止モードが設定されている、ＦＲ２４Ｖ＝１の場合には、ＣＰＵ７ａは、第１電源回路４のＦＥＴ１１をオフに拘束するＰＷＭデューテイ０％をＰＷＭデータに設定して（５２ｂ，５２ｃ）、これをＰＷＭレジスタに書込む（５４）。これにより、第１電源回路４の２４Ｖ出力動作が停止する。すなわち、第１電源回路４がオフになる。
【００９６】
第１電源回路４の出力電圧ＶＦ１１が過電圧異常（出力電圧がＲｆ２４ＶＵ以上）もしくは低電圧異常（Ｒｆ２４ＶＬ以下）であると、ＤＳＰ７のＶＰＵ７ａは第１電源回路４の駆動を停止して、レジスタＦＲ２４Ｖに「１」（第１電源回路４の駆動禁止）を書込んで（５７Ａ）、ＰＷＭ１１データを０（通電デューテイ０：通電停止）として（５８Ａ）、ＲＡＭ７ｃの異常データテーブルに、第１電源回路４の出力電圧が設定値Ｒｆ２４ＶＵ以上であったときには２４Ｖ系過電圧異常データを書込み、設定値Ｒｆ２４ＶＬ以下であったときには２４Ｖ系低電圧異常データを書込む（５９Ａ）。
【００９７】
第１電源回路４の出力電圧Ｖｆ１１が正常範囲で、ＰＷＭパルス（ＰＷＭ１１）のデューティを更新した時には、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．２を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（５５）、Ａ／Ｄ変換の完了に応答する割込みを許可する（５６）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．２のアナログ信号すなわち第２電源回路５の出力電流をあらわすフィードバック信号（Ｉｆ２１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３３から「５Ｖ２次側電流異常制御」（３７）に進む。
【００９８】
図１２に、「５Ｖ２次側電流異常制御」（３７）の内容を示す。これに進むとＣＰＵ７ａは、レジスタＩｆ２１にＡ／Ｄ変換器７ｈが変換したデータ（第１電源回路４の出力電流データ）を読み込んで（６１）、それが設定値Ｒｆ５ＶｉＵ以上（過電流異常）又はＲｆ５ＶｉＬ以下（低電流異常）であるかをチェックする（６２）。そうであるとそこでＣＰＵ７ａは第１電源回路４および第２電源回路５の駆動を停止して、制御動作を停止する（６５，６６）。そしてＲＡＭ７ｃの異常データテーブルに、第２電源回路５の出力電流が設定値Ｒｆ５ＶｉＵ以上であったときには５Ｖ系過電流異常データを書込み、設定値Ｒｆ５ＶｉＬ以下であったときには５Ｖ系低電流異常データを書込む（６７）。
【００９９】
出力電流値が正常範囲内であるときには、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．３を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（６３）、Ａ／Ｄ変換の完了に応答する割込みを許可する（６４）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．３のアナログ信号すなわち第１電源回路４の出力電流をあらわすフィードバック信号（Ｉｆ１１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３４から「２４Ｖ２次側電流異常制御」（３８）に進む。
【０１００】
図１３に、「２４Ｖ２次側電流異常制御」（３８）の内容を示す。この内容は、上述の「５Ｖ２次側電流異常制御」（３７）と大要は同様である。この「２４Ｖ２次側電流異常制御」（３８）で第１電源回路４の出力電流（Ｉｆ１１）が過電流異常（出力電流がＲｆ２４ｉＵ以上）もしくは低電流異常（Ｒｆ２４ｉＬ以下）であると、ＤＳＰ７のＶＰＵ７ａは第１電源回路４の駆動を停止して、レジスタＦＲ２４Ｖに「１」（第１電源回路４の駆動禁止）を書込んで（７５Ａ）、ＰＷＭ１１データを０（通電デューテイ０：通電停止）として（７６Ａ）、ＲＡＭ７ｃの異常データテーブルに、第１電源回路４の出力電流が設定値Ｒｆ２４ｉＵ以上であったときには２４Ｖ系過電流異常データを書込み、設定値Ｒｆ２４ｉＬ以下であったときには２４Ｖ系低電流異常データを書込む（７７Ａ）。
【０１０１】
第１電源回路４の出力電流（Ｉｆ１１）が正常範囲内であるとＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．４を指定して（７３）、Ａ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し、Ａ／Ｄ変換の完了に応答する割込みを許可する（７４）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．４のアナログ信号すなわち第１電源回路４に備わったサーミスタＴＨの温度検出信号（ＴＨＭ）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３４から「温度異常制御」（３９）に進む。
【０１０２】
図１４に、「温度異常制御」（３９）の内容を示す。これに進むとＣＰＵ７ａは、レジスタＴＥＭにＡ／Ｄ変換器７ｈが変換したデータ（サーミスタＴＨの温度検出データ）を読み込んで（８１）、それが設定値ＲｆＴＥＭＵ以上（過熱異常）かＲｆＴＥＭＬ以下（センサ異常）かをチェックする（８２ａ，８３ｂ）。設定値ＲｆＴＥＭＵ以上又はＲｆＴＥＭＬ以下であるとそこでＣＰＵ７ａは、第１電源回路４の駆動を停止して、レジスタＦＲ２４Ｖに「１」（第１電源回路４の駆動禁止）を書込んで（８５Ａ）、ＰＷＭ１１データを０（通電デューテイ０：通電停止）として（８６Ａ）、ＲＡＭ７ｃの異常データテーブルに、検出温度が設定値ＲｆＴＥＭＵ以上（過熱異常）であったときには過熱異常データを書込み、設定値ＲｆＴＥＭＬ以下であったときにはセンサ異常を書込む（８７Ａ）。
【０１０３】
検出温度が正常範囲内のときには、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．０を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（８３）、Ａ／Ｄ変換の完了に応答する割込みを許可する（８４）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．０のアナログ信号すなわち第２電源回路５の出力電圧をあらわすフィードバック信号（Ｖｆ２１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３１ら「５Ｖ電圧制御」（３５）に進む。この「５Ｖ電圧制御」（３５）の内容は前述の通りである。
【０１０４】
このように、フィードバック信号の読み込み（Ａ／Ｄ変換）と、ＰＷＭパルスデューテイの更新，出力異常の検出および温度異常の検出を、所定順で繰返すが、これらの一連、すなわち図８の（ｂ）のステップ２２，２３および図９に示す「Ａ／Ｄ変換終了割込み」（ＡＤ１）のステップ３１−３９、を実行するに要する時間は２００μｓｅｃ未満であるので、この一連の処理は、２００μｓｅｃタイマがタイムオーバする前に完了する。そして、２００μｓｅｃタイマがタイムオーバすると、ＣＰＵ７ａは、図８の（ｂ）に示すタイマ割り込み（ＴＩＩ）を再度実行する。これにより、ＣＰＵ７ａの制御周期は、実質上２００μｓｅｃである。なお、ＰＷＭパルスは１００ＫＨｚ程度の周波数である。
【０１０５】
ＣＰＵ７ａの以上の制御動作により、ＤＳＰ７は、ポートＶｆ２１に入力する出力電圧回路ＶＳＥＮ２１の出力電圧値が所定の電圧となるよう、スイッチング素子ＦＥＴ２１をＯＮ／ＯＦＦするＰＷＭパルスを生成し、ドライブ回路ＤＲＩＶ２１に出力する。ドライブ回路ＤＲＩＶ２１を介して、スイッチング素子ＦＥＴ２１がＯＮ／ＯＦＦ駆動され、トランスＴＲ２１が励磁される。そして、２次コイル，３次コイルに誘起した交流電圧が、それぞれ整流平滑され、直流電圧（５Ｖ，５ＶＥ，Ｖｃｃ）が出力される。ＤＳＰ７は常に、出力電圧値（Ｖｆ２１）が所定の電圧値５Ｖとなるよう、スイッチングＯＮ／ＯＦＦのＯＮデューティ演算と、該デューティのパルス出力を続ける。
【０１０６】
また、同様に、ポートＶｆ１１に入力する出力電圧回路ＶＳＥＮ１１の出力電圧値が所定の電圧２４Ｖとなるよう、スイッチング素子ＦＥＴ１１をＯＮ／ＯＦＦするスイッチング信号をＤＳＰ７が演算し、ドライブ回路ＤＲＩＶ１１に出力する。ドライブ回路ＤＲＩＶ１１を介して、スイッチング素子ＦＥＴ１１がＯＮ／ＯＦＦされ、トランスＴＲ１１が励磁される。ＤＳＰ７は常に、出力電圧値（Ｖｆ１１）所定の電圧値２４Ｖとなるよう、スイッチングＯＮ／ＯＦＦのＯＮデューティ演算と、該デューティのパルス出力を続ける。
【０１０７】
ここで一次側のスイッチング素子ＦＥＴ１１又はＦＥＴ２１に過電流が流れたときの動作フローを説明する。
【０１０８】
図８の（ｃ）に、ＦＥＴ１１又はＦＥＴ２１に過電流が流れたときの、ＣＰＵ７ａの外部割込み処理（ＰＤＩ）の内容を示す。すでに説明したが、ＦＥＴ１１又はＦＥＴ２１に過電流が流れると、ＤＳＰ７の割り込み入力ポートＩｉｎｔ１又はＩｉｎｔ２が高レベルＨから低レベルＬとなり、ノアゲート７ｆの出力ＰＤＰＩＮＴが、高レベルＨから、割込み要求レベルのＬに転ずる。するとパルス発生器７ｅ（イベントマネジャ）が、ＣＰＵ７ａの動作周波数の３〜４クロックサイクルの遅延後、ＰＷＭ出力ポートＰＷＭ１１およびＰＷＭ２１をハード的にハイインピーダンス状態としてこれを保持する出力禁止フラグ（１ビットデータ）を設定し（Ｈ＝１とし）、ＰＷＭパルスの周期およびパルスデューティを定めるデータを格納するレジスタをクリアする。これにより、ＰＷＭ出力ポートＰＷＭ１１およびＰＷＭ２１はスイッチングＯＮ／ＯＦＦ停止の状態（出力遮断）になる。これによりドライブ駆動回路ＤＲＩＶ１１，ＤＲＩＶＥ２１の出力もＯＦＦ状態に移行し、スイッチング素子ＦＥＴ１１およびＦＥＴ２１は、ＯＦＦになる。
【０１０９】
ＣＰＵ７ａは、図８の（ｃ）の外部割込み（ＰＤＩ）に進むが、この割込みのプログラムの実行を開始するまで数μｓの時間遅れがある。そしてこの割込み処理では、パルス発生器７ｅの出力禁止フラグを解除（０にクリア）し（２５）、そしてパルス発生器７ｅのレジスタにＰＷＭパルス出力のためのデータを設定して、パルス出力を開始する（２６）。この割込みプログラムの実行に数μｓの時間がかかる。以上の処理にて、パルスバイパルスにて１次側のスイッチング素子ＦＥＴ１１，ＦＥＴ２１に流れる過電流を正確に検出し、保護制御を行い、スイッチング電源装置、特にスイッチング素子の破壊，損傷を防ぐことができる。
【０１１０】
第１電源回路４の出力（電圧又は電流）が正常範囲を外れているとき、あるいは、検出温度異常のときには、図１１のステツプ５７Ａ〜５９Ａ，図１３のステツプ７５Ａ〜７７Ａあるいは図１４のステツプ８５Ａ〜８７Ａで、第１電源回路４の駆動が停止され、しかもＲＡＭ７ｃに異常内容を表わすデータが書込まれるが、第２電源回路５はその出力が正常範囲内である限り、駆動が止められないので、第２電源回路５がプリンタコントローラ６０およびメイン制御板５０ならびに操作部２０に動作電圧５Ｖを与えており、操作部２０の入力キーの操作による電源異常データ読出し指示があると、ＭＰＵ６１がこれに応答して、ＤＳＰ７のＲＡＭ７ｃの異常データテーブルの、操作部２０への転送を、操作部２０のＣＰＵ２５およびメイン制御板５０のＭＰＵ５１に指示する。これに応答してＭＰＵ５１は、ＵＡＲＴコネクタ７ｋから操作部２０へのデータ転送ラインを設定してＣＰＵインターフエイス５４およびＵＡＲＴコネクタ７ｋを介してＤＳＰ７のＣＰＵ７ａに、ＲＡＭ７ｃの異常データテーブルのデータ読出し転送を指示する。これにより、ＲＡＭ７ｃの電源異常データが操作部２０に転送されて、表示パネル２６ｆに表示される。
【０１１１】
ところが、第２電源回路５の出力異常があったときには、図１０のステップ４７〜４９あるいは図１２のステップ６５〜６７により、第１電源回路４および第２電源回路５の駆動が止められてプリンタコントローラ６０，メイン制御板５０および操作部２０への動作電圧が消えるので、ＤＳＰ７にはメインスイッチがオンであってリレー接片ＲＡ１を介してバッテリＢ１の電圧がＤＳＰ７に加わりＲＡＭ７ｃが電源異常データを保持するものの、該異常データを操作部２０に出力することが出来ない。この場合には、プリンタ１００のカバーを取り外し、ＤＣ電源／ＡＣ制御板８０を見える状態にし、コネクタ７ｋからＭＰＵ５１のインターフェイス５４に接続したコネクタをはずして、代わりに、ＵＡＲＴによる通信機能を有したデータ通信機例えばパソコンのＵＡＲＴコネクタを結合して、揮発性メモリであるＲＡＭ７ｃの電源異常データを読み出す。異常内容をパソコンに読み出し、どの電源回路にて、出力電流が異常なのか、出力電圧が過電圧なのか、全く出力されないのか、もしくは過熱を検知し保護回路が動作したのかを確認することができる。これにより、異常箇所の特定作業を迅速に行うことができる。
このようにして、直流電源装置に異常があった場合、異常内容が何なのかを簡単な方法で確認することができる。
【０１１２】
−第２実施例−
第２実施例は、第１電源回路４の出力に異常があつた場合ならびに、検出温度異常の場合の何れでも、第２電源回路５の出力に異常が合ったときと同様に、第１電源回路４および第２電源回路５の駆動を止めるようにした。その他の事項は、前述の第１実施例と同様である。
【０１１３】
図１５に、第２実施例で採用した「２４Ｖ電圧制御」（３６）の内容を示す。ここでも、図１１の「２４Ｖ電圧制御」（３６）と同様に、第１電源回路４の出力電圧を設定値２４Ｖにするように、第１電源回路４のドライバＦＥＴ１１に与えるＰＷＭパルス（ＰＷＭ１１）のデューティを、同様にフィードバック制御する（５１，５２ａ，５２ｂ，５２ｄ，５３，５４）。ただし、これは作動モードが指定されている、ＦＲ２４Ｖ＝０（レジスタＦＲ２４Ｖのデータが０）の場合である。次に相違点を説明する。
【０１１４】
第１電源回路４の出力電圧が過電圧異常（出力電圧がＲｆ２４ＶＵ以上）もしくは低電圧異常（Ｒｆ２４ＶＬ以下）であると、ＤＳＰ７のＶＰＵ７ａは第１電源回路４および第２電源回路５の駆動を停止して、制御動作を停止する（５７Ｂ，５８Ｂ）。そしてＲＡＭ７ｃの異常データテーブルに、第１電源回路４の出力電圧が設定値Ｒｆ２４ＶＵ以上であったときには２４Ｖ系過電圧異常データを書込み、設定値Ｒｆ２４ＶＬ以下であったときには２４Ｖ系低電圧異常データを書込む（５９Ｂ）。
【０１１５】
図１６に、第２実施例で採用した「２４Ｖ２次側電流異常制御」（３８）の内容を示す。ここでは、第１電源回路４の出力電流（Ｉｆ１１）が過電流異常（出力電流がＲｆ２４ｉＵ以上）もしくは低電流異常（Ｒｆ２４ｉＬ以下）であると、ＤＳＰ７のＶＰＵ７ａは第１電源回路４の駆動および第２電源回路５の駆動を停止して、制御動作を停止する（７５Ｂ，７６Ｂ）。そしてＲＡＭ７ｃの異常データテーブルに、第１電源回路４の出力電流が設定値Ｒｆ２４ｉＵ以上であったときには２４Ｖ系過電流異常データを書込み、設定値Ｒｆ２４ｉＬ以下であったときには２４Ｖ系低電流異常データを書込む（７７Ｂ）。
【０１１６】
図１７に、第２実施例で採用した「温度異常制御」（３９）の内容を示す。これに進むとＣＰＵ７ａは、レジスタＴＥＭにＡ／Ｄ変換器７ｈが変換したデータ（サーミスタＴＨの温度検出データ）を読み込んで（８１）、それが設定値ＲｆＴＥＭＵ以上（過熱異常）かＲｆＴＥＭＬ以下（回路異常）かをチェックする（８２ａ，８３ｂ）。設定値ＲｆＴＥＭＵ以上又はＲｆＴＥＭＬ以下であるとそこでＣＰＵ７ａは第１電源回路４および第２電源回路５の駆動を停止して、制御動作を停止する（８５Ｂ，８６Ｂ）。そしてＲＡＭ７ｃの異常データテーブルに、検出温度が設定値ＲｆＴＥＭＵ以上であったときには過熱異常データを書込み、設定値ＲｆＴＥＭＬ以下であったときには、温度検出回路異常データを書込む（８７Ｂ）。
【０１１７】
その他の処理は、前述の第１実施例と同様である。この第２実施例では、第１電源回路４又は第２電源回路５に出力異常があったとき、もしくは、検出温度異常のときに、第１電源回路４および第２電源回路５の駆動が止められてプリンタコントローラ６０，メイン制御板５０および操作部２０への動作電圧が消えるので、ＤＳＰ７にはメインスイッチがオンであってリレー接片ＲＡ１を介してバッテリＢ１の電圧がＤＳＰ７に加わりＲＡＭ７ｃが電源異常データを保持するものの、該異常データを操作部２０に出力することが出来ない。
【０１１８】
したがって第２実施例の場合には、直流電源出力が途絶えると、プリンタ１００のカバーを取り外し、ＤＣ電源／ＡＣ制御板８０を見える状態にし、コネクタ７ｋからＭＰＵ５１のインターフェイス５４に接続したコネクタをはずして、代わりに、ＵＡＲＴによる通信機能を有したデータ通信機例えばパソコンのＵＡＲＴコネクタを結合して、揮発性メモリであるＲＡＭ７ｃの電源異常データを読み出す。異常内容をパソコンに読み出し、どの電源回路にて、出力電流が異常なのか、出力電圧が過電圧なのか、全く出力されないのか、もしくは過熱を検知し保護回路が動作したのかを確認することができる。これにより、異常箇所の特定作業を迅速に行うことができる。このようにして、直流電源装置に異常があった場合、異常内容が何なのかを簡単な方法で確認することができる。
【０１１９】
【発明の効果】
本発明によれば、給電回路(3)が電源電圧出力を開始したとき、全スイッチング電源回路が出力オフで制御手段(7a)の受電端子にスイッチング電源回路からは動作電圧が加わらなくても、バッテリ(B1)がスイッチ手段(RA1)を介して動作電圧を与えるので、制御手段(7a)が動作状態になって、スイッチング電源回路を起動することができる。
【０１２０】
スイッチング電源回路を起動した後では、制御手段(7a)がスイッチング電源回路の異常を検出しメモリ(7c)に書き込み、読み出し指示に応じて該メモリの異常内容を送出するので、電源装置(80)の外部でその異常内容を知ることが出来る。
【０１２１】
メインスイッチ(2)がオンであるときには、それによって給電されるスイッチング電源回路(4/5/D31,C31,CV31)が出力を停止しても、スイッチ手段(RA1)がバッテリ(B1)から制御手段(7a)への給電ラインを閉に維持し、制御手段(7a)はメモリ(7c)に対する異常データの書込みおよび読出しが可能であり、しかも外部との通信が可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施例の電源装置（８０）を装備したプリンタ１００を含む複合機能複写機の外観を示す正面図である。
【図２】 図１に示すプリンタ１００の電気系統の概要を示すブロック図である。
【図３】 図１に示す複写機の電気系統のシステム構成を示すブロック図である。
【図４】 図３に示すＤＣ電源／ＡＣ制御板８０上の電源回路の概要を示すブロック図である。
【図５】 （ａ）は図１に示す操作部２０の一部分の拡大平面図、（ｂ）は操作部２０の電気システムを示すブロック図である。
【図６】 図４に示す電源回路３〜６の回路構成を示す電気回路図である。
【図７】 図６に示すＤＳＰ７の電気システムを示すブロック図である。
【図８】 図７に示すＣＰＵ７ａの制御動作を示すフローチャートであり、（ａ）はメインルーチンを、（ｂ）および（ｃ）は割込み処理を示す。
【図９】 図７に示すＣＰＵ７ａの、Ａ／Ｄ変換器７ｉのＡ／Ｄ変換終了に応答する割込み処理を示すフローチャートである。
【図１０】 図９に示す「５Ｖ電圧制御」（３５）の内容を示すフローチャートである。
【図１１】 図９に示す「２４Ｖ電圧制御」（３６）の内容を示すフローチャートである。
【図１２】 図９に示す「５Ｖ２次側電流異常制御」（３７）の内容を示すフローチャートである。
【図１３】 図９に示す「２４Ｖ２次側電流異常制御」（３８）の内容を示すフローチャートである。
【図１４】 図９に示す「温度異常制御」（３９）の内容を示すフローチャートである。
【図１５】 本発明の第２実施例の「２４Ｖ電圧制御」（３６）の内容を示すフローチャートである。
【図１６】 本発明の第２実施例の「２４Ｖ２次側電流異常制御」（３８）の内容を示すフローチャートである。
【図１７】 本発明の第２実施例の「温度異常制御」（３９）の内容を示すフローチャートである。
【符号の説明】
１：ＡＣ電源 ２：メインスイッチ
２１ａ：電源キー ２１ｂ：モード切換えキー
２１ｃ：ＬＥＤ ２１ｄ：初期設定キー
２６ｆ：ＬＣＤ ２３，２４：操作キー群
２１ｅ，２１ｆ，２２：表示ＬＥＤ
Claims (7)
- トランス，該トランスの１次巻線にＰＷＭパルスに応答してスイッチング給電する１次側回路，該トランスの２次巻線に発生する電圧を整流し負荷に給電する２次側回路、および、該２次側回路の出力を検出する出力検出手段、を含む、複数のスイッチング電源回路；
前記トランスに電源電圧を与える給電回路；
前記出力検出手段の検出信号を出力データに変換するＡ／Ｄ変換手段；
前記スイッチング電源回路の前記１次側回路に前記ＰＷＭパルスを出力するＰＷＭパルス発生器；
メモリ；
前記２次側回路の１つから動作電圧を受ける受電端子に動作電圧が与えられると、設定時間周期で、各スイッチング電源回路の出力制御を順次に繰り返し実行し、各出力制御においては、スイッチング電源回路の前記出力検出手段の検出信号を前記Ａ／Ｄ変換手段で出力データに変換し、該出力データの異常の有無を判定し、異常なしと判定すると、該出力データに基づいてＰＷＭパルスを規定するデータを導出して前記ＰＷＭパルス発生器に与え、異常ありと判定したときは前記ＰＷＭパルス発生器によるＰＷＭパルス出力を停止し異常データを前記メモリに書込み、読み出し指示に応じて前記メモリの異常データを送出する制御手段；
該制御手段に動作電圧を与えるためのバッテリ；および、
前記給電回路が電源電圧を出力するとき前記バッテリを前記受電端子に接続するスイッチ手段；
を備える電源装置。 - 前記出力検出手段は、出力電圧検出手段および出力電流検出手段を含む；請求項１に記載の電源装置。
- 電源装置は、スイッチング電源回路の温度を検出する温度センサを備え；前記制御手段は、温度異常を判定すると温度異常データを前記メモリに書込む；請求項１又は２に記載の電源装置。
- 前記電源装置は、前記メモリの異常データを外部に送信する通信手段および該通信手段に接続した、電源装置の外の機器に接続した外部側コネクタを着脱しうる電源側コネクタを含む、請求項１乃至３のいずれか１つに記載の電源装置。
- 前記通信手段の通信機能はＵＡＲＴである；請求項４に記載の電源装置。
- オペレータの指示を入力する手段，表示手段および作像制御手段を有し、画像信号に対応した顕像を用紙上に形成する顕像形成装置；および、
該顕像形成装置の高電力消費負荷および制御系回路に給電する、請求項４又は５に記載の電源装置；
を備える画像形成装置。 - 前記電源装置は、前記通信手段に接続した、電源装置の外の機器に接続した外部側コネクタを着脱しうる電源側コネクタを含み、この電源側コネクタに前記作像制御手段側の通信ラインに接続したコネクタを接続したものであり；前記作像制御手段は、前記オペレータの指示を入力する手段による異常データ出力指令に応答して前記コネクタおよび通信手段を介して前記電源装置のメモリの異常データを前記表示手段に転送し表示する；請求項６に記載の画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001126646A JP4363557B2 (ja) | 2001-04-24 | 2001-04-24 | 電源装置および画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001126646A JP4363557B2 (ja) | 2001-04-24 | 2001-04-24 | 電源装置および画像形成装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002325434A JP2002325434A (ja) | 2002-11-08 |
| JP2002325434A5 JP2002325434A5 (ja) | 2006-05-25 |
| JP4363557B2 true JP4363557B2 (ja) | 2009-11-11 |
Family
ID=18975646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001126646A Expired - Fee Related JP4363557B2 (ja) | 2001-04-24 | 2001-04-24 | 電源装置および画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4363557B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5177148B2 (ja) | 2007-12-25 | 2013-04-03 | 株式会社村田製作所 | プロセッサおよびスイッチング電源装置 |
| JP5007323B2 (ja) | 2009-07-30 | 2012-08-22 | 株式会社沖データ | 電源装置、及びその電源装置を備えた画像形成装置 |
| JP5533439B2 (ja) * | 2010-08-25 | 2014-06-25 | コニカミノルタ株式会社 | 画像形成装置 |
| JP6591010B2 (ja) * | 2017-11-30 | 2019-10-16 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| JP6590901B2 (ja) * | 2017-12-08 | 2019-10-16 | キヤノン株式会社 | 電源装置及び画像形成装置 |
-
2001
- 2001-04-24 JP JP2001126646A patent/JP4363557B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002325434A (ja) | 2002-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4308562B2 (ja) | 画像形成装置 | |
| US20090310177A1 (en) | Image forming apparatus | |
| JP4721249B2 (ja) | 電源装置および画像形成装置 | |
| JPH05260232A (ja) | 無停電電源付き画像形成装置 | |
| JP2002312075A (ja) | 電源装置および画像形成装置 | |
| JP4225451B2 (ja) | 過電流保護方法，電源装置および画像形成装置 | |
| JP4363557B2 (ja) | 電源装置および画像形成装置 | |
| JP2008203880A (ja) | 画像形成装置 | |
| US8081894B2 (en) | Image forming apparatus and method of controlling heating of fixing unit therein | |
| JP2007136930A (ja) | 画像処理モード操作装置および画像形成装置 | |
| JP4812180B2 (ja) | 画像形成装置 | |
| JP4317151B2 (ja) | 蓄電装置及び画像形成装置 | |
| JP2006209142A (ja) | 画像形成装置および画像形成装置の制御方法 | |
| JP6237190B2 (ja) | 電源制御装置及びそれを用いた画像形成装置 | |
| JP2002247752A (ja) | 給電装置，ヒータ給電装置，定着装置及び画像形成装置 | |
| JP2003345171A (ja) | 定着温度制御方法，定着装置および画像形成装置 | |
| JP2005257831A (ja) | 画像形成装置 | |
| JP7318528B2 (ja) | 電源回路、及び電源回路を備えた電子機器 | |
| JP2002354802A (ja) | 電源の省電力制御方法，電源装置および画像形成装置 | |
| JP5708212B2 (ja) | 過電圧保護回路及び画像形成装置 | |
| JP4023719B2 (ja) | インターロック回路を有する給電装置および画像形成装置 | |
| JP4064161B2 (ja) | 画像処理装置 | |
| JP4994721B2 (ja) | 画像形成装置 | |
| JP4919324B2 (ja) | 画像形成装置、電源供給制御方法及びプログラム | |
| JP4919541B2 (ja) | 給電方法，電源装置および画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060329 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090813 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090813 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |