JP4721249B2

JP4721249B2 - 電源装置および画像形成装置

Info

Publication number: JP4721249B2
Application number: JP2001149159A
Authority: JP
Inventors: 田憲和岡
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-05-18
Filing date: 2001-05-18
Publication date: 2011-07-13
Anticipated expiration: 2021-05-18
Also published as: JP2002354793A

Description

【０００１】
【発明の属する技術分野】
本発明は、１つの元電源から給電される複数の電源回路を含み各電源回路から負荷に給電する電源装置及びそれを用いる画像形成装置に関し、特に、元電源の給電停止又は電圧低下のときの各電源回路の電源出力の停止制御に関する。この画像形成装置の代表的なものは、複写機，プリンタあるいはファクシミリである。
【０００２】
【従来技術】
例えば、商用交流を入力し、整流平滑後の直流電圧を高周波数でスイッチングして、トランスの１次巻線に印加して、トランスの2次巻線に誘起した電圧を整流して直流電圧を出力するスイッチング電源回路が、多くの電気機器に用いられている。この電源回路の出力電圧は、これを検出してスイッチングの比率すなわちＰＷＭパルスのデューティを制御することで、定電圧に安定化する。最近はこれを、例えばデジタルシグナルプロセッサ（ＤＳＰ）を用いて、デジタル制御により行っている例もある。
【０００３】
特開２０００−９２７４４号公報には、オプション側へ給電している２４Ｖ系統に異常が生じたことを検知すると、制御系電源系統５Ｖから補助的に生成している１０Ｖ電源を、オプション側に給電する電源装置が開示されている。
【０００４】
特開２０００−３３３４５９号公報には、駆動系に給電する電源回路と制御系に給電する電源回路を備え、省エネ条件が成立した時に、制御系電源回路より給電されるマイコンからの指示に応答して、駆動系への電源供給を遮断する手段を備えた電源装置が開示されている。駆動系電源回路の出力が過電流であることを検出すると、駆動系への電源供給を遮断し、過電流保護を行う。
【０００５】
特開２０００−１４１４４号公報に開示の、ＤＳＰによるＰＷＭ制御の電源装置では、トランス２次側の出力回路を流れる電流値を検出し、検出値が所定値を越えると、スイッチングを強制的に停止させるラッチ回路と、ＤＳＰが発生するＰＷＭパルスをスイッチングドライバに与える信号ラインに介挿したアンドゲートと、スイッチングがオフ状態に移行すると前記ラッチ回路をリセットするリセット回路とを備え、過電流検出信号でラッチ回路をセットして、そのセット時出力で、アンドゲートを閉じ、その後のＰＷＭパルスのスイッチオンレベルへの変化に同期してリセット回路が前記ラッチ回路をリセットする。この、トランス２次側の過電流に応答してトランス１次側のスイッチングをオフにする過電流保護は、ＰＷＭパルスの１周期内のスイッチングオン期間に行われるパルスバイパルスの過電流保護である。出力回路には、もう一組の電流検出回路と電圧検出回路があり、それらの検出信号が、ＰＷＭパルスの周期よりも長い制御周期でデジタル変換してＤＳＰに読み込まれ、ＰＷＭパルスのデューティの決定に参照される。
【０００６】
【発明が解決しようとする課題】
商用交流を整流平滑化してスイッチング電源回路に直流電圧を給電する整流平滑回路への交流電路を開閉するメインスイッチが開かれても、該整流平滑回路の平滑コンデンサに残留電圧があるので、メインスイッチが開かれた後、平滑コンデンサに溜まっている電荷がなくなるまでスイッチング電源回路が出力を続ける。メインスイッチが閉から開に切換ってからスイッチング電源回路が出力を停止するまでの時間は、大略で、平滑コンデンサおよびスイッチング電源回路の容量で定まる。したがって従来はこの時間を平滑コンデンサ容量などで調整し、設定を行っていた。
【０００７】
ところで、近年の機器あるいは装置には、各種の情報処理機器を組み込むものがある。たとえばデジタル複写機には、原稿スキャナ又はホストパソコンから読み込んだ原稿画像をＨＤＤ（ハードディスク）に記憶するよう、ＨＤＤを搭載しているタイプがある。このようなタイプの場合、ＨＤＤのリード中、あるいはライト中にＨＤＤへの電源供給が突然遮断されると、ＨＤＤが破損する可能性もある。
【０００８】
そこで、ＡＣ電源入力電圧が低下するとき、複写機のシステムコントローラまたはプロセスコントローラによって、複数のスイッチング電源回路の動作を制御するコントローラ（たとえばＤＳＰ）に、規定順番かつ規定時間間隔にて電源回路を順次出力停止する指令をシーケンシャルに与えて、所定シーケンスで複数のスイッチング電源回路の出力を停止することが考えられる。しかし、電源装置のコントローラ（ＤＳＰ）と複写機のシステムコントローラとの通信エラー時、あるいはシステムコントローラのＣＰＵ暴走時などには、規定順番かつ規定時間間隔にて出力停止が行えない。
【０００９】
本発明は、メインスイッチが開いた時に、複数のスイッチング電源回路の出力を所定シーケンスで停止することを第１の目的とし、この所定シーケンスの実現の信頼性を高くすることを第２の目的とし、シーケンスの更新あるいは調整を可能にすることを第３の目的とする。画像形成装置のメインスイッチがいきなり開かれても、ＨＤＤ等の装備機器の読み書き動作中などの電源供給遮断を防ぐことを第４の目的とする。画像形成装置のメインスイッチがいきなり開かれる場合の複数のスイッチング電源回路の各出力電圧立下りのバラツキによる画像形成装置の誤動作、あるいは破損発生を防止することを第５の目的とする。
【００１０】
【課題を解決するための手段】
（１）トランス(TR11,TR21)，該トランスの１次巻線にＰＷＭパルスに応答してスイッチング給電する１次側回路(DRIV11,21,FET11,21)、および、該トランスの２次巻線に発生する電圧を整流し負荷に給電する２次側回路(D11-C11,D21-C21)、を含む、複数のスイッチング電源回路(4,5,6)；
前記１次側回路に直流電圧を与える整流平滑回路(3)；
交流電源(AC)と前記整流平滑回路(3)の間に介挿されたメインスイッチ(2)；
バッテリ(B1)；
前記スイッチング電源回路(4,5,6)の１つの出力電圧を受ける受電端子(Vcc)を有し、前記１次側回路に前記ＰＷＭパルスを与え、前記メインスイッチ(2)の開又は前記整流平滑回路(3)の電圧低下に対応して、メモリ(7c)に保持する停止順番および停止タイミングに従って各スイッチング電源回路(4,5,6)の電源出力を停止するデジタル信号処理装置(7)；及び、
前記メインスイッチ(2)からスイッチング電源回路(4,5,6)に至るラインに給電があると前記バッテリ(B1)を前記受電端子(Vcc)に接続するスイッチ手段(RAC, RA1,RA2)；
を備える電源装置。
【００１１】
なお、理解を容易にするためにカッコ内には、図面に示し後述する実施例の対応要素，相当要素又は対応事項の記号を、参考までに付記した。以下も同様である。
【００１２】
これによれば、メインスイッチ(2)が開から閉になると、これによる上記ラインからの給電により、スイッチ手段(RAC,RA1,RA2)がバッテリ(B1)を受電端子(Vcc)に接続する。これによってスイッチング電源回路(4,5,6)が動作し、ＰＷＭパルスを出力し、スイッチング電源回路(4,5,6)が動作して電源出力が立上る。１つのスイッチング電源回路(6)の電源出力が受電端子(Vcc)に加わり、それからは、バッテリ(B1)電力の消費は実質上無くなる。
【００１３】
その後メインスイッチ(2)が開に切換ると、上記ラインからの給電が止まることにより、スイッチ手段(RAC,RA1,RA2)がバッテリ(B1)を受電端子(Vcc)から遮断する。しかし、デジタル信号処理装置(7)がＰＷＭパルスを出力しているので、前記１つのスイッチング電源回路(6)がデジタル信号処理装置(7)の受電端子(Vcc)への給電を継続するので、整流平滑回路(3)の平滑コンデンサの残留電荷が十分にある間は、デジタル信号処理装置(7)は電源停止制御を実行出来る。デジタル信号処理装置(7)が前記１つのスイッチング電源回路(6)へのＰＷＭパルス出力を停止すると、デジタル信号処理装置(7)の受電端子(Vcc)への給電が消えるので、デジタル信号処理装置(7)は動作を停止する。電源停止制御ではバッテリ(B1)電力は消費されない。
【００１４】
【発明の実施の形態】
（２）前記スイッチ手段(RAC,RA1,RA2)は、前記バッテリ(B1)を前記受電端子(Vcc)に接続／非接続を示す端子(RA2が接離するSWin側の接点)を有し；前記デジタル信号処理装置(7)は、該端子の「接続」(SWin=H)から「非接続」(SWin=L)へのレベル切換りに対応して、メモリ(7c)に保持する停止順番および停止タイミングに従って各スイッチング電源回路(4,5,6)の電源出力を停止する；上記（１）に記載の電源装置。
【００１５】
すなわちこれは、メインスイッチ(2)の閉に応答してデジタル信号処理装置(7)に起動用のバッテリ電圧を印加するスイッチ手段(RAC,RA1,RA2)を、メインスイッチ(2)の閉から開への切換りの検出に併用する態様である。メインスイッチ(2)の開閉あるいは入力交流電圧の低下を検出する別途の手段の付加が必要無く、電源停止制御のための回路付加や処理プログラムが簡略になる。
【００１６】
（３）オペレータの指示を入力する手段(21〜24)，表示手段(26d,26f)，入力読込み及び表示を制御する操作部制御手段(25)，情報読み書き装置(66)，作像機構(101-122)および顕像形成制御手段(61,51)を有し、画像信号に対応した顕像を用紙上に形成する顕像形成装置(100)；および、
それぞれが、トランス，該トランスの１次巻線にＰＷＭパルスに応答してスイッチング給電する１次側回路および該トランスの２次巻線に発生する電圧を整流し負荷に給電する２次側回路、を有する、前記顕像形成装置の高電力消費負荷に給電する高出力直流電源回路(4)および制御系回路に給電する低出力直流電源回路(5,6)，前記１次側回路に直流電圧を与える整流平滑回路(3)，交流電源(AC)と前記整流平滑回路(3)の間に介挿されたメインスイッチ(2)，バッテリ(B1)，前記スイッチング電源回路(4,5,6)の１つの出力電圧を受ける受電端子(Vcc)を有し前記１次側回路に前記ＰＷＭパルスを与え前記メインスイッチ(2)の開又は前記整流平滑回路(3)の電圧低下に対応してメモリ(7c)に保持する停止順番および停止タイミングに従って各スイッチング電源回路(4,5,6)の電源出力を停止するデジタル信号処理装置(7)、及び、前記メインスイッチ(2)からスイッチング電源回路(4,5,6)に至るラインに給電があると前記バッテリ(B1)を前記受電端子(Vcc)に接続するスイッチ手段(RAC, RA1,RA2)、を含む電源装置(80)；
を備える画像形成装置。
【００１７】
これによれば、メインスイッチ(2)が開くと、あるいはメインスイッチ(2)の開もしくはその他の原因により整流平滑回路(3)の電圧が低下すると、デジタル信号処理装置(7)が、メモリ(7c)に保持する停止順番および停止タイミングに従って各スイッチング電源回路(4,5,6)の電源出力を停止する。従って、メモリ(7c)に、メインスイッチ(2)がいきなり開かれる場合の顕像形成装置(100)のトラブルを回避もしくは最小限とする停止順番および停止タイミング、すなわち最適な電源停止シーケンス、を設定しておくことにより、顕像形成装置(100)のトラブルを避ける又は最小限にすることができる。
【００１８】
デジタル信号処理装置(7)がメモリ(7c)から停止順番および停止タイミングを得てそれに基づいて停止制御を行うので、デジタル信号処理装置(7)と顕像形成装置(100)のコントローラたとえばシステムコントローラとの通信が阻害される場合や、システムコントローラのＣＰＵが暴走するときでも、最適な電源停止シーケンスが実現し、その信頼性が高い。上記（１）に記載の作用効果も得られる。
【００１９】
（４）前記デジタル信号処理装置(7)は、前記メインスイッチ(2)の開又は前記整流平滑回路(3)の電圧低下に対応してまず前記顕像形成制御手段(61,51)にそれを報知し、それからメモリ(7c)に保持する停止順番および停止タイミングに従って各スイッチング電源回路(4,5,6)の電源出力を停止し；前記顕像形成制御手段(61,51)は、前記報知に対応して前記情報読み書き装置(66)に終了指示信号を与える、上記（３）に記載の画像形成装置。
【００２０】
これによれば、電源停止となる前に顕像形成制御手段(61,51)が情報読み書き装置(66)に終了指示信号を与えるので、情報読み書き装置(66)はそこで電源停止に適応しうる動作終了状態に遷移する。これにより、電源停止による情報読み書き装置(66)のトラブルが回避出来る。読み書きデータの毀損を避ける又は最小限にすることができる。
【００２１】
（５）画像形成装置は更に、前記停止順番および停止タイミングを記憶する不揮発性記憶手段(26a)を含み；前記デジタル信号処理装置(7)は、該不揮発性記憶手段(26a)の停止順番および停止タイミングを自己の内部メモリ(7c)に書込む、上記（３）又は（４）に記載の画像形成装置。
【００２２】
これによれば、デジタル信号処理装置(7)に停止順番および停止タイミングを常時固定的に設定しておく必要が無く、デジタル信号処理装置(7)のシステム構成を簡易に出来る。あるいはシステム設計が簡易になる。簡易なデジタル信号処理装置(7)を用いることができる。
【００２３】
（６）前記操作部制御手段(25)は、前記オペレータの指示を入力する手段(21〜24)による変更指示に対応して、前記不揮発性記憶手段(26a)の前記停止順番および停止タイミングを変更する、上記（５）に記載の画像形成装置。
【００２４】
これによれば、不揮発性記憶手段(26a)の停止順番および停止タイミングを書き変えることにより、電源停止シーケンスの変更又は調整をすることができる。オプション機器又は回路の追加もしくは削除をするときには、それに対応して電源停止シーケンスを再設定出来る。
【００２５】
本発明の他の目的および特徴は、図面を参照した以下の実施例の説明により明らかになろう。
【００２６】
【実施例】
図１に本発明の１実施例の複合機能複写機の外観を示す。この複合機能複写機は、大略で、自動原稿送り装置〔ＡＤＦ〕３０と、操作部２０と、カラースキャナ１０と、カラープリンタ１００と、中継ユニット３２と、ステープラ及び作像された用紙を大量に積載可能なシフトトレイ付きのフィニッシャ３４と、両面反転ユニット３３と、給紙バンク３５と、大容量給紙トレイ３６及び１ビン排紙トレイ３１、の各ユニットで構成されている。
【００２７】
図２に、カラープリンタ１００の構成を示す。１０１はベルト状像担持体たる可撓性の感光体ベルトであり、感光体ベルト１０１は、回動ローラ１０２，３間に架設され、回動ローラ１０２の回転駆動により図中矢印Ａ方向（時計方向）に搬送される。図中１０４は、感光体ベルト１０１表面を均一に帯電する帯電チャージャ、図中１０５は、像書込みユニットであるレーザ露光装置である。また、図中１０６はカラー現像装置であり、１０６ａはマゼンタ、１０６ｂはシアン、１０６ｃはイエロー、１０６ｄは黒現像ユニットである。
【００２８】
更に、図中１０９は、像担持体かつ中間転写媒体たる中間転写ベルトであり、中間転写ベルト１０９は回動ローラ１１０−１１２に架設され、回動ローラ１１０の回転駆動により図中矢印Ｂ方向（反時計方向）に搬送される。感光体ベルト１０１と、中間転写ベルト１０９は、感光体ベルト１０１の無記号の回動ローラ部で接触している。該接触部の中間転写ベルト１０９側には、導電性を有するバイアスローラ１１３が、中間転写ベルト１１０裏面に所定の条件で接触している。
【００２９】
感光体ベルト１０１は帯電チャージャ１０４により一様に帯電された後、レーザ露光装置１０５による、画像記録信号で変調されたレーザ光の走査により、露光される。これにより感光体ベルト１０１上に静電潜像が形成される。ここで、レーザ光を変調する画像記録信号は、所望のフルカラー画像をマゼンタ，シアン，イエロー、及び黒（Ｂｋ）の色情報に分解した、各色（単色）宛てのものであり、１色宛ての静電潜像の形成と、現像装置１０６ａ−１０６ｄの中の該色宛のものによる現像が、色数分（例えばマゼンタ，シアン，イエロー、及び黒、計４回）繰返される。現像により現われた顕像（トナー像）は、それぞれ中間転写ベルト９に重ね合わせ転写される。
【００３０】
即ち、図中矢印Ａ方向に回転する感光体ベルト１上に形成される各単色画像（トナー像）は、感光体ベルト１０１と同期して図中矢印Ｂ方向に回転する中間転写ベルト１０９上に、マゼンタ，シアン，イエロー、及び黒の単色毎に、バイアスローラ１１３に印加された所定の転写バイアスにより順次重ね転写される。中間転写ベルト１０９上に重ね合わされたマゼンタ，シアン，イエロー、及び黒の画像は、給紙台１１６の給紙カセット１１６ａから給紙ローラ１１７，搬送ローラ対１１８ａ，１１８ｂ、レジストローラ対１１９ａ，１１９ｂを経て転写ローラ１１４へ搬送された転写紙上に一括転写される。転写終了後、転写紙上のトナー像は定着装置１２０により転写紙に定着（加熱圧着）される。これによりフルカラー画像が完成し、転写紙は、排紙ローラ対１２１ａ，１２１ｂを経て排紙スタック部１２２に排出される。
【００３１】
なお、図中１０７は、感光体ベルト１０１に常時当接し、感光体ベルト１０１上のトナーを拭い取るクリーニングブレード、図中１１５は、中間転写ベルト１０９のクリーニング装置で、該クリーニング装置１１５のクリーニングブラシ１１５ａは、画像形成動作中には中間転写ベルト１１０表面から離間した位置に保持され、形成像が上述の転写紙上に転写された後に中間転写ベルト１１０表面に当接される。
【００３２】
また、感光体ベルト１０１，帯電チャージャ１０４，中間転写ベルト１０９，クリーニング装置１０７，１１５は、プロセスカートリッジに一体的に組付けられてユニット化されている。
【００３３】
１０８が、感光体ベルト１０１上のトナー付着量を検出するためのトナー付着量センサである。今回使用したトナー付着量センサ１０８は、発光部が赤外発光ダイオード、拡散反射光受光部がフォトダイオードの、フォトダイオードの受光量に応じたレベルの電圧Ｖｓ即ち検出信号を発生し出力するもの、即ち、拡散反射光光量を測定するトナー濃度センサ、である。
【００３４】
定着装置１２０の定着ローラの内部には、定着ヒータ（ハロゲンランプ）１２３Ｃがあり、この定着ヒータ１２３Ｃに、定着通電回路８５（図４）が通電し、これにより定着ヒータ１２３Ｃが発熱し且つ赤外線を発生して、定着ローラを加熱する。
【００３５】
図３に、図１に示す複写機の電気系システムの概要を示す。複写機メカ制御部すなわち画像読取りおよび画像形成プロセス制御の主要部に、メイン制御板５０上の１つのＭＰＵ５１と、スキャナ制御板１１上の１つのＣＰＵ１２が用いられている。ＭＰＵ５１は作像シーケンスおよび定着制御とシステム関係の制御を、ＣＰＵ１２はスキャナ関係の制御をそれぞれ行う。ＭＰＵ５１とＣＰＵ１２とは、画像データインターフェース及びシリアルインターフエースによって接続されている。
【００３６】
また、図３において、２０は操作部、７０は入出力電気回路を搭載したＩ／Ｏ制御板、９２は画像露光用のレーザ光を制御するＬＤ制御板、４１は給紙制御板、１３はＣＣＤを搭載する読み取り制御板、９０はマザーボードである。
【００３７】
６０は、パソコン，ワープロなどホストのドキュメントを印刷するプリンタ機能及びコピー，ファクシミリ，プリンタの複合動作モードを制御するためのプリンタコントローラ（ボード）である。９１は、複合機能を実現するためのアプリケーション拡張ユニットで、ＦＡＸ機能を搭載したファクシミリ制御ユニットである。８０はＤＣ電源／ＡＣ制御板である。
【００３８】
図４に、電源装置であるＤＣ電源／ＡＣ制御板８０から、ファクシミリ制御ユニット９１，定着ヒータ１２３Ｃ，Ｉ／Ｏ制御板（入出力インターフエイス）７０，メイン制御板（メインコントローラ）５０，マザーボード９０及びプリンタコントローラ６０への給電系統の概要、ならびに、プリンタコントローラ６０の概要を示す。
【００３９】
図４を参照すると、画像形成プロセスを制御するメイン制御板５０には、ＭＰＵ５１、ＣＰＵ周辺ＡＳＩＣ(Application Specific IC)５４、画像処理ＡＳＩＣ５３、およびプリンタコントローラ６０とのインタフェース機能および画像データの圧縮伸張機能を有したＩ／Ｆ（インターフェイス）５２がある。
【００４０】
システムの制御を司るプリンタコントローラ６０には、複合機能を実現するためのＭＰＵ６１とメイン制御板５０とのインタフェースと操作部との通信機能およびメモリの制御機能を有した周辺ＡＳＩＣ６４およびその他がある。
【００４１】
原稿を光学的に読み取る原稿スキャナ１０は、読み取りユニットにて、原稿に対するランプ照射の反射光をミラー及びレンズにより受光素子に集光する。受光素子（ＣＣＤ）は、センサー・ボード・ユニット（ＳＢＵ）１３にあり、ＣＣＤに於いて電気信号に変換された画像信号は、ＳＢＵ１３上でディジタル信号すなわち読取った画像デ−タに変換された後、ＳＢＵ１３から、メイン制御板５０上の画像処理ＡＳＩＣ５３に出力される。
【００４２】
ＳＢＵ１３からの読取り画像デ−タは、画像処理ＡＳＩＣ５３に転送され、画像処理ＡＳＩＣ５３が、光学系及びディジタル信号への量子化に伴う信号劣化（スキャナ系の信号劣化：スキャナ特性による読取り画像デ−タの歪）を補正し、該画像デ−タをプリンタコントローラ６０に転送して画像メモリＭＥＭ６５又はハードディスク装置（ＨＤＤ）６６に書込む。もしくは、プリンタ出力のための処理を施してプリンタ１００のＬＤ制御板９２に与える。
【００４３】
すなわち、画像処理ＡＳＩＣ５３には、読取り画像デ−タを画像メモリＭＥＭ６５又はＨＤＤ６６に蓄積して再利用するジョブと、メモリＭＥＭ６５に蓄積しないでＬＤ制御板９２上のビデオ・データ制御（ＶＤＣ）に出力してレ−ザプリンタ機能で作像出力するジョブとがある。ＭＥＭ６５に蓄積する例としては、１枚の原稿を複数枚複写する場合、スキャナ１０を１回だけ動作させ、読取り画像デ−タをＭＥＭ６５に蓄積し、蓄積データを複数回読み出す使い方がある。ＭＥＭ６５を使わない例としては、１枚の原稿を１枚だけ複写する場合があり、読取り画像デ−タをそのままプリンタ出力用に処理すれば良いので、ＭＥＭ６５への書込みを行う必要はない。また、文書蓄積（格納）の場合には、ＭＥＭ６５にかえてＨＤＤ６６に蓄積する。
【００４４】
まず、メモリＭＥＭ６５およびＨＤＤ６６のいずれも使わない場合、画像処理ＡＳＩＣ５３は、読取り画像データに画像読取り補正を施してから、面積階調に変換するための画質処理を行う。画質処理後の画像データはＬＤ制御板９２上のＶＤＣ（ビデオデータコントローラ）に転送する。面積階調に変化された信号に対し、ドット配置に関する後処理及びドットを再現するためのパルス制御をＶＤＣ(Video Data Control)で行い、レ−ザプリンタ機能によって転写紙上に再生画像を形成する。
【００４５】
メモリＭＥＭ６５に蓄積し、それからの読み出し時に付加的な処理、例えば画像方向の回転，画像の合成等を行う場合は、画像読取り補正を施した画像データは、プリンタコントローラ６０の、画像メモリアクセス制御機能がある周辺ＡＳＩＣ６４に送られる。ここではＭＰＵ６１の、フラッシュＥＥＰＲＯＭに格納された動作プログラムに従った制御によって、画像データとメモリモジュ−ルＭＥＭ６５のアクセス制御，外部パソコンＰＣのプリント用データの展開（文字コ−ド／キャラクタビット変換），メモリー有効活用のための画像データの圧縮／伸張を行う。周辺ＡＳＩＣ６４へ送られたデータは、データ圧縮後ＭＥＭ６５へ蓄積し、蓄積データを必要に応じて読み出す。読み出しデータは伸張し、本来の画像データに戻し周辺ＡＳＩＣ６４から画像処理ＡＳＩＣ５３へ戻される。
【００４６】
画像処理ＡＳＩＣ５３へ戻されると、そこで画質処理を、そしてＬＣＤ制御板９２上のＶＤＣでのパルス制御を行い、レーザプリンタ機能によって転写紙上に顕像（トナ−像）を形成する。文書の保管の場合は、このＭＥＭ６５に関する説明を、ＭＥＭ６５をＨＤＤ６６と読み変えた説明となる。
【００４７】
ハードディスク装置ＨＤＤ６６は、大量の書画の蓄積管理を実現するために備えたのである。この実施例では、周辺ＡＳＩＣ６４のメモリコントローラにＨＤＤ６６が接続されており、ＭＥＭ６５のメモリ容量が不足する場合ならびに電源が切断されても蓄積を継続する場合に、画像データがＨＤＤに格納される。複数の定型の原稿（フォーマット原稿）をスキャナで読み込み保持する場合や、パソコンＰＣから定型文書あるいは保管文書を格納する場合には、ＨＤＤ６６に画像データが書込まれる。また、パソコンＰＣから、ＣＤ−ＲＯＭ，ＤＶＤ(Degital Video Device)等の情報媒体の画像をＭＥＭ６５あるいはＨＤＤ６６に読込むことが出来る。
【００４８】
複合機能の１つであるＦＡＸ送信機能は、原稿スキャナ１０の読取り画像データを画像処理ＡＳＩＣ５３にて画像読取り補正を施し、ＦＡＸ制御ユニット（ＦＣＵ）９１へ転送する。ＦＣＵ９１にて公衆回線通信網へのデータ変換を行い、該通信網へＦＡＸデータとして送信する。ＦＡＸ受信は、通信網からの回線データをＦＣＵ９１にて画像データへ変換し、画像処理ＡＳＩＣ５３へ転送される。この場合特別な画質処理は行わず、ＬＣＤ制御板９２上のＶＤＣにおいてドット再配置及びパルス制御を行い、レーザプリンタ機能によって転写紙上に顕像を形成する。
【００４９】
メイン制御板５０のＭＰＵ５１は、画像データの流れを制御し、システムコントローラ６０のＭＰＵ６１はシステム全体を制御し、各リソースの起動を管理する。このデジタル複合機能複写機の機能選択は、操作部２０にて選択入力し、コピー機能，ＦＡＸ機能等の処理内容を設定する。
【００５０】
プリンタコントローラ６０の電源は、休止モード時でも通電状態にある＋５ＶＥが、ＤＣ電源／ＡＣ制御板８０上の第２電源回路５から供給される。メイン制御板５０には、休止モード時にスイッチ８４によって通電がオフされる＋５Ｖが第２電源回路５から供給される。Ｉ／Ｏ制御板７０には、同じく休止モード時に通電がオフされる＋５Ｖと＋２４Ｖがそれぞれ第２電源回路５および第１電源回路４から供給される。
【００５１】
第１電源回路４，第２電源回路５および起動電源回路６ならびに定着通電回路８５を搭載したＤＣ電源／ＡＣ制御板８０には、ユーザーがオン/オフするメインスイッチ２を介して、外部のＡＣ電源１例えば商用交流が給電される。定着通電回路８５には外部からのＡＣ電圧が与えられる。
【００５２】
直流変換回路３が、外部からのＡＣ電圧を直流電圧に整流および平滑化する。すなわち直流変換回路３は、整流平滑回路であり、全波整流ブリッジおよび平滑コンデンサを含む。この回路３の略１００Ｖの出力直流電圧が第１電源回路４および第２電源回路５に印加される。これらの回路４および５は、それぞれ５Ｖ（制御系電圧）出力用のＤＣ／ＤＣコンバータおよび２４Ｖ（モータ，ソレノイド，リレーなどの駆動電圧）出力用のＤＣ／ＤＣコンバータを含む。ＤＣ電源／ＡＣ制御板８０には、これらＤＣ／ＤＣコンバータ回路４，５を制御するＤＳＰ（Digital Signal Processor）であるデジタル制御部７（以下ＤＳＰ７という）および起動電源回路６がある。
【００５３】
第１電源回路４および第２電源回路５はいずれも、スイッチングレギュレータ，その出力を一次巻線に受ける変圧器，その２次巻線の電圧を整流平滑する回路およびその出力をＤＳＰ７にフィードバックする出力回路を含み、入力ＤＣは、直流変換回路３が出力するＤＣである。
【００５４】
第２電源回路５の＋５ＶＥ（＋５Ｖの電圧）の出力ラインにスイッチ８４が介挿されている。このスイッチ８４のオン／オフを行うための制御信号がプリンタコントローラ６０からスイッチ８４に与えられる。省エネのための休止モードに移行するとき、プリンタコントローラ６０はこの制御信号でスイッチ８４をオフにし、ＤＳＰ７に第１電源回路４の出力停止指示を与えて、回路４のＤＣ出力動作を停止させる。
【００５５】
定着通電回路８５のヒータ通電の目標温度を、トナー像を転写した転写紙の定着処理に定められた定着動作温度として定着ローラの温度をそれに維持する、コピースタートあるいはプリントコマンドに応答して実質上遅れ時間無く画像形成を開始することが出来るスタンバイモード（作動モード）、及び、電力消費を低くするために目標温度を定着動作温度の８０％とし他はスタンバイモードと同様な状態であって操作入力があるとスタンバイモードへの復帰が直ちに行える低電力モード、ではプリンタコントローラ６０は上記制御信号でスイッチ８４をオンにし、かつ、ＤＳＰ７に第１電源回路４の出力指示を与えて、回路４にＤＣ出力動作をさせる。
【００５６】
すなわち、省エネルギーのための休止モードではスイッチ８４がオフかつ第１電源回路４がオフ（出力停止）で、プリンタコントローラ６０，操作部２０，圧板開閉検知の、複写機使用の可能性を伺わせるオペータの行為又はパソコンＰＣのプリントコマンドを検知するに最小限の電気素子又は回路に＋５ＶＥが継続して印加される。プリンタコントローラ６０においては、該検知を待ちそれに応答してスイッチ８４をオンにする回路ならびに不揮発保持が必要とされるデータを格納するメモリに＋５ＶＥが継続して印加される。
【００５７】
なお、低電力モード時は、全てに電源が供給されており、定着ヒータ１２３Ｃの設定温度のみを下げている。この実施例では、定着通電回路８５は、トライアックを用いる位相制御により定着ヒータ１２３Ｃに交流通電する交流回路である。なお、トライアックとＡＣ入力の間に、第１電源回路４の＋２４Ｖ出力でオンに駆動されるヒータ電源リレーがあり、第１電源回路４が＋２４Ｖを発生すると該ヒータ電源リレーがオンしてトライアックがＡＣ入力に接続される。第１電源回路４が＋２４Ｖの出力を停止すると、ヒータ電源リレーがオフして、トライアックがＡＣ入力から遮断される。メイン制御板５０のＭＰＵ５１が、定着ローラの温度（定着温度）が目標温度になるように、トライアックの導通位相を制御する。
【００５８】
操作部２０からのキーインデータの解析や表示の制御は、プリンタコントローラ６０のＭＰＵ６１が制御を行い、操作部２０とのインターフェイスは周辺ＡＳＩＣ６４が受け持っている。周辺ＡＳＩＣ６４と操作部２０とは、この実施例では、マザーボード９０とメイン制御板５０およびスキャナ制御板１１を経由して接続されている。プリンタコントローラ６０には、操作部２０と同様にマザーボード９０とメイン制御板５０およびスキャナ制御板１１を経由して圧板開閉検知（図示略）が接続されている。
【００５９】
圧板開閉検知は、ＡＤＦ３０がスキャナに接続されている時には、ＡＤＦ３０の開閉を検出する検知スイッチであり、ＡＤＦ３０の装着が無い時には、原稿押さえ用の圧板の開閉を検出する検知スイッチである。いずれにしても圧板開閉検知は、ＡＤＦ又は原稿押さえ用の圧板が開放状態かどうかを示す信号を発生し、これが、画像処理動作状態（作動モード），スタンバイモード（作動モード），低電力モード及び休止モードのいずれの時でも、スキャナ制御板１０，メイン制御板５０及びマザーボード９０を介して、プリンタコントローラ６０の周辺ＡＳＩＣ６４に与えられ、ＭＰＵ６１がこの信号を読み取る。開放状態かどうかを示す信号を表すための電源（＋５ＶＥ）および操作部２０の入力キーのオンを検出して検出信号を発生するための電源（＋５ＶＥ）は、マザーボード９０，メイン制御板５０及びスキャナ制御板１０を介して、プロセスコントローラ６０から、開閉検知スイッチおよび操作部２０に与える。
【００６０】
なお、ＡＤＦ３０を装備する場合、それはスキャナ制御板１１に接続される。ＡＤＦ３０の原稿台に原稿があるか否を検出する原稿センサの検出信号も、スキャナ制御板１１，メイン制御板５０及びマザーボード９０を介して、プリンタコントローラ６０の周辺ＡＳＩＣ６４に与えられ、ＭＰＵ６１がこの信号を読み取る。原稿センサが原稿の有無をあらわす検出信号を発生するための電源（＋５ＶＥ）も、マザーボード９０，メイン制御板５０及びスキャナ制御板１０を介して、プロセスコントローラ６０から、原稿センサに与える。
【００６１】
ファクシミリ制御ユニットＦＣＵ９１は、ＦＣＵ９１にて公衆回線通信網ＰＮへのデータ変換を行い、ＰＮへＦＡＸデータとして送信する。ＦＡＸ受信は、ＰＮからの回線データをＦＣＵ９１にて画像データへ変換し、ＡＳＩＣ６４を経由して、ＡＳＩＣ５３に直接に、又は一旦ＭＥＭ６５に蓄積してから、受信終了または蓄積量が限度に達したときに、ＡＳＩＣ６４を経由して、ＡＳＩＣ５３に転送される。この場合特別な画質処理は行わず、プリンタ１００においてドット再配置及びパルス制御を行い、プリンタ１００の作像ユニットに於いて転写紙上に顕像を形成する。
【００６２】
図５の（ａ）に、操作部２０の上面を拡大して示し、図５の（ｂ）には、操作部２０の回路ブロックを示す。操作部２０は、ケース，液晶表示装置（ＬＣＤ）２６ｆ，操作キー群２１ａ，２１ｂ，２１ｄ，２３，２４，表示ＬＥＤ（発光ダイオード）２１ｅ，２１ｆ，２２等によって構成されている。
【００６３】
電源キー２１ａは、省エネモード（休止モード）から作動モードに、またその逆への切換えを指示するための操作キーである。省エネモードが設定されている時には作動モードであることを表すための表示ＬＥＤ２１ｅは非点灯である。この状態で電源キー２１ａが一回押されると、省エネモードから作動モードに切換り、作動モード表示ＬＥＤ２１ｅが点灯する。作動モードであるときに電源キー２１ａが一回押されると、作動モードから省エネモードに切換り、作動モード表示ＬＥＤ２１ｅが消灯する。表示ＬＥＤ２１ｆは、複写機のコンセントが商用交流電源ラインに接続され、しかも複写機のおおもとの電源スイッチであるメインスイッチ２が閉の間は常時点灯している。つまり、複写機のおおもとの電源がオンであると、省エネモードか作動モードかに係わらず、表示ＬＥＤ２１ｆは点灯している。
【００６４】
図５の（ｂ）に、操作部２０の電気制御系を示す。この制御系の主体は、プリンタコントローラ６０のＭＰＵ６１とコミュニケーションし、操作部２０の入力を読取り、ボード上の表示を制御するＣＰＵ２５，このＣＰＵ２５の制御プログラムが格納されているＲＯＭ２６ｂ，制御時にデータの一時格納等を行うためのＲＡＭ２６ｃ，ＬＣＤ（表示パネル）２６ｆの描画データを格納するＶＲＡＭ２６ｅ，このＶＲＡＭ２６ｅに接続されＬＣＤ２６ｆの描画タイミング制御等を行う液晶表示コントローラ（ＬＣＤＣ）２６ｄ等がある。ＬＣＤＣ２６ｄには、ＣＦＬの光源をバックライト２７ｂとして有するＬＣＤ２６ｆが接続される。ＣＰＵ２５には更に、ＣＦＬバックライト２７ｂを駆動するインバータ２７ａ，操作キー群２１ａ，２１ｂ，２１ｄ，２３，２４のキーマトリクス２８ａ，表示ＬＥＤ２１ｅ，２１ｆ，２２のＬＥＤマトリクス２８ｃおよびそれらのＬＥＤを駆動するＬＥＤ駆動装置２８ｂ等が接続されている。また、ＣＰＵ２５が接続されたデータバスには、画像処理モード記憶用の不揮発性ＲＡＭ（ＮＶＲＡＭ）２６ａが接続されている。
【００６５】
操作キー２１ｄは、操作ボード入力に応答して対話型で各種モードの設定あるいは変更を行うモード設定コールキーであり、オペレータがこれを操作すると、ＣＰＵ２５がＶＲＡＭ２６ｅに格納しているモードメニュー画面をＬＣＤ２６ｆに表示し、メニュー上のモード項目にオペレータがタッチ（指定）すると、ＣＰＵ２５が、指定があったモードの、現在の設定値およびデフォルト（標準値）を示す設定入力画面をＬＣＤ２６ｆに表示する。そこにオペレータが入力を行うと、ＣＰＵ２５は画面表示を入力値に変える。オペレータが画面上の実行キーにタッチすると、そのとき設定入力画面の設定値又は設定状態が、モード項目宛てで、ＮＶＲＡＭ２６ａに更新登録される。
【００６６】
このような設定が可能なモードの１つに、電源出力の停止順番を設定する電源停止モードがある。電源停止モードをオペレータが指定するとＣＰＵ２５は、図１０の（ｂ）に示すような順番テーブルをＬＣＤ２６ｆに表示する。オペレータは、順番テーブルの「時間値」の欄および「停止するＰＷＭ」の欄にデータを入力し、あるいは変更を行うことができる。ただし、時間値は、ＤＣ電源／ＡＣ制御板８０上の、設計上予定した直流変換回路３の容量およびスイッチング電源回路４，５，６の数と電力容量、から定まる出力持続可能最長時間を上限値として書き換えが可能であり、それより長い入力は受け入れない。
【００６７】
オペレータが順番テーブルをＬＣＤ２６ｆに表示してその内容を変更して実行を支持すると、ＣＰＵ２５は、変更された順番テーブルをＮＶＲＡＭ２６ａに更新書込みしてから、プリンタコントローラ６０の周辺ＡＳＩＣ６４の内部のメモリコントローラに、ＮＶＲＡＭ２６ａの順番テーブルの、ＤＳＰ７上のＲＡＭ７ｃへの転送書込みを要求して、ＲＡＭ７ｃの順番テーブルも、変更があったものに更新する。
【００６８】
なお、メインスイッチ２が閉になって電源回路４，５，６が各部に直流電圧を印加し、すべての制御回路が起動し初期化を終えてレデイになった直後に、ＤＳＰ７が、プリンタコントローラ６０の周辺ＡＳＩＣ６４の内部のメモリコントローラに、ＮＶＲＡＭ２６ａの順番テーブルの、ＤＳＰ７上のＲＡＭ７ｃへの転送書込みを要求して、ＲＡＭ７ｃに書込む。従ってメインスイッチ２が閉の間は常に、ＲＡＭ７ｃに順番テーブルがある。
【００６９】
詳細は後述するが、メインスイッチ２が開（ＯＦＦ）にされたとき、ＤＳＰ７は、ＲＡＭ７ｃの順番テーブルの停止順番と停止時間間隔に基づいて、各電源回路４，５，６の出力を停止する。
【００７０】
図６に、直流変換回路３，第１電源回路４，第２電源回路５および起動電源回路６の概要を示す。１００Ｖ商用交流電圧が交流入力端子ＩＮ１，ＩＮ２から直流変換回路３に印加される。直流変換回路３には、１００Ｖ商用交流ラインの高周波ノイズが回路３以降の電気回路に入るのを遮断し、しかも該電気回路が発生する高周波ノイズが商用交流ラインに漏出するのを防ぐ入力フィルタがある。交流電圧はこの入力フィルタを通して、全波整流ダイオードブリッジＤＢ１と平滑コンデンサＣ１で構成される整流平滑回路に印加される。
【００７１】
また、交流電圧は抵抗Ｒ１とリレーＲＡＣからなる起動回路にも加わる。交流電圧が加わると、リレーＲＡＣの、ＤＳＰ７の電圧入力端子Ｖｃｃと、バッテリＢ１に接続したダイオードＤ３２及び抵抗器Ｒ２との間の、リレー接点ＲＡ１およびＲＡ２が閉じ、これによりＤＳＰ７の電圧入力端子Ｖｃｃにバッテリ電圧が加わってＤＳＰ７が起動して、第１電源回路５および第２電源回路のドライバＤＲＩＶＥ１１，ＤＲＩＶＥ２１に第１ＰＷＭパルスＰＷＭ１および第２ＰＷＭパルスＰＷＭ２を出力する。これにより、第１電源回路４が２４Ｖ程度の電圧（パワー系電圧）を発生し、第２電源回路５が５Ｖ程度の電圧（制御系電圧）を発生し、この５Ｖ程度の電圧が制御回路各部に印加される。この電圧によって各制御回路が起動する。
【００７２】
直流変換回路３が変換した直流電圧は、第１電源回路４および第２電源回路５のトランスＴＲ１１およびＴＲ２１の１次巻線に印加される。スイッチング素子であるＦＥＴ１１およびＦＥＴ２１がオンになると、直流変換回路３から、各１次巻線，各スイッチング素子ならびに各電流値検出回路ＩＳＥＮ１１およびＩＳＥＮ２１を介して、１次側グランドに電流が流れる。
【００７３】
１次側の各電流値検出回路ＩＳＥＮ１１およびＩＳＥＮ２１は、それぞれに宛てられた閾値よりも各スイッチング素子に流れる電流値の方が大きいと、過電流であることを示す低レベルＬの電流検出信号を、それぞれＤＳＰ７の割り込み入力端Ｉint１およびＩint２に与える。各スイッチング素子に流れる電流値が閾値未満の間は、該電流検出信号を、正常を示す高レベルＨに維持している。
【００７４】
第１電源回路４のドライブ回路ＤＲＩＶ１１は、ＤＳＰ７のスイッチングＯＮ／ＯＦＦ信号である第１のＰＷＭパルスＰＷＭ１を出力するＰＷＭ出力ポートＰＷＭ１につながっている。ＤＲＩＶ１１，トランスＴＲ１１およびスイッチング素子ＦＥＴ１１によって、１次側スイッチ回路が構成され、直流変換回路３の出力電圧をＰＷＭパルスに応答したスイッチングによりチョッピングして、トランスＴＲ１１の１次巻線にパルス通電する。
【００７５】
トランスＴＲ１１の２次側には、２次巻線に誘起したパルス状電圧を直流に変換して出力する出力回路がある。出力回路は、ダイオードＤ１１，Ｄ１２、チョークコイルＣＨ１１、２次側の過電流を検出する２次側過電流検出回路ＩＳＥＮ１２、出力電圧検出回路ＶＳＥＮ１１および平滑コンデンサＣ１１により構成される。
【００７６】
２次側過電流検出回路ＩＳＥＮ１２は、第１電源回路４の出力回路に流れる電流を、その大小に応じた電圧（２次電流検出信号）に変換して出力するよう構成され、ＩＳＥＮ１２から出力された電圧（２次電流検出信号）は、ＤＳＰ７のＡ／Ｄ変換入力ポートＩｆ１１に印加する。
【００７７】
出力電圧検出回路ＶＳＥＮ１１は、第１電源回路４の出力電圧Ｖout１１（２４Ｖ）の電圧に比例する電圧を、ＤＳＰ７のＡ／Ｄ変換入力ポートＶｆ１１に印加する。
【００７８】
また、第２電源回路５のトランスＴＲ２１の２次側の出力回路も第１電源回路４のものと同様な構成であるが、更に、ＤＳＰ７に給電するための起動電源回路６を結合している。この回路６は、トランスＴＲ２１の３次巻線に接続したダイオードＤ３１とコンデンサＣ３１および定電圧回路ＣＶ３１ならびに逆流防止のダイオードＤ３３で構成している。ＤＳＰ７の電源端子ＶｃｃとＧＮＤ間には、バッテリーＢ１とダイオードＤ３２、更に、起動用回路のリレーＲＡＣにより閉駆動されるリレー接片ＲＡ１で開閉される接点、の直列回路が接続している。
【００７９】
起動用回路のリレーＲＡＣにより閉駆動されるもう１つの接片ＲＡ２は、メインスイッチ２の開閉検出用の抵抗器Ｒ２をＤＳＰ７の電源端子Ｖｃｃに接続する。抵抗器Ｒ２のＶｃｃ側端子は、ＤＳＰ７の検出端子ＳＷｉｎに接続されている。メインスイッチ２が閉じてリレーＲＡＣがその接片ＲＡ１，ＲＡ２を閉じているときには、ＤＳＰ７の電源端子Ｖｃｃの電圧（バッテリＢ１の電圧および低電圧素子ＣＶ３１の定電圧出力）が検出端子ＳＷｉｎに加わり、検出端子ＳＷｉｎの検出信号は、メインスイッチ２の閉を示す高レベルＨである。メインスイッチ２が開いてリレーＲＡＣがその接片ＲＡ１，ＲＡ２を開いたときには、抵抗器Ｒ２の電位がＧＮＤ（機器アース）になり、検出端子ＳＷｉｎの検出信号は、メインスイッチ２の開を示す低レベルＬ（機器アース）になる。これが電源ＳＷのＯＦＦ信号である。ＤＳＰ７は、検出端子ＳＷｉｎの信号レベル（Ｈ／Ｌ）に基づいてメインスイッチ２の開，閉を認識する。
【００８０】
図７に、ＤＳＰ７の構成を示す。この例では、イベントマネジャをＰＷＭパルス発生器７ｅに用いている。これには、複数のＰＷＭパルス出力ポートがあり、ＣＰＵ７ａが、各出力ポート宛ての、ＰＷＭパルスおよびパルスデューティを規定するデータを、ＰＷＭパルス発生器７ｅ内のパルス生成制御用のレジスタにロードする。このロードがあるとＰＷＭパルス発生器７ｅは、レジスタのデータで規定されるＰＷＭパルスを発生して、ＰＷＭパルス出力ポートから出力する。この実施例では、２つのＰＷＭパルス出力ポートＰＷＭ１およびＰＷＭ２から、スイッチングドライバＤＲＩＶＥ１１およびＤＲＩＶＥ２１に、各ＰＷＭパルスを出力する。各ＰＷＭパルスの周期およびデューティを規定するデータは、ＣＰＵ７ａがパルス発生器７ｅに設定する。
【００８１】
ＤＳＰ７内のＡ／Ｄ変換器７ｈには、第１電源回路４の出力電流（Ｉｆ１１），出力電圧（Ｖｆ１１）および回路温度（ＴＥＭ）をあらわすフィードバック信号と、第２電源回路５の出力電流（Ｉｆ２１）および出力電圧（Ｖｆ２１）を表すフィードバック信号が、印加される。Ａ／Ｄ変換器７ｈは、インターフエイス７ｇを介したＣＰＵ７ａの制御（指示）のもとに、指定された入力チャンネルに加わっているフィードバック信号をデジタルデータに変換して、自身の出力レジスタにラッチし、変換完了信号を発生する。
【００８２】
ＣＰＵ７ａはこの変換完了信号に応答して、フィードバックデジタルデータ（Ａ／Ｄ変換データ）を読み込んで、電源回路の出力電圧を設定電圧（２４Ｖ，５Ｖ）とするためのＰＷＭパルスデューティの演算と、それを規定するデータの、パルス発生器７ｅへの書込み、もしくは、電源回路の出力電流の異常検出又は第１電源回路４の過熱異常検出を行う。ＣＰＵ７ａの、上述の動作或いは処理を行うプログラムは、ＥＥＰＲＯＭ７ｂに書きこまれている。ＲＡＭ７ｃは、データの一時的な保持或いは保存に用いられる。
【００８３】
再度図６を参照する。商用交流電圧がオンになると、すなわちメインスイッチ２が閉じて商用交流電圧がＩＮ１，ＩＮ２に加わると、ダイオードブリッジＤＢ１で整流された直流電圧により、抵抗Ｒ１を介して起動回路のリレーＲＡＣに電流が流れ、バッテリＢ１の電圧をＤＳＰ７の電源電圧入力端Ｖccに印加するための接片ＲＡ１および抵抗器Ｒ２（ＳＷｉｎ）に入力端Ｖｃｃの電圧を印加するための接片ＲＡ２が閉じる。これにより、ＤＳＰ７に動作電圧が供給され、ＤＳＰ７が起動し、ＣＰＵ７ａが、ＥＥＰＲＯＭ７ｂのプログラムに従って、図８の（ａ）に示す制御動作を行う。
【００８４】
すなわち、図８の（ａ）を参照するとＣＰＵ７ａは、それに動作電圧が加わると、各レジスタ、各データの初期設定を行い入出力ポートを待機状態とし（初期化：ステップ１）、そしてパルス発生器７ｅに与えるＰＷＭパルス（の周期およびデューティ）を規定するデータを格納する出力レジスタであるＰＷＭレジスタに、初期値（ＰＷＭパルス周期，２４Ｖ出力のためのデューティを規定する第１基準値、および、５Ｖ出力のためのデューティを規定する第２基準値）を書込む（ステップ２）。これらのデータは、ＥＥＰＲＯＭ７ｂの、ＣＰＵ動作プログラム上に書き込まれている。なお、以下においてカッコ内にステップ番号又は記号を記入する時には、ステップという語を省略して、ステップ番号又は記号のみを記入する。
【００８５】
次にＣＰＵ７ａは、パルス発生器７ｅの割込みレジスタをリセットして、パルス発生器７ｅのＰＷＭパルス生成制御用のレジスタに、ＰＷＭレジスタのデータを書き込む（３）。パルス発生器７ｅはこの書込みがあつたデータに基づいたＰＷＭパルスの生成（出力）を開始する。なお、パルス発生器７ｅの割込み信号ラインＰＤＰＩＮＴのレベルがＬになるとパルス発生器７ｅがそのＰＷＭパルス出力ポートをハイインピーダンス（出力回路遮断）にしこれによりＦＥＴ（１１／２１）がオフになり、パルス発生器７ｅがその内部の出力禁止フラグを、禁止を表す１とし、この１がある間はハイインピーダンスを継続するが、パルス発生器７ｅの割込みレジスタをリセットするとは、この出力禁止フラグの１をクリアして、禁止解除を表す０にする事を意味する。
【００８６】
次にＣＰＵ７ａは、２００μｓｅｃ時限のプログラムタイマをスタートして（４）、そのタイムオーバに応答するタイマ割込みを許可する（５）。ＣＰＵ７ａは更に、パルス発生器７ｅの割込み信号ラインＰＤＰＩＮＴのレベルＨからＬへの変化に応答する外部割込みを許可する（６）。
【００８７】
ＰＷＭ１，ＰＷＭ２の出力とタイマ割込みで実行する後述の定電圧制御により電源回路４，５，６の出力電圧が安定して、制御回路のすべてが起動して初期化を終えてレディとなった時点に、ＣＰＵ７ａは、プリンタコントローラ６０の周辺ＡＳＩＣの中のメモリコントローラに、ＮＶＲＡＭ２６ａの順番テーブルの、ＲＡＭ７ｃへの転送書込みを要求して、順番テーブルをＲＡＭ７ｃに書込む（７）。
【００８８】
その後は、ＭＰＵ５１（ＵＡＲＴコネクタ７ｋ）から、休止モードへの移行のための第１電源回路４のオフ指示，作動モードへの復帰のための第１電源回路４のオン指示あるいはデータ転送指示が到来するのを待つ（８，１０，１２）。第１電源回路４のオフ指示が到来するとＣＰＵ７ａはレジスタＦＲ２４Ｖにこれをあらわす「１」を書込み（９）、第１電源回路４のオン指示が到来するとＣＰＵ７ａはレジスタＦＲ２４Ｖにこれをあらわす「０」を書込む（１１）。データ転送指示が到来すると、ＣＰＵ７ａはＲＡＭ７ｃの異常データテーブル（ＲＡＭ７ｃ上の１領域）のデータを、ＭＰＵ５１（ＵＡＲＴコネクタ７ｋ）にＵＡＲＴ通信で送出する（１２，１３）。
【００８９】
なお、作動モードから休止モードへの移行条件が成立するとプリンタコントローラ６０のＭＰＵ６１がメイン制御板５０上のＭＰＵ５１に、第１電源回路４のオフ指示を与え、ＭＰＵ５１がこれをＤＳＰ７のＣＰＵ７ａに転送した後に、スイッチ８４をオフにする。休止モードから作動モードへの移行条件が成立するとプリンタコントローラ６０のＭＰＵ６１がスイッチ８４をオンにして、これによってメイン制御板５０上のＭＰＵ５１が起動してからそれに、第１電源回路４のオン指示を与え、ＭＰＵ５１がこれをＤＳＰ７のＣＰＵ７ａに転送する。
【００９０】
操作部２０のキー入力により、電源回路の異常情報の出力が指示されるとプリンタコントローラ６０のＭＰＵ６１は、操作部２０のＣＰＵ２５に、データ受信とＬＣＤ２６ｆへの表示を指示し、そしてメイン制御板５０上のＭＰＵ５１に、ＲＡＭ７ｃの異常データテーブルの、操作部２０（のＲＡＭ２６ｃ）への転送を指示する。これに応答してＭＰＵ５１は、ＲＡＭ７ｃの異常データテーブルのデータをＵＡＲＴ通信で操作部２０（ＵＡＲＴコネクタ７ｋ）に送出する（１２，１３）。このデータ転送が成功したときには、操作部２０のＬＣＤ２６ｆに、ＲＡＭ７ｃの異常データテーブルにあったデータが表示される。
【００９１】
メインスイッチ２が閉から開に切換ると、直流変換回路３の交流入力が止まるので、平滑コンデンサＣ１の電圧が低下を始める。この電圧低下によってリレーＲＡＣのコイル電流が閉保持電流値未満に低下したときに、リレー接片ＲＡ１，ＲＡ２が開き、これによりＤＳＰ７の検出端子ＳＷｉｎの信号レベルが、ＨからＬ（メインスイッチ２開）に切換る。この切換りに応答してＣＰＵ７ａは、メインスイッチ２のオフ（メイン電源遮断）をＭＰＵ５１を経由してプリンタコントローラ６０に報知する（１４，１５）。プリンタコントローラ６０はこの報知に応答して、電源遮断によって機構，電気回路あるいはデータに損傷、破壊等のトラブルを生ずる可能性が考えられる所定のデバイスに終了指示信号を与える。これにより例えばＨＤＤ６６が書き込み中であった場合、ＨＤＤ６６が書き込み動作を終了する。ＣＰＵ７ａはメイン電源遮断を報知すると「電源出力を停止」（１６）に進む。この内容は、図１０を参照して後述する。
【００９２】
次に図８の（ｂ）を参照する。前述のようにＣＰＵ７ｃが割込みを許可（５，６）した後、２００μｓｅｃタイマがタイムオーバするとＣＰＵ７ａは、図８の（ｂ）に示すタイマ割り込み（ＴＩＩ）に進んで、２００μｓｅｃタイマを再スタートし（２１）、Ａ／Ｄ変換器７ｈの、入力電圧チャンネルを、Ｎｏ．０に設定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（２２）、Ａ／Ｄ変換の完了に応答する割込みを許可する（２３）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．０のアナログ信号すなわち第２電源回路５の出力電圧をあらわすフィードバック信号（Ｖｆ２１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進む。
【００９３】
図９に示す割込み（ＡＤ１）でＣＰＵ７ａは、いま終えたＡ／Ｄ変換の入力ポート（チャンネル）に対応して（３１−３４）、それがＮｏ．０であったときには「５Ｖ電圧制御」（３５）を、Ｎｏ．１であったときには「２４Ｖ電圧制御」（３６）を、Ｎｏ．２であったときには「５Ｖ２次側電流異常制御」（３７）を、Ｎｏ．３であったときには「２４Ｖ２次側電流異常制御」（３８）を、Ｎｏ．４であったときには「温度異常制御」（３８）を、実行する。
【００９４】
「５Ｖ電圧制御」（３５）に進むとＣＰＵ７ａは、Ａ／Ｄ変換器７ｈが変換したデータ（第２電源回路５の出力電圧データ）を、レジスタＶｆ２１に読み込んで、それが設定値Ｒｆ５ＶＵ以上（過電圧異常）であるか、あるいは設定値Ｒｆ５ＶＬ以下（低電圧異常）であるか、をチェックする。設定値Ｒｆ５ＶＵ未満かつＲｆ５ＶＬ超であると、今回読みこんだ出力電圧データの、５Ｖに対する誤差量を算出して誤差量をＰＷＭパルスデューティに変換し、このパルスデューティを規定するＰＷＭ２データを算出して、それをＣＰＵ７ａの内部又はＲＡＭ７ｃに定めたＰＷＭ２レジスタに更新書込みして、ＰＷＭ２レジスタのデータをパルス発生器７ｅのＰＷＭ２パルス生成制御用のレジスタに書き込む。これにより、パルス発生器７ｅがパルス出力ポートＰＷＭ２に出力するＰＷＭパルスが、前記出力電圧の誤差量を０にするためのデューティに変わる。これが、第２電源回路５の出力電圧のフィードバック制御である。
【００９５】
第２電源回路５の出力電圧が設定値Ｒｆ５ＶＵ以上又はＲｆ５ＶＬ以下であったときには、ＣＰＵ７ａは、ＰＷＭ１レジスタおよびＰＷＭ２レジスタにＰＷＭデューティ０％のデータを書込む。これにより、パルス発生器７ｅのパルス出力（ＰＷＭ１，ＰＷＭ２）がすべてとまり、ＦＥＴ１１およびＦＥＴ２１がオフになる。次いでＣＰＵ７ａは、それ自身に許可している割込みをすべて禁止する。これにより、交流電圧が１度遮断されてもう一度投入されるまで、ＤＳＰ７が動作を停止し、第１電源回路４および第２電源回路５共に、動作を停止し出力がなくなる。次にＣＰＵ７ａは、ＲＡＭ７ｃの異常データテーブルに、第２電源回路５の出力電圧が設定値Ｒｆ５ＶＵ以上であったときには５Ｖ系過電圧異常データを書込み、設定値Ｒｆ５ＶＬ以下であったときには５Ｖ系低電圧異常データを書込む。
【００９６】
上述の過電圧および低電圧のいずれの異常でもなく、上記のようにＰＷＭパルス（ＰＷＭ２）のデューティを更新した時には、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．１を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し、Ａ／Ｄ変換の完了に応答する割込みを許可する。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．１のアナログ信号すなわち第１電源回路４の出力電圧をあらわすフィードバック信号（Ｖｆ１１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３２から「２４Ｖ電圧制御」（３６）に進む。
【００９７】
「２４Ｖ電圧制御」（３６）は、上述の「５Ｖ電圧制御」（３５）と大筋は同様であり、第１電源回路４の出力電圧Ｖｆ１１を設定値２４Ｖにするように、第１電源回路４のドライバＦＥＴ１１に与えるＰＷＭパルス（ＰＷＭ１）のデューティを、同様にフィードバック制御する。ただし、これは作動モードが指定されている、ＦＲ２４Ｖ＝０（レジスタＦＲ２４Ｖのデータが０）の場合である。
【００９８】
省エネのために休止モードが設定されている、ＦＲ２４Ｖ＝１の場合には、ＣＰＵ７ａは、第１電源回路４のＦＥＴ１１をオフに拘束するＰＷＭデューテイ０％をＰＷＭデータに設定して、これをＰＷＭレジスタに書込む。これにより、第１電源回路４の２４Ｖ出力動作が停止する。すなわち、第１電源回路４がオフになる。
【００９９】
第１電源回路４の出力電圧ＶＦ１１が過電圧異常（出力電圧がＲｆ２４ＶＵ以上）もしくは低電圧異常（Ｒｆ２４ＶＬ以下）であると、ＤＳＰ７のＶＰＵ７ａは第１電源回路４の駆動を停止して、レジスタＦＲ２４Ｖに「１」（第１電源回路４の駆動禁止）を書込んで、ＰＷＭ１データを０（通電デューテイ０：通電停止）として、ＲＡＭ７ｃの異常データテーブルに、第１電源回路４の出力電圧が設定値Ｒｆ２４ＶＵ以上であったときには２４Ｖ系過電圧異常データを書込み、設定値Ｒｆ２４ＶＬ以下であったときには２４Ｖ系低電圧異常データを書込む。
【０１００】
第１電源回路４の出力電圧Ｖｆ１１が正常範囲で、ＰＷＭパルス（ＰＷＭ１）のデューティを更新した時には、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．２を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し、Ａ／Ｄ変換の完了に応答する割込みを許可する。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．２のアナログ信号すなわち第２電源回路５の出力電流をあらわすフィードバック信号（Ｉｆ２１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３３から「５Ｖ２次側電流異常制御」（３７）に進む。
【０１０１】
「５Ｖ２次側電流異常制御」（３７）に進むとＣＰＵ７ａは、レジスタＩｆ２１にＡ／Ｄ変換器７ｈが変換したデータ（第１電源回路４の出力電流データ）を読み込んで、それが設定値Ｒｆ５ＶｉＵ以上（過電流異常）又はＲｆ５ＶｉＬ以下（低電流異常）であるかをチェックする。そうであるとそこでＣＰＵ７ａは第１電源回路４および第２電源回路５の駆動を停止して、制御動作を停止する。そしてＲＡＭ７ｃの異常データテーブルに、第２電源回路５の出力電流が設定値Ｒｆ５ＶｉＵ以上であったときには５Ｖ系過電流異常データを書込み、設定値Ｒｆ５ＶｉＬ以下であったときには５Ｖ系低電流異常データを書込む。
【０１０２】
出力電流値が正常範囲内であるときには、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．３を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し、Ａ／Ｄ変換の完了に応答する割込みを許可する。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．３のアナログ信号すなわち第１電源回路４の出力電流をあらわすフィードバック信号（Ｉｆ１１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３４から「２４Ｖ２次側電流異常制御」（３８）に進む。
【０１０３】
「２４Ｖ２次側電流異常制御」（３８）の内容は、上述の「５Ｖ２次側電流異常制御」（３７）と大要は同様である。この「２４Ｖ２次側電流異常制御」（３８）で第１電源回路４の出力電流（Ｉｆ１１）が過電流異常（出力電流がＲｆ２４ｉＵ以上）もしくは低電流異常（Ｒｆ２４ｉＬ以下）であると、ＤＳＰ７のＶＰＵ７ａは第１電源回路４の駆動を停止して、レジスタＦＲ２４Ｖに「１」（第１電源回路４の駆動禁止）を書込んで、ＰＷＭ１データを０（通電デューテイ０：通電停止）として、ＲＡＭ７ｃの異常データテーブルに、第１電源回路４の出力電流が設定値Ｒｆ２４ｉＵ以上であったときには２４Ｖ系過電流異常データを書込み、設定値Ｒｆ２４ｉＬ以下であったときには２４Ｖ系低電流異常データを書込む。
【０１０４】
第１電源回路４の出力電流（Ｉｆ１１）が正常範囲内であるとＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．４を指定して、Ａ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し、Ａ／Ｄ変換の完了に応答する割込みを許可する。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．４のアナログ信号すなわち第１電源回路４に備わったサーミスタＴＨの温度検出信号（ＴＨＭ）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３４から「温度異常制御」（３９）に進む。
【０１０５】
「温度異常制御」（３９）に進むとＣＰＵ７ａは、レジスタＴＥＭにＡ／Ｄ変換器７ｈが変換したデータ（サーミスタＴＨの温度検出データ）を読み込んで、それが設定値ＲｆＴＥＭＵ以上（過熱異常）かＲｆＴＥＭＬ以下（センサ異常）かをチェックする。設定値ＲｆＴＥＭＵ以上又はＲｆＴＥＭＬ以下であるとそこでＣＰＵ７ａは、第１電源回路４の駆動を停止して、レジスタＦＲ２４Ｖに「１」（第１電源回路４の駆動禁止）を書込んで、ＰＷＭ１データを０（通電デューテイ０：通電停止）として、ＲＡＭ７ｃの異常データテーブルに、検出温度が設定値ＲｆＴＥＭＵ以上（過熱異常）であったときには過熱異常データを書込み、設定値ＲｆＴＥＭＬ以下であったときにはセンサ異常を書込む。
【０１０６】
検出温度が正常範囲内のときには、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．０を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し、Ａ／Ｄ変換の完了に応答する割込みを許可する。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．０のアナログ信号すなわち第２電源回路５の出力電圧をあらわすフィードバック信号（Ｖｆ２１）のデジタル変換を開始し、これを終了すると終了信号（変換データ読取りレディ）を発生する。ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のステップ３１から「５Ｖ電圧制御」（３５）に進む。この「５Ｖ電圧制御」（３５）の内容は前述の通りである。
【０１０７】
このように、フィードバック信号の読み込み（Ａ／Ｄ変換）と、ＰＷＭパルスデューテイの更新，出力異常の検出および温度異常の検出を、所定順で繰返すが、これらの一連、すなわち図８の（ｂ）のステップ２２，２３および図９に示す「Ａ／Ｄ変換終了割込み」（ＡＤ１）のステップ３１−３９、を実行するに要する時間は２００μｓｅｃ未満であるので、この一連の処理は、２００μｓｅｃタイマがタイムオーバする前に完了する。そして、２００μｓｅｃタイマがタイムオーバすると、ＣＰＵ７ａは、図８の（ｂ）に示すタイマ割り込み（ＴＩＩ）を再度実行する。これにより、ＣＰＵ７ａの制御周期は、実質上２００μｓｅｃである。なお、ＰＷＭパルスは１００ＫＨｚ程度の周波数である。
【０１０８】
ＣＰＵ７ａの以上の制御動作により、ＤＳＰ７は、ポートＶｆ２１に入力する出力電圧回路ＶＳＥＮ２１の出力電圧値が所定の電圧となるよう、スイッチング素子ＦＥＴ２１をＯＮ／ＯＦＦするＰＷＭパルスＰＷＭ２を生成し、ドライブ回路ＤＲＩＶ２１に出力する。ドライブ回路ＤＲＩＶ２１を介して、スイッチング素子ＦＥＴ２１がＯＮ／ＯＦＦ駆動され、トランスＴＲ２１が励磁される。そして、２次コイル，３次コイルに誘起した交流電圧が、それぞれ整流平滑され、直流電圧（５Ｖ，５ＶＥ，Ｖｃｃ）が出力される。ＤＳＰ７は常に、出力電圧値（Ｖｆ２１）が所定の電圧値５Ｖとなるよう、スイッチングＯＮ／ＯＦＦのＯＮデューティ演算と、該デューティのパルス出力を続ける。
【０１０９】
また、同様に、ポートＶｆ１１に入力する出力電圧回路ＶＳＥＮ１１の出力電圧値が所定の電圧２４Ｖとなるよう、スイッチング素子ＦＥＴ１１をＯＮ／ＯＦＦするスイッチング信号をＤＳＰ７が演算し、ドライブ回路ＤＲＩＶ１１に出力する。ドライブ回路ＤＲＩＶ１１を介して、スイッチング素子ＦＥＴ１１がＯＮ／ＯＦＦされ、トランスＴＲ１１が励磁される。ＤＳＰ７は常に、出力電圧値（Ｖｆ１１）所定の電圧値２４Ｖとなるよう、スイッチングＯＮ／ＯＦＦのＯＮデューティ演算と、該デューティのパルス出力を続ける。
【０１１０】
ここで一次側のスイッチング素子ＦＥＴ１１又はＦＥＴ２１に過電流が流れたときの動作フローを説明する。
【０１１１】
図８の（ｃ）に、ＦＥＴ１１又はＦＥＴ２１に過電流が流れたときの、ＣＰＵ７ａの外部割込み処理（ＰＤＩ）の内容を示す。すでに説明したが、ＦＥＴ１１又はＦＥＴ２１に過電流が流れると、ＤＳＰ７の割り込み入力ポートＩｉｎｔ１又はＩｉｎｔ２が高レベルＨから低レベルＬとなり、ノアゲート７ｆの出力ＰＤＰＩＮＴが、高レベルＨから、割込み要求レベルのＬに転ずる。するとパルス発生器７ｅ（イベントマネジャ）が、ＣＰＵ７ａの動作周波数の３〜４クロックサイクルの遅延後、ＰＷＭ出力ポートＰＷＭ１およびＰＷＭ２をハード的にハイインピーダンス状態としてこれを保持する出力禁止フラグ（１ビットデータ）を設定し（Ｈ＝１とし）、ＰＷＭパルスの周期およびパルスデューティを定めるデータを格納するレジスタをクリアする。これにより、ＰＷＭ出力ポートＰＷＭ１およびＰＷＭ２はスイッチングＯＮ／ＯＦＦ停止の状態（出力遮断）になる。これによりドライブ駆動回路ＤＲＩＶ１１，ＤＲＩＶＥ２１の出力もＯＦＦ状態に移行し、スイッチング素子ＦＥＴ１１およびＦＥＴ２１は、ＯＦＦになる。
【０１１２】
ＣＰＵ７ａは、図８の（ｃ）の外部割込み（ＰＤＩ）に進むが、この割込みのプログラムの実行を開始するまで数μｓの時間遅れがある。そしてこの割込み処理では、パルス発生器７ｅの出力禁止フラグを解除（０にクリア）し（２５）、そしてパルス発生器７ｅのレジスタにＰＷＭパルス出力のためのデータを設定して、パルス出力を開始する（２６）。この割込みプログラムの実行に数μｓの時間がかかる。以上の処理にて、パルスバイパルスにて１次側のスイッチング素子ＦＥＴ１１，ＦＥＴ２１に流れる過電流を正確に検出し、保護制御を行い、スイッチング電源装置、特にスイッチング素子の破壊，損傷を防ぐことができる。
【０１１３】
第１電源回路４の出力（電圧又は電流）が正常範囲を外れているとき、あるいは、検出温度異常のときには、第１電源回路４の駆動が停止され、しかもＲＡＭ７ｃに異常内容を表わすデータが書込まれるが、第２電源回路５はその出力が正常範囲内である限り、駆動が止められないので、第２電源回路５がプリンタコントローラ６０およびメイン制御板５０ならびに操作部２０に動作電圧５Ｖを与えており、操作部２０の入力キーの操作による電源異常データ読出し指示があると、ＭＰＵ６１がこれに応答して、ＤＳＰ７のＲＡＭ７ｃの異常データテーブルの、操作部２０への転送を、操作部２０のＣＰＵ２５およびメイン制御板５０のＭＰＵ５１に指示する。これに応答してＭＰＵ５１は、ＵＡＲＴコネクタ７ｋから操作部２０へのデータ転送ラインを設定してＣＰＵインターフエイス５４およびＵＡＲＴコネクタ７ｋを介してＤＳＰ７のＣＰＵ７ａに、ＲＡＭ７ｃの異常データテーブルのデータ読出し転送を指示する。これにより、ＲＡＭ７ｃの電源異常データが操作部２０に転送されて、表示パネル２６ｆに表示される。
【０１１４】
ところが、第２電源回路５の出力異常があったときには、第１電源回路４および第２電源回路５の駆動が止められてプリンタコントローラ６０，メイン制御板５０および操作部２０への動作電圧が消えるので、ＤＳＰ７にはメインスイッチがオンであってリレー接片ＲＡ１を介してバッテリＢ１の電圧がＤＳＰ７に加わりＲＡＭ７ｃが電源異常データを保持するものの、該異常データを操作部２０に出力することが出来ない。この場合には、プリンタ１００のカバーを取り外し、ＤＣ電源／ＡＣ制御板８０を見える状態にし、コネクタ７ｋからＭＰＵ５１のインターフェイス５４に接続したコネクタをはずして、代わりに、ＵＡＲＴによる通信機能を有したデータ通信機例えばパソコンのＵＡＲＴコネクタを結合して、揮発性メモリであるＲＡＭ７ｃの電源異常データを読み出す。異常内容をパソコンに読み出し、どの電源回路にて、出力電流が異常なのか、出力電圧が過電圧なのか、全く出力されないのか、もしくは過熱を検知し保護回路が動作したのかを確認することができる。これにより、異常箇所の特定作業を迅速に行うことができる。このようにして、直流電源装置に異常があった場合、異常内容が何なのかを簡単な方法で確認することができる。
【０１１５】
メインスイッチ２が開いて検出端子ＳＷｉｎの信号レベルがＬに切換るとＤＳＰ７のＣＰＵ７ａは、図１０の（ａ）に示す「電源出力を停止」（１３）に進む。ここではＣＰＵ７ａはＲＡＭ７ｃ上の順番テーブルにある時間値１〜ｉのそれぞれを時限値とするタイマー１〜ｉをスタートする。すなわち計時を開始する（４１）。
【０１１６】
図１０の（ｂ）に、図６に示す第１電源回路４と第２電源回路５の動作を制御するＤＳＰ７に宛てた順番テーブルの情報を示す。その順番１の行のデータ群は、ＳＷｉｎの信号レベルがＨからＬに切換ってから、時間値１の経過後に、第１電源回路４へのＰＷＭパルスＰＷＭ１の出力を停止すること、すなわち第１電源回路４のＦＥＴ１１をオフに拘束して電源回路４の出力を停止することを意味する。次の順番２の行のデータ群は、ＳＷｉｎの信号レベルがＨからＬに切換ってから、時間値２の経過後に、第２電源回路５へのＰＷＭパルスＰＷＭ２の出力を停止すること、すなわち第２電源回路５のＦＥＴ２１をオフに拘束して電源回路５および起動電源回路６の出力を停止することを意味する。次の順番３の行のデータ群（のＥＮＤ）は、ＳＷｉｎの信号レベルがＨからＬに切換ってから、時間値３の経過後に、この電源出力停止を終えることを意味する。
【０１１７】
なお、メインスイッチ２が閉から開に切換ってリレーＲＡＣのリレー接片ＲＡ１，ＲＡ２が開いても、ＤＳＰ７がＰＷＭ１およびＰＷＭ２を出力することにより、平滑コンデンサＣ１の残留電力によって電源回路４，５，６が出力を継続する。リレー接片ＲＡ１が開いてＶｃｃ端子がバッテリＢ１から遮断されても定電圧素子ＣＶ３１が、ＶｃｃにＤＳＰ動作電圧を与えるので、平滑コンデンサＣ１に十分な残留電力があり、ＤＳＰ７がＰＷＭ２の出力を継続している間、ＤＳＰ７は、図１０の（ａ）に示す電源出力の停止処理を実施し得る。
【０１１８】
再度図１０の（ａ）を参照する。順番テーブルにある時間値１〜ｉのそれぞれを時限値とするタイマー１〜ｉをスタートするとＣＰＵ７ａは、タイムオーバしたタイマーの数を書込むカウントレジスタＣＮＵをクリア（初期化）して（４２）、タイマーのタイムオーバを待つ（４３）。
【０１１９】
タイマーがタイムオーバする度にＣＰＵ７ａは、カウントレジスタＣＮＵのカウント値ＣＮＵを１インクレメントして（４４）、順番テーブル上の順番ＣＮＵの行の停止するＰＷＭ情報（ＰＷＭｊ）を読出して、ＰＷＭｊの出力を停止する（４６）、すなわち第ｊ電源回路の出力を止める、という一連の処理を行い、読み出したＰＷＭ情報がＥＮＤであると、２００μｓｅｃタイマ割込みを禁止する（４５，４７）。
【０１２０】
この処理により、図１０の（ｃ）に示す順番テーブルの場合、メインスイッチ２の開によりＤＳＰ７の検出端子ＳＷｉｎの信号レベルがＨからＬに切換ってから時間値１の経過時に、第１電源回路４が出力を停止し、その後の、ＳＷｉｎの信号レベルがＨからＬに切換ってから時間値２の経過時に、第２電源回路５および起動回路６が出力を停止する。この起動回路６の出力停止により、ＤＳＰ７への動作電圧が消える。時間値３の経過時に、この電源停止制御を終了する。例えば、時間値１は３００ｍｓｅｃ、時間値２は５００ｍｓｅｃ、時間値３は時間値２よりわずかに長い値であればよく例えば５１２ｍｓｅｃである。
【０１２１】
なお、時間値２が経過したときにＰＷＭ２の出力を停止するので、ＤＳＰ７の端子Ｖｃｃに動作電圧を与える起動電源回路６がスイッチング動作を停止し、その２次側回路のコンデンサＣ３１の電圧が低下を始めるので、時間値３が経過する前に、端子Ｖｃｃの動作電圧が消えてＤＳＰ７が停止する可能性があるが、そのようになっても問題は無い。順番テーブルのデータは、ＤＳＰ７に動作電圧を与える電源回路（宛てのＰＷＭパルス）を停止するまでの時間値の行までに留めてもよい。図１０の（ｂ）に示す例では、順番３の行をデータなしにしてもよい。
【０１２２】
なお、上述の実施例では、メインスイッチ２の閉から開への切換りを、起動回路（Ｒ１，ＲＡＣ）のリレーＲＡＣのオンからオフへの切換りを利用して検出している。リレーＲＡＣは、電源ラインの電圧が、接片閉維持電流を与える電圧の下限値未満に低下するとオフに切換るので、上述の実施例では、ＤＳＰ７は、入力交流電源ラインの電圧低下に応答して「電源出力を停止」（１６）を実行する、とも表現出来る。上述の実施例では、従って、実際にはメインスイッチ２が閉から開に切換らなくても、入力交流電圧がリレーＲＡＣの接片閉維持電圧下限値未満に低下すると、ＤＳＰ７が電源出力停止を行う。
【０１２３】
起動回路のリレーＲＡＣをメインスイッチ２の閉から開への切換り検出および入力交流電圧低下の検出に用いるのに変えて、直流電圧変換回路３の出力電圧を、必要に応じて抵抗分圧回路等を介して降圧して、比較器で設定下限値と比較して、設定下限値未満のとき例えばＬとなる比較器出力を電源ＳＷのＯＦＦ信号としてＤＳＰ７のＳＷｉｎに印加するようにしてもよい。またこれに変えて、直流電圧変換回路３の出力電圧を抵抗分圧回路等を介して降圧して、フォトカプラの発光ダイオードに印加し、フォトカプラの受光側素子の光検知信号をＤＳＰ７のＳＷｉｎに印加するようにしてもよい。あるいは、メインスイッチ２を、開閉検出信号線に介挿する開閉検出接点および接片をも併設したものとして、該開閉検出接点および接片を、図６に示すリレー接点および接片ＲＡ２のＤＳＰ７への接続態様と同様な態様で、ＤＳＰ７に接続してもよい。
【０１２４】
しかしながら、上述のようにリレーＲＡＣをメインスイッチ２の閉から開への切換り検出に用いる態様、あるいは上述のフォトカプラを用いる態様が、回路構成が簡単に済み、絶縁が容易で、しかも動作の信頼性が高いので、好ましい。
【０１２５】
【発明の効果】
メモリ(7c)に、メインスイッチ(2)がいきなり開かれる場合の負荷側のトラブルを回避もしくは最小限とする停止順番および停止タイミング、すなわち最適な電源停止シーケンス、を設定しておくことにより、負荷側のトラブルを避ける又は最小限にすることができる。デジタル信号処理装置(7)がメモリ(7c)から停止順番および停止タイミングを得てそれに基づいて停止制御を行うので、デジタル信号処理装置(7)と負荷側のコントローラたとえば複写機のシステムコントローラとの通信が阻害される場合や、システムコントローラのＣＰＵが暴走するときでも、最適な電源停止シーケンスが実現し、その信頼性が高い。
【図面の簡単な説明】
【図１】本発明の一実施例の電源装置を組み込んだ複合機能複写機の外観を示す正面図である。
【図２】図２に示すカラープリンタ１００の画像形成機構の概要を示すブロック図である。
【図３】図１に示す複写機の電気系統のシステム構成を示すブロック図である。
【図４】図３に示すＤＣ電源／ＡＣ制御板８０上の電源回路の概要と給電される電気制御系統の概要を示すブロック図である。
【図５】（ａ）は図３に示す操作部２０の拡大平面図、（ｂ）は操作部２０の電気系統のシステム構成を示すブロック図である。
【図６】図４に示す第１電源回路４，第２電源回路５および起動電源回路６の電気回路図である。
【図７】図６に示すＤＳＰ（ディジタル制御部）７の電気系統のシステム構成を示すブロック図である。
【図８】図７に示すＣＰＵ７ａの制御動作を示すフローチャートであり、（ａ）は制御動作の概要を、（ｂ）タイマ割込み処理の内容を、（ｃ）は外部割込み処理の内容を示す。
【図９】図７に示すＣＰＵ７ａのＡ／Ｄ変換終了に応答する割込み処理の内容を示すフローチャートである。
【図１０】（ａ）は図８の（ａ）に示す「電源出力を停止」（１６）の内容を示すフローチャート、（ｂ）はＮＶＲＡＭ２６ａに格納されておりＲＡＭ７ｃに書込まれる順番テーブルのデータの内容を示す平面図である。
【符号の説明】
１：ＡＣ電源２：メインスイッチ
２０:操作部
２１ａ，２１ｂ，２１ｄ，２３，２４：操作キー
２１ｅ，２１ｆ，２２：表示ＬＥＤ
２６ｆ：液晶表示装置
１０１：感光体ベルト１０２，１０３：回動ローラ
１０４：帯電チャージャ１０５：レーザ露光装置
１０６：カラー現像装置１０７：クリーニングブレード
１０９：中間転写ベルト１１０−１１２：回動ローラ
１１３：バイアスローラ１１４：転写ローラ
１１５：クリーニング装置１１６：給紙台
１１７：給紙ローラ１１８ａ，１１８ｂ：搬送ローラ対
１１９ａ，１１９ｂ：レジストローラ対
１２０：定着装置１２１ａ，１２１ｂ：排紙ローラ対
１２２：排紙スタック部

Claims

トランス，該トランスの１次巻線にＰＷＭパルスに応答してスイッチング給電する１次側回路、および、該トランスの２次巻線に発生する電圧を整流し負荷に給電する２次側回路、を含む、複数のスイッチング電源回路；
前記１次側回路に直流電圧を与える整流平滑回路；
交流電源と前記整流平滑回路の間に介挿されたメインスイッチ；
バッテリ；
前記スイッチング電源回路の１つの出力電圧を受ける受電端子を有し、前記１次側回路に前記ＰＷＭパルスを与え、前記メインスイッチの開又は前記整流平滑回路の電圧低下に対応して、メモリに保持する停止順番および停止タイミングに従って各スイッチング電源回路の電源出力を停止するデジタル信号処理装置；及び、
前記メインスイッチからスイッチング電源回路に至るラインに給電があると前記バッテリを前記受電端子に接続するスイッチ手段；
を備える電源装置。
前記スイッチ手段は、前記バッテリを前記受電端子に接続／非接続を示す端子を有し；前記デジタル信号処理装置は、該端子の「接続」から「非接続」へのレベル切換りに対応して、メモリに保持する停止順番および停止タイミングに従って各スイッチング電源回路の電源出力を停止する；請求項１に記載の電源装置。
オペレータの指示を入力する手段，表示手段，入力読込み及び表示を制御する操作部制御手段，情報読み書き装置，作像機構および顕像形成制御手段を有し、画像信号に対応した顕像を用紙上に形成する顕像形成装置；および、
それぞれが、トランス，該トランスの１次巻線にＰＷＭパルスに応答してスイッチング給電する１次側回路および該トランスの２次巻線に発生する電圧を整流し負荷に給電する２次側回路、を有する、前記顕像形成装置の高電力消費負荷に給電する高出力直流電源回路および制御系回路に給電する低出力直流電源回路，前記１次側回路に直流電圧を与える整流平滑回路，交流電源と前記整流平滑回路の間に介挿されたメインスイッチ，バッテリ，前記スイッチング電源回路の１つの出力電圧を受ける受電端子を有し前記１次側回路に前記ＰＷＭパルスを与え前記メインスイッチの開又は前記整流平滑回路の電圧低下に対応してメモリに保持する停止順番および停止タイミングに従って各スイッチング電源回路の電源出力を停止するデジタル信号処理装置、及び、
前記メインスイッチからスイッチング電源回路に至るラインに給電があると前記バッテリを前記受電端子に接続するスイッチ手段、を含む電源装置；
を備える画像形成装置。
前記デジタル信号処理装置は、前記メインスイッチの開又は前記整流平滑回路の電圧低下に対応してまず前記顕像形成制御手段にそれを報知し、それからメモリに保持する停止順番および停止タイミングに従って各スイッチング電源回路の電源出力を停止し；前記顕像形成制御手段は、前記報知に対応して前記情報読み書き装置に終了指示信号を与える、請求項３に記載の画像形成装置。
画像形成装置は更に、前記停止順番および停止タイミングを記憶する不揮発性記憶手段を含み；前記デジタル信号処理装置は、該不揮発性記憶手段の停止順番および停止タイミングを自己の内部メモリに書込む、請求項３又は請求項４に記載の画像形成装置。
前記操作部制御手段は、前記オペレータの指示を入力する手段による変更指示に対応して、前記不揮発性記憶手段の前記停止順番および停止タイミングを変更する、請求項５に記載の画像形成装置。