JP2002354793A - 電源装置および画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 電源ＳＷが開いた時に、複数のスイッチング
電源回路の出力を所定シーケンスで停止する。この信頼
性を高くする。シーケンスを調整可とする。ＨＤＤ等の
装備機器の電源遮断による誤動作，故障を防止。 【解決手段】 画像形成の高負荷に給電する電源回路４
および制御系回路に給電する電源回路５，６，それらに
直流電圧を与える整流平滑回路３，これに商用交流を与
える電源ＳＷ ２，及び、電源回路４，５にＰＷＭ１，
ＰＷＭ２を与え、電源ＳＷ ２の突然開又は電源電圧低
下に対応して、ＲＡＭ７ｃに保持する順番テーブルの順
番およびタイミングに従って各電源回路４，５，６の電
源出力を停止する信号処理装置ＤＳＰ７、を含む電源装
置８０；を備える画像形成装置。ＤＳＰ７は、電源出力
を停止する前に画像形成制御手段６１，５１に電源ＳＷ
２のＯＦＦを報知し、ＨＤＤ６６の書込みを終了する。
順番テーブルはＮＶＲＡＭ２６ａに保持し書替え可、Ｒ
ＡＭ７ｃに転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１つの元電源から
給電される複数の電源回路を含み各電源回路から負荷に
給電する電源装置及びそれを用いる画像形成装置に関
し、特に、元電源の給電停止又は電圧低下のときの各電
源回路の電源出力の停止制御に関する。この画像形成装
置の代表的なものは、複写機，プリンタあるいはファク
シミリである。

【０００２】 〔発明の詳細な説明〕

【従来技術】例えば、商用交流を入力し、整流平滑後の
直流電圧を高周波数でスイッチングして、トランスの１
次巻線に印加して、トランスの2次巻線に誘起した電圧
を整流して直流電圧を出力するスイッチング電源回路
が、多くの電気機器に用いられている。この電源回路の
出力電圧は、これを検出してスイッチングの比率すなわ
ちＰＷＭパルスのデューティを制御することで、定電圧
に安定化する。最近はこれを、例えばデジタルシグナル
プロセッサ（ＤＳＰ）を用いて、デジタル制御により行
っている例もある。

【０００３】特開２０００−９２７４４号公報には、オ
プション側へ給電している２４Ｖ系統に異常が生じたこ
とを検知すると、制御系電源系統５Ｖから補助的に生成
している１０Ｖ電源を、オプション側に給電する電源装
置が開示されている。

【０００４】特開２０００−３３３４５９号公報には、
駆動系に給電する電源回路と制御系に給電する電源回路
を備え、省エネ条件が成立した時に、制御系電源回路よ
り給電されるマイコンからの指示に応答して、駆動系へ
の電源供給を遮断する手段を備えた電源装置が開示され
ている。駆動系電源回路の出力が過電流であることを検
出すると、駆動系への電源供給を遮断し、過電流保護を
行う。

【０００５】特開２０００−１４１４４号公報に開示
の、ＤＳＰによるＰＷＭ制御の電源装置では、トランス
２次側の出力回路を流れる電流値を検出し、検出値が所
定値を越えると、スイッチングを強制的に停止させるラ
ッチ回路と、ＤＳＰが発生するＰＷＭパルスをスイッチ
ングドライバに与える信号ラインに介挿したアンドゲー
トと、スイッチングがオフ状態に移行すると前記ラッチ
回路をリセットするリセット回路とを備え、過電流検出
信号でラッチ回路をセットして、そのセット時出力で、
アンドゲートを閉じ、その後のＰＷＭパルスのスイッチ
オンレベルへの変化に同期してリセット回路が前記ラッ
チ回路をリセットする。この、トランス２次側の過電流
に応答してトランス１次側のスイッチングをオフにする
過電流保護は、ＰＷＭパルスの１周期内のスイッチング
オン期間に行われるパルスバイパルスの過電流保護であ
る。出力回路には、もう一組の電流検出回路と電圧検出
回路があり、それらの検出信号が、ＰＷＭパルスの周期
よりも長い制御周期でデジタル変換してＤＳＰに読み込
まれ、ＰＷＭパルスのデューティの決定に参照される。

【０００６】

【発明が解決しようとする課題】商用交流を整流平滑化
してスイッチング電源回路に直流電圧を給電する整流平
滑回路への交流電路を開閉するメインスイッチが開かれ
ても、該整流平滑回路の平滑コンデンサに残留電圧があ
るので、メインスイッチが開かれた後、平滑コンデンサ
に溜まっている電荷がなくなるまでスイッチング電源回
路が出力を続ける。メインスイッチが閉から開に切換っ
てからスイッチング電源回路が出力を停止するまでの時
間は、大略で、平滑コンデンサおよびスイッチング電源
回路の容量で定まる。したがって従来はこの時間を平滑
コンデンサ容量などで調整し、設定を行っていた。

【０００７】ところで、近年の機器あるいは装置には、
各種の情報処理機器を組み込むものがある。たとえばデ
ジタル複写機には、原稿スキャナ又はホストパソコンか
ら読み込んだ原稿画像をＨＤＤ（ハードディスク）に記
憶するよう、ＨＤＤを搭載しているタイプがある。この
ようなタイプの場合、ＨＤＤのリード中、あるいはライ
ト中にＨＤＤへの電源供給が突然遮断されると、ＨＤＤ
が破損する可能性もある。

【０００８】そこで、ＡＣ電源入力電圧が低下すると
き、複写機のシステムコントローラまたはプロセスコン
トローラによって、複数のスイッチング電源回路の動作
を制御するコントローラ（たとえばＤＳＰ）に、規定順
番かつ規定時間間隔にて電源回路を順次出力停止する指
令をシーケンシャルに与えて、所定シーケンスで複数の
スイッチング電源回路の出力を停止することが考えられ
る。しかし、電源装置のコントローラ（ＤＳＰ）と複写
機のシステムコントローラとの通信エラー時、あるいは
システムコントローラのＣＰＵ暴走時などには、規定順
番かつ規定時間間隔にて出力停止が行えない。

【０００９】本発明は、メインスイッチが開いた時に、
複数のスイッチング電源回路の出力を所定シーケンスで
停止することを第１の目的とし、この所定シーケンスの
実現の信頼性を高くすることを第２の目的とし、シーケ
ンスの更新あるいは調整を可能にすることを第３の目的
とする。画像形成装置のメインスイッチがいきなり開か
れても、ＨＤＤ等の装備機器の読み書き動作中などの電
源供給遮断を防ぐことを第４の目的とする。画像形成装
置のメインスイッチがいきなり開かれる場合の複数のス
イッチング電源回路の各出力電圧立下りのバラツキによ
る画像形成装置の誤動作、あるいは破損発生を防止する
ことを第５の目的とする。

【００１０】

【課題を解決するための手段】（１）トランス(TR11,TR
21)，該トランスの１次巻線にＰＷＭパルスに応答して
スイッチング給電する１次側回路(DRIV11,21,FET11,2
1)、および、該トランスの２次巻線に発生する電圧を整
流し負荷に給電する２次側回路(D11-C11,D21-C21)、を
含む、複数のスイッチング電源回路(4,5,6)；前記１次
側回路に直流電圧を与える整流平滑回路(3)；交流電源
(AC)と前記整流平滑回路(3)の間に介挿されたメインス
イッチ(2)；及び、前記１次側回路に前記ＰＷＭパルス
を与え、前記メインスイッチ(2)の開又は前記整流平滑
回路(3)の電圧低下に対応して、メモリ(7c)に保持する
停止順番および停止タイミングに従って各スイッチング
電源回路(4,5,6)の電源出力を停止するデジタル信号処
理装置(7)；を備える電源装置。

【００１１】なお、理解を容易にするためにカッコ内に
は、図面に示し後述する実施例の対応要素，相当要素又
は対応事項の記号を、参考までに付記した。以下も同様
である。

【００１２】これによれば、メインスイッチ(2)が開く
と、あるいはメインスイッチ(2)の開もしくはその他の
原因により整流平滑回路(3)の電圧が低下すると、デジ
タル信号処理装置(7)が、メモリ(7c)に保持する停止順
番および停止タイミングに従って各スイッチング電源回
路(4,5,6)の電源出力を停止する。従って、メモリ(7c)
に、メインスイッチ(2)がいきなり開かれる場合の負荷
側のトラブルを回避もしくは最小限とする停止順番およ
び停止タイミング、すなわち最適な電源停止シーケン
ス、を設定しておくことにより、負荷側のトラブルを避
ける又は最小限にすることができる。

【００１３】デジタル信号処理装置(7)がメモリ(7c)か
ら停止順番および停止タイミングを得てそれに基づいて
停止制御を行うので、デジタル信号処理装置(7)と負荷
側のコントローラたとえば複写機のシステムコントロー
ラとの通信が阻害される場合や、システムコントローラ
のＣＰＵが暴走するときでも、最適な電源停止シーケン
スが実現し、その信頼性が高い。

【００１４】

【発明の実施の形態】（２）前記デジタル信号処理装置
(7)は、前記スイッチング電源回路(4,5,6)の１つの出力
電圧を受ける受電端子(Vcc)を有し；電源装置は更に、
バッテリ(B1)および前記メインスイッチ(2)からスイッ
チング電源回路(4,5,6)に至るラインから給電されて該
バッテリ(B1)を前記受電端子(Vcc)に接続するスイッチ
手段(RAC,RA1,RA2)を更に備える；上記（１）の電源装
置。

【００１５】これによれば、メインスイッチ(2)が開か
ら閉になると、これによる上記ラインからの給電によ
り、スイッチ手段(RAC,RA1,RA2)がバッテリ(B1)を受電
端子(Vcc)に接続する。これによってスイッチング電源
回路(4,5,6)が動作し、ＰＷＭパルスを出力し、スイッ
チング電源回路(4,5,6)が動作して電源出力が立上る。
１つのスイッチング電源回路(6)の電源出力が受電端子
(Vcc)に加わり、それからは、バッテリ(B1)電力の消費
は実質上無くなる。

【００１６】その後メインスイッチ(2)が開に切換る
と、上記ラインからの給電が止まることにより、スイッ
チ手段(RAC,RA1,RA2)がバッテリ(B1)を受電端子(Vcc)か
ら遮断する。しかし、デジタル信号処理装置(7)がＰＷ
Ｍパルスを出力しているので、前記１つのスイッチング
電源回路(6)がデジタル信号処理装置(7)の受電端子(Vc
c)への給電を継続するので、整流平滑回路(3)の平滑コ
ンデンサの残留電荷が十分にある間は、デジタル信号処
理装置(7)は電源停止制御を実行出来る。デジタル信号
処理装置(7)が前記１つのスイッチング電源回路(6)への
ＰＷＭパルス出力を停止すると、デジタル信号処理装置
(7)の受電端子(Vcc)への給電が消えるので、デジタル信
号処理装置(7)は動作を停止する。電源停止制御ではバ
ッテリ(B1)電力は消費されない。

【００１７】（３）前記スイッチ手段(RAC,RA1,RA2)
は、前記バッテリ(B1)を前記受電端子(Vcc)に接続／非
接続を示す端子(RA2が接離するSWin側の接点)を有し；
前記デジタル信号処理装置(7)は、該端子の「接続」(SW
in=H)から「非接続」(SWin=L)へのレベル切換りに対応
して、メモリ(7c)に保持する停止順番および停止タイミ
ングに従って各スイッチング電源回路(4,5,6)の電源出
力を停止する；上記（２）の電源装置。

【００１８】すなわちこれは、メインスイッチ(2)の閉
に応答してデジタル信号処理装置(7)に起動用のバッテ
リ電圧を印加するスイッチ手段(RAC,RA1,RA2)が、メイ
ンスイッチ(2)の閉から開への切換りの検出に併用する
態様である。メインスイッチ(2)の開閉あるいは入力交
流電圧の低下を検出する別途の手段の付加が必要無く、
電源停止制御のための回路付加や処理プログラムが簡略
になる。

【００１９】（４）オペレータの指示を入力する手段(2
1〜24)，表示手段(26d,26f)，入力読込み及び表示を制
御する操作部制御手段(25)，情報読み書き装置(66)，作
像機構(101-122)および顕像形成制御手段(61,51)を有
し、画像信号に対応した顕像を用紙上に形成する顕像形
成装置(100)；および、それぞれが、トランス，該トラ
ンスの１次巻線にＰＷＭパルスに応答してスイッチング
給電する１次側回路および該トランスの２次巻線に発生
する電圧を整流し負荷に給電する２次側回路、を有す
る、前記顕像形成装置の高電力消費負荷に給電する高出
力直流電源回路(4)および制御系回路に給電する低出力
直流電源回路(5,6)，前記１次側回路に直流電圧を与え
る整流平滑回路(3)，交流電源(AC)と前記整流平滑回路
(3)の間に介挿されたメインスイッチ(2)，及び、前記１
次側回路に前記ＰＷＭパルスを与え、前記メインスイッ
チ(2)の開又は前記整流平滑回路(3)の電圧低下に対応し
て、メモリ(7c)に保持する停止順番および停止タイミン
グに従って各スイッチング電源回路(4,5,6)の電源出力
を停止するデジタル信号処理装置(7)、を含む電源装置
(80)；を備える画像形成装置。

【００２０】これによれば、メインスイッチ(2)が開く
と、あるいはメインスイッチ(2)の開もしくはその他の
原因により整流平滑回路(3)の電圧が低下すると、デジ
タル信号処理装置(7)が、メモリ(7c)に保持する停止順
番および停止タイミングに従って各スイッチング電源回
路(4,5,6)の電源出力を停止する。従って、メモリ(7c)
に、メインスイッチ(2)がいきなり開かれる場合の顕像
形成装置(100)のトラブルを回避もしくは最小限とする
停止順番および停止タイミング、すなわち最適な電源停
止シーケンス、を設定しておくことにより、顕像形成装
置(100)のトラブルを避ける又は最小限にすることがで
きる。

【００２１】デジタル信号処理装置(7)がメモリ(7c)か
ら停止順番および停止タイミングを得てそれに基づいて
停止制御を行うので、デジタル信号処理装置(7)と顕像
形成装置(100)のコントローラたとえばシステムコント
ローラとの通信が阻害される場合や、システムコントロ
ーラのＣＰＵが暴走するときでも、最適な電源停止シー
ケンスが実現し、その信頼性が高い。

【００２２】（５）前記デジタル信号処理装置(7)は、
前記メインスイッチ(2)の開又は前記整流平滑回路(3)の
電圧低下に対応してまず前記顕像形成制御手段(61,51)
にそれを報知し、それからメモリ(7c)に保持する停止順
番および停止タイミングに従って各スイッチング電源回
路(4,5,6)の電源出力を停止し；前記顕像形成制御手段
(61,51)は、前記報知に対応して前記情報読み書き装置
(66)に終了指示信号を与える、上記（４）の画像形成装
置。

【００２３】これによれば、電源停止となる前に顕像形
成制御手段(61,51)が情報読み書き装置(66)に終了指示
信号を与えるので、情報読み書き装置(66)はそこで電源
停止に適応しうる動作終了状態に遷移する。これによ
り、電源停止による情報読み書き装置(66)のトラブルが
回避出来る。読み書きデータの毀損を避ける又は最小限
にすることができる。

【００２４】（６）画像形成装置は更に、前記停止順番
および停止タイミングを記憶する不揮発性記憶手段(26
a)を含み；前記デジタル信号処理装置(7)は、該不揮発
性記憶手段(26a)の停止順番および停止タイミングを自
己の内部メモリ(7c)に書込む、上記（４）又は（５）の
画像形成装置。

【００２５】これによれば、デジタル信号処理装置(7)
に停止順番および停止タイミングを常時固定的に設定し
ておく必要が無く、デジタル信号処理装置(7)のシステ
ム構成を簡易に出来る。あるいはシステム設計が簡易に
なる。簡易なデジタル信号処理装置(7)を用いることが
できる。

【００２６】（７）前記操作部制御手段(25)は、前記オ
ペレータの指示を入力する手段(21〜24)による変更指示
に対応して、前記不揮発性記憶手段(26a)の前記停止順
番および停止タイミングを変更する、上記（６）の画像
形成装置。

【００２７】これによれば、不揮発性記憶手段(26a)の
停止順番および停止タイミングを書き変えることによ
り、電源停止シーケンスの変更又は調整をすることがで
きる。オプション機器又は回路の追加もしくは削除をす
るときには、それに対応して電源停止シーケンスを再設
定出来る。

【００２８】（８）整流平滑回路(3)，これを交流電源
に接続する電源ＳＷ(2)，前記整流平滑回路(3)の直流出
力から複数の直流電圧を生成するスイッチング電源回路
(4,5,6)およびその直流電圧制御を行うデジタル信号処
理装置(DSP)を含む電源装置(80)を備える画像形成装置
において、電源ＳＷのＯＦＦ信号(SWin=L)の発生を監視
し、電源ＳＷのＯＦＦ信号(SWin=L)が発生すれば、規定
順番と時間間隔でスイッチング電源回路(4,5,6)の各直
流電圧の生成をＯＦＦすることを特徴とする画像形成装
置。

【００２９】電源ＳＷのＯＦＦ信号(SWin=L)が発生すれ
ば、規定順番と規定時間間隔にてスイッチング電源回路
(4,5,6)の各直流電圧の生成をＯＦＦするので、各直流
電圧のＯＦＦタイミングのばらつきによる回路又は装置
の誤動作を生じることなく、画像形成装置本体の動作を
安全に停止させるという効果がある。

【００３０】（９）電源ＳＷのＯＦＦ信号(SWin=L)はデ
ジタル信号処理装置(DSP)にて監視し、デジタル信号処
理装置(DSP)が電源ＳＷのＯＦＦ信号の発生を画像形成
装置本体に伝達する、上記（８）の画像形成装置。

【００３１】画像形成装置本体は、ＯＦＦ信号の発生が
伝達されると、ハードデイスク装置（ＨＤＤ:66）がデ
ータ書き込み中などの場合は、ただちに動作終了を行う
ことができ、ＨＤＤ(66)の故障などの可能性を防ぐ効果
がある。

【００３２】（１０）電源装置(80)に、電源ＳＷがＯＦ
Ｆに切換った時の各直流電圧ＯＦＦの規定順番および時
間間隔を記憶するメモリ(7c)を内蔵し、該メモリ(7c)の
規定順番および時間間隔は、画像形成装置本体からの指
示に基づき書き換え可能なことを特徴とする上記（８）
又は（９）の画像形成装置。

【００３３】画像形成装置本体からの指令により、出力
電圧停止の規定順番および規定時間間隔の書き換えが出
来るので、電源ＳＷがＯＦＦに切換ったときの電源停止
シーケンスを変更あるいは調整出来る。停止順番および
規定時間間隔の微調整に有用である。また、これにより
周辺機の増設などによる、求められる規定順番及び又は
規定時間間隔が変更になった場合に容易に対応できると
言う効果がある。

【００３４】また、電源装置(80)の内部にメモリ(7c)を
有することで、画像形成装置本体との通信エラーがあっ
た場合に電源ＳＷ(2)がＯＦＦされても、電源装置(80)
自身のメモリデータを用いて、規定順番と規定時間間隔
にて、誤動作を防ぐように出力電圧を立ち下げることが
可能となる。

【００３５】本発明の他の目的および特徴は、図面を参
照した以下の実施例の説明により明らかになろう。

【００３６】

【実施例】図１に本発明の１実施例の複合機能複写機の
外観を示す。この複合機能複写機は、大略で、自動原稿
送り装置〔ＡＤＦ〕３０と、操作部２０と、カラースキ
ャナ１０と、カラープリンタ１００と、中継ユニット３
２と、ステープラ及び作像された用紙を大量に積載可能
なシフトトレイ付きのフィニッシャ３４と、両面反転ユ
ニット３３と、給紙バンク３５と、大容量給紙トレイ３
６及び１ビン排紙トレイ３１、の各ユニットで構成され
ている。

【００３７】図２に、カラープリンタ１００の構成を示
す。１０１はベルト状像担持体たる可撓性の感光体ベル
トであり、感光体ベルト１０１は、回動ローラ１０２，
３間に架設され、回動ローラ１０２の回転駆動により図
中矢印Ａ方向（時計方向）に搬送される。図中１０４
は、感光体ベルト１０１表面を均一に帯電する帯電チャ
ージャ、図中１０５は、像書込みユニットであるレーザ
露光装置である。また、図中１０６はカラー現像装置で
あり、１０６ａはマゼンタ、１０６ｂはシアン、１０６
ｃはイエロー、１０６ｄは黒現像ユニットである。

【００３８】更に、図中１０９は、像担持体かつ中間転
写媒体たる中間転写ベルトであり、中間転写ベルト１０
９は回動ローラ１１０−１１２に架設され、回動ローラ
１１０の回転駆動により図中矢印Ｂ方向（反時計方向）
に搬送される。感光体ベルト１０１と、中間転写ベルト
１０９は、感光体ベルト１０１の無記号の回動ローラ部
で接触している。該接触部の中間転写ベルト１０９側に
は、導電性を有するバイアスローラ１１３が、中間転写
ベルト１１０裏面に所定の条件で接触している。

【００３９】感光体ベルト１０１は帯電チャージャ１０
４により一様に帯電された後、レーザ露光装置１０５に
よる、画像記録信号で変調されたレーザ光の走査によ
り、露光される。これにより感光体ベルト１０１上に静
電潜像が形成される。ここで、レーザ光を変調する画像
記録信号は、所望のフルカラー画像をマゼンタ，シア
ン，イエロー、及び黒（Ｂｋ）の色情報に分解した、各
色（単色）宛てのものであり、１色宛ての静電潜像の形
成と、現像装置１０６ａ−１０６ｄの中の該色宛のもの
による現像が、色数分（例えばマゼンタ，シアン，イエ
ロー、及び黒、計４回）繰返される。現像により現われ
た顕像（トナー像）は、それぞれ中間転写ベルト９に重
ね合わせ転写される。

【００４０】即ち、図中矢印Ａ方向に回転する感光体ベ
ルト１上に形成される各単色画像（トナー像）は、感光
体ベルト１０１と同期して図中矢印Ｂ方向に回転する中
間転写ベルト１０９上に、マゼンタ，シアン，イエロ
ー、及び黒の単色毎に、バイアスローラ１１３に印加さ
れた所定の転写バイアスにより順次重ね転写される。中
間転写ベルト１０９上に重ね合わされたマゼンタ，シア
ン，イエロー、及び黒の画像は、給紙台１１６の給紙カ
セット１１６ａから給紙ローラ１１７，搬送ローラ対１
１８ａ，１１８ｂ、レジストローラ対１１９ａ，１１９
ｂを経て転写ローラ１１４へ搬送された転写紙上に一括
転写される。転写終了後、転写紙上のトナー像は定着装
置１２０により転写紙に定着（加熱圧着）される。これ
によりフルカラー画像が完成し、転写紙は、排紙ローラ
対１２１ａ，１２１ｂを経て排紙スタック部１２２に排
出される。

【００４１】なお、図中１０７は、感光体ベルト１０１
に常時当接し、感光体ベルト１０１上のトナーを拭い取
るクリーニングブレード、図中１１５は、中間転写ベル
ト１０９のクリーニング装置で、該クリーニング装置１
１５のクリーニングブラシ１１５ａは、画像形成動作中
には中間転写ベルト１１０表面から離間した位置に保持
され、形成像が上述の転写紙上に転写された後に中間転
写ベルト１１０表面に当接される。

【００４２】また、感光体ベルト１０１，帯電チャージ
ャ１０４，中間転写ベルト１０９，クリーニング装置１
０７，１１５は、プロセスカートリッジに一体的に組付
けられてユニット化されている。

【００４３】１０８が、感光体ベルト１０１上のトナー
付着量を検出するためのトナー付着量センサである。今
回使用したトナー付着量センサ１０８は、発光部が赤外
発光ダイオード、拡散反射光受光部がフォトダイオード
の、フォトダイオードの受光量に応じたレベルの電圧Ｖ
ｓ即ち検出信号を発生し出力するもの、即ち、拡散反射
光光量を測定するトナー濃度センサ、である。

【００４４】定着装置１２０の定着ローラの内部には、
定着ヒータ（ハロゲンランプ）１２３Ｃがあり、この定
着ヒータ１２３Ｃに、定着通電回路８５（図４）が通電
し、これにより定着ヒータ１２３Ｃが発熱し且つ赤外線
を発生して、定着ローラを加熱する。

【００４５】図３に、図１に示す複写機の電気系システ
ムの概要を示す。複写機メカ制御部すなわち画像読取り
および画像形成プロセス制御の主要部に、メイン制御板
５０上の１つのＭＰＵ５１と、スキャナ制御板１１上の
１つのＣＰＵ１２が用いられている。ＭＰＵ５１は作像
シーケンスおよび定着制御とシステム関係の制御を、Ｃ
ＰＵ１２はスキャナ関係の制御をそれぞれ行う。ＭＰＵ
５１とＣＰＵ１２とは、画像データインターフェース及
びシリアルインターフエースによって接続されている。

【００４６】また、図３において、２０は操作部、７０
は入出力電気回路を搭載したＩ／Ｏ制御板、９２は画像
露光用のレーザ光を制御するＬＤ制御板、４１は給紙制
御板、１３はＣＣＤを搭載する読み取り制御板、９０は
マザーボードである。

【００４７】６０は、パソコン，ワープロなどホストの
ドキュメントを印刷するプリンタ機能及びコピー，ファ
クシミリ，プリンタの複合動作モードを制御するための
プリンタコントローラ（ボード）である。９１は、複合
機能を実現するためのアプリケーション拡張ユニット
で、ＦＡＸ機能を搭載したファクシミリ制御ユニットで
ある。８０はＤＣ電源／ＡＣ制御板である。

【００４８】図４に、電源装置であるＤＣ電源／ＡＣ制
御板８０から、ファクシミリ制御ユニット９１，定着ヒ
ータ１２３Ｃ，Ｉ／Ｏ制御板（入出力インターフエイ
ス）７０，メイン制御板（メインコントローラ）５０，
マザーボード９０及びプリンタコントローラ６０への給
電系統の概要、ならびに、プリンタコントローラ６０の
概要を示す。

【００４９】図４を参照すると、画像形成プロセスを制
御するメイン制御板５０には、ＭＰＵ５１、ＣＰＵ周辺
ＡＳＩＣ(Application Specific IC)５４、画像処理Ａ
ＳＩＣ５３、およびプリンタコントローラ６０とのイン
タフェース機能および画像データの圧縮伸張機能を有し
たＩ／Ｆ（インターフェイス）５２がある。

【００５０】システムの制御を司るプリンタコントロー
ラ６０には、複合機能を実現するためのＭＰＵ６１とメ
イン制御板５０とのインタフェースと操作部との通信機
能およびメモリの制御機能を有した周辺ＡＳＩＣ６４お
よびその他がある。

【００５１】原稿を光学的に読み取る原稿スキャナ１０
は、読み取りユニットにて、原稿に対するランプ照射の
反射光をミラー及びレンズにより受光素子に集光する。
受光素子（ＣＣＤ）は、センサー・ボード・ユニット
（ＳＢＵ）１３にあり、ＣＣＤに於いて電気信号に変換
された画像信号は、ＳＢＵ１３上でディジタル信号すな
わち読取った画像デ−タに変換された後、ＳＢＵ１３か
ら、メイン制御板５０上の画像処理ＡＳＩＣ５３に出力
される。

【００５２】ＳＢＵ１３からの読取り画像デ−タは、画
像処理ＡＳＩＣ５３に転送され、画像処理ＡＳＩＣ５３
が、光学系及びディジタル信号への量子化に伴う信号劣
化（スキャナ系の信号劣化：スキャナ特性による読取り
画像デ−タの歪）を補正し、該画像デ−タをプリンタコ
ントローラ６０に転送して画像メモリＭＥＭ６５又はハ
ードディスク装置（ＨＤＤ）６６に書込む。もしくは、
プリンタ出力のための処理を施してプリンタ１００のＬ
Ｄ制御板９２に与える。

【００５３】すなわち、画像処理ＡＳＩＣ５３には、読
取り画像デ−タを画像メモリＭＥＭ６５又はＨＤＤ６６
に蓄積して再利用するジョブと、メモリＭＥＭ６５に蓄
積しないでＬＤ制御板９２上のビデオ・データ制御（Ｖ
ＤＣ）に出力してレ−ザプリンタ機能で作像出力するジ
ョブとがある。ＭＥＭ６５に蓄積する例としては、１枚
の原稿を複数枚複写する場合、スキャナ１０を１回だけ
動作させ、読取り画像デ−タをＭＥＭ６５に蓄積し、蓄
積データを複数回読み出す使い方がある。ＭＥＭ６５を
使わない例としては、１枚の原稿を１枚だけ複写する場
合があり、読取り画像デ−タをそのままプリンタ出力用
に処理すれば良いので、ＭＥＭ６５への書込みを行う必
要はない。また、文書蓄積（格納）の場合には、ＭＥＭ
６５にかえてＨＤＤ６６に蓄積する。

【００５４】まず、メモリＭＥＭ６５およびＨＤＤ６６
のいずれも使わない場合、画像処理ＡＳＩＣ５３は、読
取り画像データに画像読取り補正を施してから、面積階
調に変換するための画質処理を行う。画質処理後の画像
データはＬＤ制御板９２上のＶＤＣ（ビデオデータコン
トローラ）に転送する。面積階調に変化された信号に対
し、ドット配置に関する後処理及びドットを再現するた
めのパルス制御をＶＤＣ(Video Data Control)で行い、
レ−ザプリンタ機能によって転写紙上に再生画像を形成
する。

【００５５】メモリＭＥＭ６５に蓄積し、それからの読
み出し時に付加的な処理、例えば画像方向の回転，画像
の合成等を行う場合は、画像読取り補正を施した画像デ
ータは、プリンタコントローラ６０の、画像メモリアク
セス制御機能がある周辺ＡＳＩＣ６４に送られる。ここ
ではＭＰＵ６１の、フラッシュＥＥＰＲＯＭに格納され
た動作プログラムに従った制御によって、画像データと
メモリモジュ−ルＭＥＭ６５のアクセス制御，外部パソ
コンＰＣのプリント用データの展開（文字コ−ド／キャ
ラクタビット変換），メモリー有効活用のための画像デ
ータの圧縮／伸張を行う。周辺ＡＳＩＣ６４へ送られた
データは、データ圧縮後ＭＥＭ６５へ蓄積し、蓄積デー
タを必要に応じて読み出す。読み出しデータは伸張し、
本来の画像データに戻し周辺ＡＳＩＣ６４から画像処理
ＡＳＩＣ５３へ戻される。

【００５６】画像処理ＡＳＩＣ５３へ戻されると、そこ
で画質処理を、そしてＬＣＤ制御板９２上のＶＤＣでの
パルス制御を行い、レーザプリンタ機能によって転写紙
上に顕像（トナ−像）を形成する。文書の保管の場合
は、このＭＥＭ６５に関する説明を、ＭＥＭ６５をＨＤ
Ｄ６６と読み変えた説明となる。

【００５７】ハードディスク装置ＨＤＤ６６は、大量の
書画の蓄積管理を実現するために備えたのである。この
実施例では、周辺ＡＳＩＣ６４のメモリコントローラに
ＨＤＤ６６が接続されており、ＭＥＭ６５のメモリ容量
が不足する場合ならびに電源が切断されても蓄積を継続
する場合に、画像データがＨＤＤに格納される。複数の
定型の原稿（フォーマット原稿）をスキャナで読み込み
保持する場合や、パソコンＰＣから定型文書あるいは保
管文書を格納する場合には、ＨＤＤ６６に画像データが
書込まれる。また、パソコンＰＣから、ＣＤ−ＲＯＭ，
ＤＶＤ(DegitalVideo Device)等の情報媒体の画像をＭ
ＥＭ６５あるいはＨＤＤ６６に読込むことが出来る。

【００５８】複合機能の１つであるＦＡＸ送信機能は、
原稿スキャナ１０の読取り画像データを画像処理ＡＳＩ
Ｃ５３にて画像読取り補正を施し、ＦＡＸ制御ユニット
（ＦＣＵ）９１へ転送する。ＦＣＵ９１にて公衆回線通
信網へのデータ変換を行い、該通信網へＦＡＸデータと
して送信する。ＦＡＸ受信は、通信網からの回線データ
をＦＣＵ９１にて画像データへ変換し、画像処理ＡＳＩ
Ｃ５３へ転送される。この場合特別な画質処理は行わ
ず、ＬＣＤ制御板９２上のＶＤＣにおいてドット再配置
及びパルス制御を行い、レーザプリンタ機能によって転
写紙上に顕像を形成する。

【００５９】メイン制御板５０のＭＰＵ５１は、画像デ
ータの流れを制御し、システムコントローラ６０のＭＰ
Ｕ６１はシステム全体を制御し、各リソースの起動を管
理する。このデジタル複合機能複写機の機能選択は、操
作部２０にて選択入力し、コピー機能，ＦＡＸ機能等の
処理内容を設定する。

【００６０】プリンタコントローラ６０の電源は、休止
モード時でも通電状態にある＋５ＶＥが、ＤＣ電源／Ａ
Ｃ制御板８０上の第２電源回路５から供給される。メイ
ン制御板５０には、休止モード時にスイッチ８４によっ
て通電がオフされる＋５Ｖが第２電源回路５から供給さ
れる。Ｉ／Ｏ制御板７０には、同じく休止モード時に通
電がオフされる＋５Ｖと＋２４Ｖがそれぞれ第２電源回
路５および第１電源回路４から供給される。

【００６１】第１電源回路４，第２電源回路５および起
動電源回路６ならびに定着通電回路８５を搭載したＤＣ
電源／ＡＣ制御板８０には、ユーザーがオン/オフする
メインスイッチ２を介して、外部のＡＣ電源１例えば商
用交流が給電される。定着通電回路８５には外部からの
ＡＣ電圧が与えられる。

【００６２】直流変換回路３が、外部からのＡＣ電圧を
直流電圧に整流および平滑化する。すなわち直流変換回
路３は、整流平滑回路であり、全波整流ブリッジおよび
平滑コンデンサを含む。この回路３の略１００Ｖの出力
直流電圧が第１電源回路４および第２電源回路５に印加
される。これらの回路４および５は、それぞれ５Ｖ（制
御系電圧）出力用のＤＣ／ＤＣコンバータおよび２４Ｖ
（モータ，ソレノイド，リレーなどの駆動電圧）出力用
のＤＣ／ＤＣコンバータを含む。ＤＣ電源／ＡＣ制御板
８０には、これらＤＣ／ＤＣコンバータ回路４，５を制
御するＤＳＰ（Digital Signal Processor）であるデジ
タル制御部７（以下ＤＳＰ７という）および起動電源回
路６がある。

【００６３】第１電源回路４および第２電源回路５はい
ずれも、スイッチングレギュレータ，その出力を一次巻
線に受ける変圧器，その２次巻線の電圧を整流平滑する
回路およびその出力をＤＳＰ７にフィードバックする出
力回路を含み、入力ＤＣは、直流変換回路３が出力する
ＤＣである。

【００６４】第２電源回路５の＋５ＶＥ（＋５Ｖの電
圧）の出力ラインにスイッチ８４が介挿されている。こ
のスイッチ８４のオン／オフを行うための制御信号がプ
リンタコントローラ６０からスイッチ８４に与えられ
る。省エネのための休止モードに移行するとき、プリン
タコントローラ６０はこの制御信号でスイッチ８４をオ
フにし、ＤＳＰ７に第１電源回路４の出力停止指示を与
えて、回路４のＤＣ出力動作を停止させる。

【００６５】定着通電回路８５のヒータ通電の目標温度
を、トナー像を転写した転写紙の定着処理に定められた
定着動作温度として定着ローラの温度をそれに維持す
る、コピースタートあるいはプリントコマンドに応答し
て実質上遅れ時間無く画像形成を開始することが出来る
スタンバイモード（作動モード）、及び、電力消費を低
くするために目標温度を定着動作温度の８０％とし他は
スタンバイモードと同様な状態であって操作入力がある
とスタンバイモードへの復帰が直ちに行える低電力モー
ド、ではプリンタコントローラ６０は上記制御信号でス
イッチ８４をオンにし、かつ、ＤＳＰ７に第１電源回路
４の出力指示を与えて、回路４にＤＣ出力動作をさせ
る。

【００６６】すなわち、省エネルギーのための休止モー
ドではスイッチ８４がオフかつ第１電源回路４がオフ
（出力停止）で、プリンタコントローラ６０，操作部２
０，圧板開閉検知の、複写機使用の可能性を伺わせるオ
ペータの行為又はパソコンＰＣのプリントコマンドを検
知するに最小限の電気素子又は回路に＋５ＶＥが継続し
て印加される。プリンタコントローラ６０においては、
該検知を待ちそれに応答してスイッチ８４をオンにする
回路ならびに不揮発保持が必要とされるデータを格納す
るメモリに＋５ＶＥが継続して印加される。

【００６７】なお、低電力モード時は、全てに電源が供
給されており、定着ヒータ１２３Ｃの設定温度のみを下
げている。この実施例では、定着通電回路８５は、トラ
イアックを用いる位相制御により定着ヒータ１２３Ｃに
交流通電する交流回路である。なお、トライアックとＡ
Ｃ入力の間に、第１電源回路４の＋２４Ｖ出力でオンに
駆動されるヒータ電源リレーがあり、第１電源回路４が
＋２４Ｖを発生すると該ヒータ電源リレーがオンしてト
ライアックがＡＣ入力に接続される。第１電源回路４が
＋２４Ｖの出力を停止すると、ヒータ電源リレーがオフ
して、トライアックがＡＣ入力から遮断される。メイン
制御板５０のＭＰＵ５１が、定着ローラの温度（定着温
度）が目標温度になるように、トライアックの導通位相
を制御する。

【００６８】操作部２０からのキーインデータの解析や
表示の制御は、プリンタコントローラ６０のＭＰＵ６１
が制御を行い、操作部２０とのインターフェイスは周辺
ＡＳＩＣ６４が受け持っている。周辺ＡＳＩＣ６４と操
作部２０とは、この実施例では、マザーボード９０とメ
イン制御板５０およびスキャナ制御板１１を経由して接
続されている。プリンタコントローラ６０には、操作部
２０と同様にマザーボード９０とメイン制御板５０およ
びスキャナ制御板１１を経由して圧板開閉検知（図示
略）が接続されている。

【００６９】圧板開閉検知は、ＡＤＦ３０がスキャナに
接続されている時には、ＡＤＦ３０の開閉を検出する検
知スイッチであり、ＡＤＦ３０の装着が無い時には、原
稿押さえ用の圧板の開閉を検出する検知スイッチであ
る。いずれにしても圧板開閉検知は、ＡＤＦ又は原稿押
さえ用の圧板が開放状態かどうかを示す信号を発生し、
これが、画像処理動作状態（作動モード），スタンバイ
モード（作動モード），低電力モード及び休止モードの
いずれの時でも、スキャナ制御板１０，メイン制御板５
０及びマザーボード９０を介して、プリンタコントロー
ラ６０の周辺ＡＳＩＣ６４に与えられ、ＭＰＵ６１がこ
の信号を読み取る。開放状態かどうかを示す信号を表す
ための電源（＋５ＶＥ）および操作部２０の入力キーの
オンを検出して検出信号を発生するための電源（＋５Ｖ
Ｅ）は、マザーボード９０，メイン制御板５０及びスキ
ャナ制御板１０を介して、プロセスコントローラ６０か
ら、開閉検知スイッチおよび操作部２０に与える。

【００７０】なお、ＡＤＦ３０を装備する場合、それは
スキャナ制御板１１に接続される。ＡＤＦ３０の原稿台
に原稿があるか否を検出する原稿センサの検出信号も、
スキャナ制御板１１，メイン制御板５０及びマザーボー
ド９０を介して、プリンタコントローラ６０の周辺ＡＳ
ＩＣ６４に与えられ、ＭＰＵ６１がこの信号を読み取
る。原稿センサが原稿の有無をあらわす検出信号を発生
するための電源（＋５ＶＥ）も、マザーボード９０，メ
イン制御板５０及びスキャナ制御板１０を介してて、プ
ロセスコントローラ６０から、原稿センサに与える。

【００７１】ファクシミリ制御ユニットＦＣＵ９１は、
ＦＣＵ９１にて公衆回線通信網ＰＮへのデータ変換を行
い、ＰＮへＦＡＸデータとして送信する。ＦＡＸ受信
は、ＰＮからの回線データをＦＣＵ９１にて画像データ
へ変換し、ＡＳＩＣ６４を経由して、ＡＳＩＣ５３に直
接に、又は一旦ＭＥＭ６５に蓄積してから、受信終了ま
たは蓄積量が限度に達したときに、ＡＳＩＣ６４を経由
して、ＡＳＩＣ５３に転送される。この場合特別な画質
処理は行わず、プリンタ１００においてドット再配置及
びパルス制御を行い、プリンタ１００の作像ユニットに
於いて転写紙上に顕像を形成する。

【００７２】図５の（ａ）に、操作部２０の上面を拡大
して示し、図５の（ｂ）には、操作部２０の回路ブロッ
クを示す。操作部２０は、ケース，液晶表示装置（ＬＣ
Ｄ）２６ｆ，操作キー群２１ａ，２１ｂ，２１ｄ，２
３，２４，表示ＬＥＤ（発光ダイオード）２１ｅ，２１
ｆ，２２等によって構成されている。

【００７３】電源キー２１ａは、省エネモード（休止モ
ード）から作動モードに、またその逆への切換えを指示
するための操作キーである。省エネモードが設定されて
いる時には作動モードであることを表すための表示ＬＥ
Ｄ２１ｅは非点灯である。この状態で電源キー２１ａが
一回押されると、省エネモードから作動モードに切換
り、作動モード表示ＬＥＤ２１ｅが点灯する。作動モー
ドであるときに電源キー２１ａが一回押されると、作動
モードから省エネモードに切換り、作動モード表示ＬＥ
Ｄ２１ｅが消灯する。表示ＬＥＤ２１ｆは、複写機のコ
ンセントが商用交流電源ラインに接続され、しかも複写
機のおおもとの電源スイッチであるメインスイッチ２が
閉の間は常時点灯している。つまり、複写機のおおもと
の電源がオンであると、省エネモードか作動モードかに
係わらず、表示ＬＥＤ２１ｆは点灯している。

【００７４】図５の（ｂ）に、操作部２０の電気制御系
を示す。この制御系の主体は、プリンタコントローラ６
０のＭＰＵ６１とコミュニケーションし、操作部２０の
入力を読取り、ボード上の表示を制御するＣＰＵ２５，
このＣＰＵ２５の制御プログラムが格納されているＲＯ
Ｍ２６ｂ，制御時にデータの一時格納等を行うためのＲ
ＡＭ２６ｃ，ＬＣＤ（表示パネル）２６ｆの描画データ
を格納するＶＲＡＭ２６ｅ，このＶＲＡＭ２６ｅに接続
されＬＣＤ２６ｆの描画タイミング制御等を行う液晶表
示コントローラ（ＬＣＤＣ）２６ｄ等がある。ＬＣＤＣ
２６ｄには、ＣＦＬの光源をバックライト２７ｂとして
有するＬＣＤ２６ｆが接続される。ＣＰＵ２５には更
に、ＣＦＬバックライト２７ｂを駆動するインバータ２
７ａ，操作キー群２１ａ，２１ｂ，２１ｄ，２３，２４
のキーマトリクス２８ａ，表示ＬＥＤ２１ｅ，２１ｆ，
２２のＬＥＤマトリクス２８ｃおよびそれらのＬＥＤを
駆動するＬＥＤ駆動装置２８ｂ等が接続されている。ま
た、ＣＰＵ２５が接続されたデータバスには、画像処理
モード記憶用の不揮発性ＲＡＭ（ＮＶＲＡＭ）２６ａが
接続されている。

【００７５】操作キー２１ｄは、操作ボード入力に応答
して対話型で各種モードの設定あるいは変更を行うモー
ド設定コールキーであり、オペレータがこれを操作する
と、ＣＰＵ２５がＶＲＡＭ２６ｅに格納しているモード
メニュー画面をＬＣＤ２６ｆに表示し、メニュー上のモ
ード項目にオペレータがタッチ（指定）すると、ＣＰＵ
２５が、指定があったモードの、現在の設定値およびデ
フォルト（標準値）を示す設定入力画面をＬＣＤ２６ｆ
に表示する。そこにオペレータが入力を行うと、ＣＰＵ
２５は画面表示を入力値に変える。オペレータが画面上
の実行キーにタッチすると、そのとき設定入力画面の設
定値又は設定状態が、モード項目宛てで、ＮＶＲＡＭ２
６ａに更新登録される。

【００７６】このような設定が可能なモードの１つに、
電源出力の停止順番を設定する電源停止モードがある。
電源停止モードをオペレータが指定するとＣＰＵ２５
は、図１０の（ｂ）に示すような順番テーブルをＬＣＤ
２６ｆに表示する。オペレータは、順番テーブルの「時
間値」の欄および「停止するＰＷＭ」の欄にデータを入
力し、あるいは変更を行うことができる。ただし、時間
値は、ＤＣ電源／ＡＣ制御板８０上の、設計上予定した
直流変換回路３の容量およびスイッチング電源回路４，
５，６の数と電力容量、から定まる出力持続可能最長時
間を上限値として書き換えが可能であり、それより長い
入力は受け入れない。

【００７７】オペレータが順番テーブルをＬＣＤ２６ｆ
に表示してその内容を変更して実行を支持すると、ＣＰ
Ｕ２５は、変更された順番テーブルをＮＶＲＡＭ２６ａ
に更新書込みしてから、プリンタコントローラ６０の周
辺ＡＳＩＣ６４の内部のメモリコントローラに、ＮＶＲ
ＡＭ２６ａの順番テーブルの、ＤＳＰ７上のＲＡＭ７ｃ
への転送書込みを要求して、ＲＡＭ７ｃの順番テーブル
も、変更があったものに更新する。

【００７８】なお、メインスイッチ２が閉になって電源
回路４，５，６が各部に直流電圧を印加し、すべての制
御回路が起動し初期化を終えてレデイになった直後に、
ＤＳＰ７が、プリンタコントローラ６０の周辺ＡＳＩＣ
６４の内部のメモリコントローラに、ＮＶＲＡＭ２６ａ
の順番テーブルの、ＤＳＰ７上のＲＡＭ７ｃへの転送書
込みを要求して、ＲＡＭ７ｃに書込む。従ってメインス
イッチ２が閉の間は常に、ＲＡＭ７ｃに順番テーブルが
ある。

【００７９】詳細は後述するが、メインスイッチ２が開
（ＯＦＦ）にされたとき、ＤＳＰ７は、ＲＡＭ７ｃの順
番テーブルの停止順番と停止時間間隔に基づいて、各電
源回路４，５，６の出力を停止する。

【００８０】図６に、直流変換回路３，第１電源回路
４，第２電源回路５および起動電源回路６の概要を示
す。１００Ｖ商用交流電圧が交流入力端子ＩＮ１，ＩＮ
２から直流変換回路３に印加される。直流変換回路３に
は、１００Ｖ商用交流ラインの高周波ノイズが回路３以
降の電気回路に入るのを遮断し、しかも該電気回路が発
生する高周波ノイズが商用交流ラインに漏出するのを防
ぐ入力フィルタがある。交流電圧はこの入力フィルタを
通して、全波整流ダイオードブリッジＤＢ１と平滑コン
デンサＣ１で構成される整流平滑回路に印加される。

【００８１】また、交流電圧は抵抗Ｒ１とリレーＲＡＣ
からなる起動回路にも加わる。交流電圧が加わると、リ
レーＲＡＣの、ＤＳＰ７の電圧入力端子Ｖｃｃと、バッ
テリＢ１に接続したダイオードＤ３２及び抵抗器Ｒ２と
の間の、リレー接点ＲＡ１およびＲＡ２が閉じ、これに
よりＤＳＰ７の電圧入力端子Ｖｃｃにバッテリ電圧が加
わってＤＳＰ７が起動して、第１電源回路５および第２
電源回路のドライバＤＲＩＶＥ１１，ＤＲＩＶＥ２１に
第１ＰＷＭパルスＰＷＭ１および第２ＰＷＭパルスＰＷ
Ｍ２を出力する。これにより、第１電源回路４が２４Ｖ
程度の電圧（パワー系電圧）を発生し、第２電源回路５
が５Ｖ程度の電圧（制御系電圧）を発生し、この５Ｖ程
度の電圧が制御回路各部に印加される。この電圧によっ
て各制御回路が起動する。

【００８２】直流変換回路３が変換した直流電圧は、第
１電源回路４および第２電源回路５のトランスＴＲ１１
およびＴＲ２１の１次巻線に印加される。スイッチング
素子であるＦＥＴ１１およびＦＥＴ２１がオンになる
と、直流変換回路３から、各１次巻線，各スイッチング
素子ならびに各電流値検出回路ＩＳＥＮ１１およびＩＳ
ＥＮ２１を介して、１次側グランドに電流が流れる。

【００８３】１次側の各電流値検出回路ＩＳＥＮ１１お
よびＩＳＥＮ２１は、それぞれに宛てられた閾値よりも
各スイッチング素子に流れる電流値の方が大きいと、過
電流であることを示す低レベルＬの電流検出信号を、そ
れぞれＤＳＰ７の割り込み入力端Ｉint１およびＩint２
に与える。各スイッチング素子に流れる電流値が閾値未
満の間は、該電流検出信号を、正常を示す高レベルＨに
維持している。

【００８４】第１電源回路４のドライブ回路ＤＲＩＶ１
１は、ＤＳＰ７のスイッチングＯＮ／ＯＦＦ信号である
第１のＰＷＭパルスＰＷＭ１を出力するＰＷＭ出力ポー
トＰＷＭ１につながっている。ＤＲＩＶ１１，トランス
ＴＲ１１およびスイッチング素子ＦＥＴ１１によって、
１次側スイッチ回路が構成され、直流変換回路３の出力
電圧をＰＷＭパルスに応答したスイッチングによりチョ
ッピングして、トランスＴＲ１１の１次巻線にパルス通
電する。

【００８５】トランスＴＲ１１の２次側には、２次巻線
に誘起したパルス状電圧を直流に変換して出力する出力
回路がある。出力回路は、ダイオードＤ１１，Ｄ１２、
チョークコイルＣＨ１１、２次側の過電流を検出する２
次側過電流検出回路ＩＳＥＮ１２、出力電圧検出回路Ｖ
ＳＥＮ１１および平滑コンデンサＣ１１により構成され
る。

【００８６】２次側過電流検出回路ＩＳＥＮ１２は、第
１電源回路４の出力回路に流れる電流を、その大小に応
じた電圧（２次電流検出信号）に変換して出力するよう
構成され、ＩＳＥＮ１２から出力された電圧（２次電流
検出信号）は、ＤＳＰ７のＡ／Ｄ変換入力ポートＩｆ１
１に印加する。

【００８７】出力電圧検出回路ＶＳＥＮ１１は、第１電
源回路４の出力電圧Ｖout１１（２４Ｖ）の電圧に比例
する電圧を、ＤＳＰ７のＡ／Ｄ変換入力ポートＶｆ１１
に印加する。

【００８８】また、第２電源回路５のトランスＴＲ２１
の２次側の出力回路も第１電源回路４のものと同様な構
成であるが、更に、ＤＳＰ７に給電するための起動電源
回路６を結合している。この回路６は、トランスＴＲ２
１の３次巻線に接続したダイオードＤ３１とコンデンサ
Ｃ３１および定電圧回路ＣＶ３１ならびに逆流防止のダ
イオードＤ３３で構成している。ＤＳＰ７の電源端子Ｖ
ｃｃとＧＮＤ間には、バッテリーＢ１とダイオードＤ３
２、更に、起動用回路のリレーＲＡＣにより閉駆動され
るリレー接片ＲＡ１で開閉される接点、の直列回路が接
続している。

【００８９】起動用回路のリレーＲＡＣにより閉駆動さ
れるもう１つの接片ＲＡ２は、メインスイッチ２の開閉
検出用の抵抗器Ｒ２をＤＳＰ７の電源端子Ｖｃｃに接続
する。抵抗器Ｒ２のＶｃｃ側端子は、ＤＳＰ７の検出端
子ＳＷｉｎに接続されている。メインスイッチ２が閉じ
てリレーＲＡＣがその接片ＲＡ１，ＲＡ２を閉じている
ときには、ＤＳＰ７の電源端子Ｖｃｃの電圧（バッテリ
Ｂ１の電圧および低電圧素子ＣＶ３１の定電圧出力）が
検出端子ＳＷｉｎに加わり、検出端子ＳＷｉｎの検出信
号は、メインスイッチ２の閉を示す高レベルＨである。
メインスイッチ２が開いてリレーＲＡＣがその接片ＲＡ
１，ＲＡ２を開いたときには、抵抗器Ｒ２の電位がＧＮ
Ｄ（機器アース）になり、検出端子ＳＷｉｎの検出信号
は、メインスイッチ２の開を示す低レベルＬ（機器アー
ス）になる。これが電源ＳＷのＯＦＦ信号である。ＤＳ
Ｐ７は、検出端子ＳＷｉｎの信号レベル（Ｈ／Ｌ）に基
づいてメインスイッチ２の開，閉を認識する。

【００９０】図７に、ＤＳＰ７の構成を示す。この例で
は、イベントマネジャをＰＷＭパルス発生器７ｅに用い
ている。これには、複数のＰＷＭパルス出力ポートがあ
り、ＣＰＵ７ａが、各出力ポート宛ての、ＰＷＭパルス
およびパルスデューティを規定するデータを、ＰＷＭパ
ルス発生器７ｅ内のパルス生成制御用のレジスタにロー
ドする。このロードがあるとＰＷＭパルス発生器７ｅ
は、レジスタのデータで規定されるＰＷＭパルスを発生
して、ＰＷＭパルス出力ポートから出力する。この実施
例では、２つのＰＷＭパルス出力ポートＰＷＭ１および
ＰＷＭ２から、スイッチングドライバＤＲＩＶＥ１１お
よびＤＲＩＶＥ２１に、各ＰＷＭパルスを出力する。各
ＰＷＭパルスの周期およびデューティを規定するデータ
は、ＣＰＵ７ａがパルス発生器７ｅに設定する。

【００９１】ＤＳＰ７内のＡ／Ｄ変換器７ｈには、第１
電源回路４の出力電流（Ｉｆ１１），出力電圧（Ｖｆ１
１）および回路温度（ＴＥＭ）をあらわすフィードバッ
ク信号と、第２電源回路５の出力電流（Ｉｆ２１）およ
び出力電圧（Ｖｆ２１）を表すフィードバック信号が、
印加される。Ａ／Ｄ変換器７ｈは、インターフエイス７
ｇを介したＣＰＵ７ａの制御（指示）のもとに、指定さ
れた入力チャンネルに加わっているフィードバック信号
をデジタルデータに変換して、自身の出力レジスタにラ
ッチし、変換完了信号を発生する。

【００９２】ＣＰＵ７ａはこの変換完了信号に応答し
て、フィードバックデジタルデータ（Ａ／Ｄ変換デー
タ）を読み込んで、電源回路の出力電圧を設定電圧（２
４Ｖ，５Ｖ）とするためのＰＷＭパルスデューティの演
算と、それを規定するデータの、パルス発生器７ｅへの
書込み、もしくは、電源回路の出力電流の異常検出又は
第１電源回路４の過熱異常検出を行う。ＣＰＵ７ａの、
上述の動作或いは処理を行うプログラムは、ＥＥＰＲＯ
Ｍ７ｂに書きこまれている。ＲＡＭ７ｃは、データの一
時的な保持或いは保存に用いられる。

【００９３】再度図６を参照する。商用交流電圧がオン
になると、すなわちメインスイッチ２が閉じて商用交流
電圧がＩＮ１，ＩＮ２に加わると、ダイオードブリッジ
ＤＢ１で整流された直流電圧により、抵抗Ｒ１を介して
起動回路のリレーＲＡＣに電流が流れ、バッテリＢ１の
電圧をＤＳＰ７の電源電圧入力端Ｖccに印加するための
接片ＲＡ１および抵抗器Ｒ２（ＳＷｉｎ）に入力端Ｖｃ
ｃの電圧を印加するための接片ＲＡ２が閉じる。これに
より、ＤＳＰ７に動作電圧が供給され、ＤＳＰ７が起動
し、ＣＰＵ７ａが、ＥＥＰＲＯＭ７ｂのプログラムに従
って、図８の（ａ）に示す制御動作を行う。

【００９４】すなわち、図８の（ａ）を参照するとＣＰ
Ｕ７ａは、それに動作電圧が加わると、各レジスタ、各
データの初期設定をおこない入出力ポートを待機状態と
し（初期化：ステツプ１）、そしてパルス発生器７ｅに
与えるＰＷＭパルス（の周期およびデューティ）を規定
するデータを格納する出力レジスタであるＰＷＭレジス
タに、初期値（ＰＷＭパルス周期，２４Ｖ出力のための
デューティを規定する第１基準値、および、５Ｖ出力の
ためのデューティを規定する第２基準値）を書込む（ス
テツプ２）。これらのデータは、ＥＥＰＲＯＭ７ｂの、
ＣＰＵ動作プログラム上に書き込まれている。なお、以
下においてカッコ内にステップ番号又は記号を記入する
時には、ステップという語を省略して、ステップ番号又
は記号のみを記入する。

【００９５】次にＣＰＵ７ａは、パルス発生器７ｅの割
込みレジスタをリセットして、パルス発生器７ｅのＰＷ
Ｍパルス生成制御用のレジスタに、ＰＷＭレジスタのデ
ータを書き込む（３）。パルス発生器７ｅはこの書込み
があつたデータに基づいたＰＷＭパルスの生成（出力）
を開始する。なお、パルス発生器７ｅの割込み信号ライ
ンＰＤＰＩＮＴのレベルがＬになるとパルス発生器７ｅ
がそのＰＷＭパルス出力ポートをハイインピーダンス
（出力回路遮断）にしこれによりＦＥＴ（１１／２１）
がオフになり、パルス発生器７ｅがその内部の出力禁止
フラグを、禁止を表す１とし、この１がある間はハイイ
ンピーダンスを継続するが、パルス発生器７ｅの割込み
レジスタをリセットするとは、この出力禁止フラグの１
をクリアして、禁止解除を表す０にする事を意味する。

【００９６】次にＣＰＵ７ａは、２００μｓｅｃ時限の
プログラムタイマをスタートして（４）、そのタイムオ
ーバに応答するタイマ割込みを許可する（５）。ＣＰＵ
７ａは更に、パルス発生器７ｅの割込み信号ラインＰＤ
ＰＩＮＴのレベルＨからＬへの変化に応答する外部割込
みを許可する（６）。

【００９７】ＰＷＭ１，ＰＷＭ２の出力とタイマ割込み
で実行する後述の定電圧制御により電源回路４，５，６
の出力電圧が安定して、制御回路のすべてが起動して初
期化を終えてレディとなった時点に、ＣＰＵ７ａは、プ
リンタコントローラ６０の周辺ＡＳＩＣの中のメモリコ
ントローラに、ＮＶＲＡＭ２６ａの順番テーブルの、Ｒ
ＡＭ７ｃへの転送書込みを要求して、順番テーブルをＲ
ＡＭ７ｃに書込む（７）。

【００９８】その後は、ＭＰＵ５１（ＵＡＲＴコネクタ
７ｋ）から、休止モードへの移行のための第１電源回路
４のオフ指示，作動モードへの復帰のための第１電源回
路４のオン指示あるいはデータ転送指示が到来するのを
待つ（８，１０，１２）。第１電源回路４のオフ指示が
到来するとＣＰＵ７ａはレジスタＦＲ２４Ｖにこれをあ
らわす「１」を書込み（９）、第１電源回路４のオン指
示が到来するとＣＰＵ７ａはレジスタＦＲ２４Ｖにこれ
をあらわす「０」を書込む（１１）。データ転送指示が
到来すると、ＣＰＵ７ａはＲＡＭ７ｃの異常データテー
ブル（ＲＡＭ７ｃ上の１領域）のデータを、ＭＰＵ５１
（ＵＡＲＴコネクタ７ｋ）にＵＡＲＴ通信で送出する
（１２，１３）。

【００９９】なお、作動モードから休止モードへの移行
条件が成立するとプリンタコントローラ６０のＭＰＵ６
１がメイン制御板５０上のＭＰＵ５１に、第１電源回路
４のオフ指示を与え、ＭＰＵ５１がこれをＤＳＰ７のＣ
ＰＵ７ａに転送した後に、スイッチ８４をオフにする。
休止モードから作動モードへの移行条件が成立するとプ
リンタコントローラ６０のＭＰＵ６１がスイッチ８４を
オンにして、これによってメイン制御板５０上のＭＰＵ
５１が起動してからそれに、第１電源回路４のオン指示
を与え、ＭＰＵ５１がこれをＤＳＰ７のＣＰＵ７ａに転
送する。

【０１００】操作部２０のキー入力により、電源回路の
異常情報の出力が指示されるとプリンタコントローラ６
０のＭＰＵ６１は、操作部２０のＣＰＵ２５に、データ
受信とＬＣＤ２６ｆへの表示を指示し、そしてメイン制
御板５０上のＭＰＵ５１に、ＲＡＭ７ｃの異常データテ
ーブルの、操作部２０（のＲＡＭ２６ｃ）への転送を指
示する。これに応答してＭＰＵ５１は、ＲＡＭ７ｃの異
常データテーブルのデータをＵＡＲＴ通信で操作部２０
（ＵＡＲＴコネクタ７ｋ）に送出する（１２，１３）。
このデータ転送が成功したときには、操作部２０のＬＣ
Ｄ２６ｆに、ＲＡＭ７ｃの異常データテーブルにあった
データが表示される。

【０１０１】メインスイッチ２が閉から開に切換ると、
直流変換回路３の交流入力が止まるので、平滑コンデン
サＣ１の電圧が低下を始める。この電圧低下によってリ
レーＲＡＣのコイル電流が閉保持電流値未満に低下した
ときに、リレー接片ＲＡ１，ＲＡ２が開き、これにより
ＤＳＰ７の検出端子ＳＷｉｎの信号レベルが、ＨからＬ
（メインスイッチ２開）に切換る。この切換りに応答し
てＣＰＵ７ａは、メインスイッチ２のオフ（メイン電源
遮断）をＭＰＵ５１を経由してプリンタコントローラ６
０に報知する（１４，１５）。プリンタコントローラ６
０はこの報知に応答して、電源遮断によって機構，電気
回路あるいはデータに損傷、破壊等のトラブルを生ずる
可能性が考えられる所定のデバイスに終了指示信号を与
える。これにより例えばＨＤＤ６６が書き込み中であっ
た場合、ＨＤＤ６６が書き込み動作を終了する。ＣＰＵ
７ａはメイン電源遮断を報知すると「電源出力を停止」
（１６）に進む。この内容は、図１０を参照して後述す
る。

【０１０２】次に図８の（ｂ）を参照する。前述のよう
にＣＰＵ７ｃが割込みを許可（５，６）した後、２００
μｓｅｃタイマがタイムオーバするとＣＰＵ７ａは、図
８の（ｂ）に示すタイマ割り込み（ＴＩＩ）に進んで、
２００μｓｅｃタイマを再スタートし（２１）、Ａ／Ｄ
変換器７ｈの、入力電圧チャンネルを、Ｎｏ．０に設定
してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し（２２）、
Ａ／Ｄ変換の完了に応答する割込みを許可する（２
３）。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．０のアナ
ログ信号すなわち第２電源回路５の出力電圧をあらわす
フィードバック信号（Ｖｆ２１）のデジタル変換を開始
し、これを終了すると終了信号（変換データ読取りレデ
ィ）を発生する。ＣＰＵ７ａは、この終了信号に応答し
て、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進
む。

【０１０３】図９に示す割込み（ＡＤ１）でＣＰＵ７ａ
は、いま終えたＡ／Ｄ変換の入力ポート（チャンネル）
に対応して（３１−３４）、それがＮｏ．０であったと
きには「５Ｖ電圧制御」（３５）を、Ｎｏ．１であった
ときには「２４Ｖ電圧制御」（３６）を、Ｎｏ．２であ
ったときには「５Ｖ２次側電流異常制御」（３７）を、
Ｎｏ．３であったときには「２４Ｖ２次側電流異常制
御」（３８）を、Ｎｏ．４であったときには「温度異常
制御」（３８）を、実行する。

【０１０４】「５Ｖ電圧制御」（３５）に進むとＣＰＵ
７ａは、Ａ／Ｄ変換器７ｈが変換したデータ（第２電源
回路５の出力電圧データ）を、レジスタＶｆ２１に読み
込んで、それが設定値Ｒｆ５ＶＵ以上（過電圧異常）で
あるか、あるいは設定値Ｒｆ５ＶＬ以下（低電圧異常）
であるか、をチェックする。設定値Ｒｆ５ＶＵ未満かつ
Ｒｆ５ＶＬ超であると、今回読みこんだ出力電圧データ
の、５Ｖに対する誤差量を算出して誤差量をＰＷＭパル
スデューティに変換し、このパルスデューティを規定す
るＰＷＭ２データを算出して、それをＣＰＵ７ａの内部
又はＲＡＭ７ｃに定めたＰＷＭ２レジスタに更新書込み
して、ＰＷＭ２レジスタのデータをパルス発生器７ｅの
ＰＷＭ２パルス生成制御用のレジスタに書き込む。これ
により、パルス発生器７ｅがパルス出力ポートＰＷＭ２
に出力するＰＷＭパルスが、前記出力電圧の誤差量を０
にするためのデューティに変わる。これが、第２電源回
路５の出力電圧のフィードバック制御である。

【０１０５】第２電源回路５の出力電圧が設定値Ｒｆ５
ＶＵ以上又はＲｆ５ＶＬ以下であったときには、ＣＰＵ
７ａは、ＰＷＭ１レジスタおよびＰＷＭ２レジスタにＰ
ＷＭデューティ０％のデータを書込む。これにより、パ
ルス発生器７ｅのパルス出力（ＰＷＭ１，ＰＷＭ２）が
すべてとまり、ＦＥＴ１１およびＦＥＴ２１がオフにな
る。次いでＣＰＵ７ａは、それ自身に許可している割込
みをすべて禁止する。これにより、交流電圧が１度遮断
されてもう一度投入されるまで、ＤＳＰ７が動作を停止
し、第１電源回路４および第２電源回路５共に、動作を
停止し出力がなくなる。次にＣＰＵ７ａは、ＲＡＭ７ｃ
の異常データテーブルに、第２電源回路５の出力電圧が
設定値Ｒｆ５ＶＵ以上であったときには５Ｖ系過電圧異
常データを書込み、設定値Ｒｆ５ＶＬ以下であったとき
には５Ｖ系低電圧異常データを書込む。

【０１０６】上述の過電圧および低電圧のいずれの異常
でもなく、上記のようにＰＷＭパルス（ＰＷＭ２）のデ
ューティを更新した時には、ＣＰＵ７ａは、Ａ／Ｄ変換
入力チャンネルのＮｏ．１を指定してＡ／Ｄ変換器７ｈ
にＡ／Ｄ変換を指示し、Ａ／Ｄ変換の完了に応答する割
込みを許可する。Ａ／Ｄ変換器７ｈは、入力ポートＮ
ｏ．１のアナログ信号すなわち第１電源回路４の出力電
圧をあらわすフィードバック信号（Ｖｆ１１）のデジタ
ル変換を開始し、これを終了すると終了信号（変換デー
タ読取りレディ）を発生する。ＣＰＵ７ａは、この終了
信号に応答して、図９に示すＡ／Ｄ変換終了割込み（Ａ
ＤＩ）に進み、そして図９のステップ３２から「２４Ｖ
電圧制御」（３６）に進む。

【０１０７】「２４Ｖ電圧制御」（３６）は、上述の
「５Ｖ電圧制御」（３５）と大筋は同様であり、第１電
源回路４の出力電圧Ｖｆ１１を設定値２４Ｖにするよう
に、第１電源回路４のドライバＦＥＴ１１に与えるＰＷ
Ｍパルス（ＰＷＭ１）のデューティを、同様にフィード
バック制御する。ただし、これは作動モードが指定され
ている、ＦＲ２４Ｖ＝０（レジスタＦＲ２４Ｖのデータ
が０）の場合である。

【０１０８】省エネのために休止モードが設定されてい
る、ＦＲ２４Ｖ＝１の場合には、ＣＰＵ７ａは、第１電
源回路４のＦＥＴ１１をオフに拘束するＰＷＭデューテ
イ０％をＰＷＭデータに設定して、これをＰＷＭレジス
タに書込む。これにより、第１電源回路４の２４Ｖ出力
動作が停止する。すなわち、第１電源回路４がオフにな
る。

【０１０９】第１電源回路４の出力電圧ＶＦ１１が過電
圧異常（出力電圧がＲｆ２４ＶＵ以上）もしくは低電圧
異常（Ｒｆ２４ＶＬ以下）であると、ＤＳＰ７のＶＰＵ
７ａは第１電源回路４の駆動を停止して、レジスタＦＲ
２４Ｖに「１」（第１電源回路４の駆動禁止）を書込ん
で、ＰＷＭ１データを０（通電デューテイ０：通電停
止）として、ＲＡＭ７ｃの異常データテーブルに、第１
電源回路４の出力電圧が設定値Ｒｆ２４ＶＵ以上であっ
たときには２４Ｖ系過電圧異常データを書込み、設定値
Ｒｆ２４ＶＬ以下であったときには２４Ｖ系低電圧異常
データを書込む。

【０１１０】第１電源回路４の出力電圧Ｖｆ１１が正常
範囲で、ＰＷＭパルス（ＰＷＭ１）のデューティを更新
した時には、ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネル
のＮｏ．２を指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を
指示し、Ａ／Ｄ変換の完了に応答する割込みを許可す
る。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．２のアナロ
グ信号すなわち第２電源回路５の出力電流をあらわすフ
ィードバック信号（Ｉｆ２１）のデジタル変換を開始
し、これを終了すると終了信号（変換データ読取りレデ
ィ）を発生する。ＣＰＵ７ａは、この終了信号に応答し
て、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進
み、そして図９のステップ３３から「５Ｖ２次側電流異
常制御」（３７）に進む。

【０１１１】「５Ｖ２次側電流異常制御」（３７）に進
むとＣＰＵ７ａは、レジスタＩｆ２１にＡ／Ｄ変換器７
ｈが変換したデータ（第１電源回路４の出力電流デー
タ）を読み込んで、それが設定値Ｒｆ５ＶｉＵ以上（過
電流異常）又はＲｆ５ＶｉＬ以下（低電流異常）である
かをチェックする。そうであるとそこでＣＰＵ７ａは第
１電源回路４および第２電源回路５の駆動を停止して、
制御動作を停止する。そしてＲＡＭ７ｃの異常データテ
ーブルに、第２電源回路５の出力電流が設定値Ｒｆ５Ｖ
ｉＵ以上であったときには５Ｖ系過電流異常データを書
込み、設定値Ｒｆ５ＶｉＬ以下であったときには５Ｖ系
低電流異常データを書込む。

【０１１２】出力電流値が正常範囲内であるときには、
ＣＰＵ７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．３を
指定してＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し、Ａ／
Ｄ変換の完了に応答する割込みを許可する。Ａ／Ｄ変換
器７ｈは、入力ポートＮｏ．３のアナログ信号すなわち
第１電源回路４の出力電流をあらわすフィードバック信
号（Ｉｆ１１）のデジタル変換を開始し、これを終了す
ると終了信号（変換データ読取りレディ）を発生する。
ＣＰＵ７ａは、この終了信号に応答して、図９に示すＡ
／Ｄ変換終了割込み（ＡＤＩ）に進み、そして図９のス
テップ３４から「２４Ｖ２次側電流異常制御」（３８）
に進む。

【０１１３】「２４Ｖ２次側電流異常制御」（３８）の
内容は、上述の「５Ｖ２次側電流異常制御」（３７）と
大要は同様である。この「２４Ｖ２次側電流異常制御」
（３８）で第１電源回路４の出力電流（Ｉｆ１１）が過
電流異常（出力電流がＲｆ２４ｉＵ以上）もしくは低電
流異常（Ｒｆ２４ｉＬ以下）であると、ＤＳＰ７のＶＰ
Ｕ７ａは第１電源回路４の駆動を停止して、レジスタＦ
Ｒ２４Ｖに「１」（第１電源回路４の駆動禁止）を書込
んで、ＰＷＭ１データを０（通電デューテイ０：通電停
止）として、ＲＡＭ７ｃの異常データテーブルに、第１
電源回路４の出力電流が設定値Ｒｆ２４ｉＵ以上であっ
たときには２４Ｖ系過電流異常データを書込み、設定値
Ｒｆ２４ｉＬ以下であったときには２４Ｖ系低電流異常
データを書込む。

【０１１４】第１電源回路４の出力電流（Ｉｆ１１）が
正常範囲内であるとＣＰＵ７ａは、Ａ／Ｄ変換入力チャ
ンネルのＮｏ．４を指定して、Ａ／Ｄ変換器７ｈにＡ／
Ｄ変換を指示し、Ａ／Ｄ変換の完了に応答する割込みを
許可する。Ａ／Ｄ変換器７ｈは、入力ポートＮｏ．４の
アナログ信号すなわち第１電源回路４に備わったサーミ
スタＴＨの温度検出信号（ＴＨＭ）のデジタル変換を開
始し、これを終了すると終了信号（変換データ読取りレ
ディ）を発生する。ＣＰＵ７ａは、この終了信号に応答
して、図９に示すＡ／Ｄ変換終了割込み（ＡＤＩ）に進
み、そして図９のステップ３４から「温度異常制御」
（３９）に進む。

【０１１５】「温度異常制御」（３９）に進むとＣＰＵ
７ａは、レジスタＴＥＭにＡ／Ｄ変換器７ｈが変換した
データ（サーミスタＴＨの温度検出データ）を読み込ん
で、それが設定値ＲｆＴＥＭＵ以上（過熱異常）かＲｆ
ＴＥＭＬ以下（センサ異常）かをチェックする。設定値
ＲｆＴＥＭＵ以上又はＲｆＴＥＭＬ以下であるとそこで
ＣＰＵ７ａは、第１電源回路４の駆動を停止して、レジ
スタＦＲ２４Ｖに「１」（第１電源回路４の駆動禁止）
を書込んで、ＰＷＭ１データを０（通電デューテイ０：
通電停止）として、ＲＡＭ７ｃの異常データテーブル
に、検出温度が設定値ＲｆＴＥＭＵ以上（過熱異常）で
あったときには過熱異常データを書込み、設定値ＲｆＴ
ＥＭＬ以下であったときにはセンサ異常を書込む。

【０１１６】検出温度が正常範囲内のときには、ＣＰＵ
７ａは、Ａ／Ｄ変換入力チャンネルのＮｏ．０を指定し
てＡ／Ｄ変換器７ｈにＡ／Ｄ変換を指示し、Ａ／Ｄ変換
の完了に応答する割込みを許可する。Ａ／Ｄ変換器７ｈ
は、入力ポートＮｏ．０のアナログ信号すなわち第２電
源回路５の出力電圧をあらわすフィードバック信号（Ｖ
ｆ２１）のデジタル変換を開始し、これを終了すると終
了信号（変換データ読取りレディ）を発生する。ＣＰＵ
７ａは、この終了信号に応答して、図９に示すＡ／Ｄ変
換終了割込み（ＡＤＩ）に進み、そして図９のステップ
３１から「５Ｖ電圧制御」（３５）に進む。この「５Ｖ
電圧制御」（３５）の内容は前述の通りである。

【０１１７】このように、フィードバック信号の読み込
み（Ａ／Ｄ変換）と、ＰＷＭパルスデューテイの更新，
出力異常の検出および温度異常の検出を、所定順で繰返
すが、これらの一連、すなわち図８の（ｂ）のステップ
２２，２３および図９に示す「Ａ／Ｄ変換終了割込み」
（ＡＤ１）のステップ３１−３９、を実行するに要する
時間は２００μｓｅｃ未満であるので、この一連の処理
は、２００μｓｅｃタイマがタイムオーバする前に完了
する。そして、２００μｓｅｃタイマがタイムオーバす
ると、ＣＰＵ７ａは、図８の（ｂ）に示すタイマ割り込
み（ＴＩＩ）を再度実行する。これにより、ＣＰＵ７ａ
の制御周期は、実質上２００μｓｅｃである。なお、Ｐ
ＷＭパルスは１００ＫＨｚ程度の周波数である。

【０１１８】ＣＰＵ７ａの以上の制御動作により、ＤＳ
Ｐ７は、ポートＶｆ２１に入力する出力電圧回路ＶＳＥ
Ｎ２１の出力電圧値が所定の電圧となるよう、スイッチ
ング素子ＦＥＴ２１をＯＮ／ＯＦＦするＰＷＭパルスＰ
ＷＭ２を生成し、ドライブ回路ＤＲＩＶ２１に出力す
る。ドライブ回路ＤＲＩＶ２１を介して、スイッチング
素子ＦＥＴ２１がＯＮ／ＯＦＦ駆動され、トランスＴＲ
２１が励磁される。そして、２次コイル，３次コイルに
誘起した交流電圧が、それぞれ整流平滑され、直流電圧
（５Ｖ，５ＶＥ，Ｖｃｃ）が出力される。ＤＳＰ７は常
に、出力電圧値（Ｖｆ２１）が所定の電圧値５Ｖとなる
よう、スイッチングＯＮ／ＯＦＦのＯＮデューティ演算
と、該デューティのパルス出力を続ける。

【０１１９】また、同様に、ポートＶｆ１１に入力する
出力電圧回路ＶＳＥＮ１１の出力電圧値が所定の電圧２
４Ｖとなるよう、スイッチング素子ＦＥＴ１１をＯＮ／
ＯＦＦするスイッチング信号をＤＳＰ７が演算し、ドラ
イブ回路ＤＲＩＶ１１に出力する。ドライブ回路ＤＲＩ
Ｖ１１を介して、スイッチング素子ＦＥＴ１１がＯＮ／
ＯＦＦされ、トランスＴＲ１１が励磁される。ＤＳＰ７
は常に、出力電圧値（Ｖｆ１１）所定の電圧値２４Ｖと
なるよう、スイッチングＯＮ／ＯＦＦのＯＮデューティ
演算と、該デューティのパルス出力を続ける。

【０１２０】ここで一次側のスイッチング素子ＦＥＴ１
１又はＦＥＴ２１に過電流が流れたときの動作フローを
説明する。

【０１２１】図８の（ｃ）に、ＦＥＴ１１又はＦＥＴ２
１に過電流が流れたときの、ＣＰＵ７ａの外部割込み処
理（ＰＤＩ）の内容を示す。すでに説明したが、ＦＥＴ
１１又はＦＥＴ２１に過電流が流れると、ＤＳＰ７の割
り込み入力ポートＩｉｎｔ１又はＩｉｎｔ２が高レベル
Ｈから低レベルＬとなり、ノアゲート７ｆの出力ＰＤＰ
ＩＮＴが、高レベルＨから、割込み要求レベルのＬに転
ずる。するとパルス発生器７ｅ（イベントマネジャ）
が、ＣＰＵ７ａの動作周波数の３〜４クロックサイクル
の遅延後、ＰＷＭ出力ポートＰＷＭ１およびＰＷＭ２を
ハード的にハイインピーダンス状態としてこれを保持す
る出力禁止フラグ（１ビットデータ）を設定し（Ｈ＝１
とし）、ＰＷＭパルスの周期およびパルスデューティを
定めるデータを格納するレジスタをクリアする。これに
より、ＰＷＭ出力ポートＰＷＭ１およびＰＷＭ２はスイ
ッチングＯＮ／ＯＦＦ停止の状態（出力遮断）になる。
これによりドライブ駆動回路ＤＲＩＶ１１，ＤＲＩＶＥ
２１の出力もＯＦＦ状態に移行し、スイッチング素子Ｆ
ＥＴ１１およびＦＥＴ２１は、ＯＦＦになる。

【０１２２】ＣＰＵ７ａは、図８の（ｃ）の外部割込み
（ＰＤＩ）に進むが、この割込みのプログラムの実行を
開始するまで数μｓの時間遅れがある。そしてこの割込
み処理では、パルス発生器７ｅの出力禁止フラグを解除
（０にクリア）し（２５）、そしてパルス発生器７ｅの
レジスタにＰＷＭパルス出力のためのデータを設定し
て、パルス出力を開始する（２６）。この割込みプログ
ラムの実行に数μｓの時間がかかる。以上の処理にて、
パルスバイパルスにて１次側のスイッチング素子ＦＥＴ
１１，ＦＥＴ２１に流れる過電流を正確に検出し、保護
制御を行い、スイッチング電源装置、特にスイッチング
素子の破壊，損傷を防ぐことができる。

【０１２３】第１電源回路４の出力（電圧又は電流）が
正常範囲を外れているとき、あるいは、検出温度異常の
ときには、第１電源回路４の駆動が停止され、しかもＲ
ＡＭ７ｃに異常内容を表わすデータが書込まれるが、第
２電源回路５はその出力が正常範囲内である限り、駆動
が止められないので、第２電源回路５がプリンタコント
ローラ６０およびメイン制御板５０ならびに操作部２０
に動作電圧５Ｖを与えており、操作部２０の入力キーの
操作による電源異常データ読出し指示があると、ＭＰＵ
６１がこれに応答して、ＤＳＰ７のＲＡＭ７ｃの異常デ
ータテーブルの、操作部２０への転送を、操作部２０の
ＣＰＵ２５およびメイン制御板５０のＭＰＵ５１に指示
する。これに応答してＭＰＵ５１は、ＵＡＲＴコネクタ
７ｋから操作部２０へのデータ転送ラインを設定してＣ
ＰＵインターフエイス５４およびＵＡＲＴコネクタ７ｋ
を介してＤＳＰ７のＣＰＵ７ａに、ＲＡＭ７ｃの異常デ
ータテーブルのデータ読出し転送を指示する。これによ
り、ＲＡＭ７ｃの電源異常データが操作部２０に転送さ
れて、表示パネル２６ｆに表示される。

【０１２４】ところが、第２電源回路５の出力異常があ
ったときには、第１電源回路４および第２電源回路５の
駆動が止められてプリンタコントローラ６０，メイン制
御板５０および操作部２０への動作電圧が消えるので、
ＤＳＰ７にはメインスイッチがオンであってリレー接片
ＲＡ１を介してバッテリＢ１の電圧がＤＳＰ７に加わり
ＲＡＭ７ｃが電源異常データを保持するものの、該異常
データを操作部２０に出力することが出来ない。この場
合には、プリンタ１００のカバーを取り外し、ＤＣ電源
／ＡＣ制御板８０を見える状態にし、コネクタ７ｋから
ＭＰＵ５１のインターフェイス５４に接続したコネクタ
をはずして、代わりに、ＵＡＲＴによる通信機能を有し
たデータ通信機例えばパソコンのＵＡＲＴコネクタを結
合して、揮発性メモリであるＲＡＭ７ｃの電源異常デー
タを読み出す。異常内容をパソコンに読み出し、どの電
源回路にて、出力電流が異常なのか、出力電圧が過電圧
なのか、全く出力されないのか、もしくは過熱を検知し
保護回路が動作したのかを確認することができる。これ
により、異常箇所の特定作業を迅速に行うことができ
る。このようにして、直流電源装置に異常があった場
合、異常内容が何なのかを簡単な方法で確認することが
できる。

【０１２５】メインスイッチ２が開いて検出端子ＳＷｉ
ｎの信号レベルがＬに切換るとＤＳＰ７のＣＰＵ７ａ
は、図１０の（ａ）に示す「電源出力を停止」（１３）
に進む。ここではＣＰＵ７ａはＲＡＭ７ｃ上の順番テー
ブルにある時間値１〜ｉのそれぞれを時限値とするタイ
マー１〜ｉをスタートする。すなわち計時を開始する
（４１）。

【０１２６】図１０の（ｂ）に、図６に示す第１電源回
路４と第２電源回路５の動作を制御するＤＳＰ７に宛て
た順番テーブルの情報を示す。その順番１の行のデータ
群は、ＳＷｉｎの信号レベルがＨからＬに切換ってか
ら、時間値１の経過後に、第１電源回路４へのＰＷＭパ
ルスＰＷＭ１の出力を停止すること、すなわち第１電源
回路４のＦＥＴ１１をオフに拘束して電源回路４の出力
を停止することを意味する。次の順番２の行のデータ群
は、ＳＷｉｎの信号レベルがＨからＬに切換ってから、
時間値２の経過後に、第２電源回路５へのＰＷＭパルス
ＰＷＭ２の出力を停止すること、すなわち第２電源回路
５のＦＥＴ２１をオフに拘束して電源回路５および起動
電源回路６の出力を停止することを意味する。次の順番
３の行のデータ群（のＥＮＤ）は、ＳＷｉｎの信号レベ
ルがＨからＬに切換ってから、時間値３の経過後に、こ
の電源出力停止を終えることを意味する。

【０１２７】なお、メインスイッチ２が閉から開に切換
ってリレーＲＡＣのリレー接片ＲＡ１，ＲＡ２が開いて
も、ＤＳＰ７がＰＷＭ１およびＰＷＭ２を出力すること
により、平滑コンデンサＣ１の残留電力によって電源回
路４，５，６が出力を継続する。リレー接片ＲＡ１が開
いてＶｃｃ端子がバッテリＢ１から遮断されても定電圧
素子ＣＶ３１が、ＶｃｃにＤＳＰ動作電圧を与えるの
で、平滑コンデンサＣ１に十分な残留電力があり、ＤＳ
Ｐ７がＰＷＭ２の出力を継続している間、ＤＳＰ７は、
図１０の（ａ）に示す電源出力の停止処理を実施し得
る。

【０１２８】再度図１０の（ａ）を参照する。順番テー
ブルにある時間値１〜ｉのそれぞれを時限値とするタイ
マー１〜ｉをスタートするとＣＰＵ７ａは、タイムオー
バしたタイマーの数を書込むカウントレジスタＣＮＵを
クリア（初期化）して（４２）、タイマーのタイムオー
バを待つ（４３）。

【０１２９】タイマーがタイムオーバする度にＣＰＵ７
ａは、カウントレジスタＣＮＵのカウント値ＣＮＵを１
インクレメントして（４４）、順番テーブル上の順番Ｃ
ＮＵの行の停止するＰＷＭ情報（ＰＷＭｊ）を読出し
て、ＰＷＭｊの出力を停止する（４６）、すなわち第ｊ
電源回路の出力を止める、という一連の処理を行い、読
み出したＰＷＭ情報がＥＮＤであると、２００μｓｅｃ
タイマ割込みを禁止する（４５，４７）。

【０１３０】この処理により、図１０の（ｃ）に示す順
番テーブルの場合、メインスイッチ２の開によりＤＳＰ
７の検出端子ＳＷｉｎの信号レベルがＨからＬに切換っ
てから時間値１の経過時に、第１電源回路４が出力を停
止し、その後の、ＳＷｉｎの信号レベルがＨからＬに切
換ってから時間値２の経過時に、第２電源回路５および
起動回路６が出力を停止する。この起動回路６の出力停
止により、ＤＳＰ７への動作電圧が消える。時間値３の
経過時に、この電源停止制御を終了する。例えば、時間
値１は３００ｍｓｅｃ、時間値２は５００ｍｓｅｃ、時
間値３は時間値２よりわずかに長い値であればよく例え
ば５１２ｍｓｅｃである。

【０１３１】なお、時間値２が経過したときにＰＷＭ２
の出力を停止するので、ＤＳＰ７の端子Ｖｃｃに動作電
圧を与える起動電源回路６がスイッチング動作を停止
し、その２次側回路のコンデンサＣ３１の電圧が低下を
始めるので、時間値３が経過する前に、端子Ｖｃｃの動
作電圧が消えてＤＳＰ７が停止する可能性があるが、そ
のようになっても問題は無い。順番テーブルのデータ
は、ＤＳＰ７に動作電圧を与える電源回路（宛てのＰＷ
Ｍパルス）を停止するまでの時間値の行までに留めても
よい。図１０の（ｂ）に示す例では、順番３の行をデー
タなしにしてもよい。

【０１３２】なお、上述の実施例では、メインスイッチ
２の閉から開への切換りを、起動回路（Ｒ１，ＲＡＣ）
のリレーＲＡＣのオンからオフへの切換りを利用して検
出している。リレーＲＡＣは、電源ラインの電圧が、接
片閉維持電流を与える電圧の下限値未満に低下するとオ
フに切換るので、上述の実施例では、ＤＳＰ７は、入力
交流電源ラインの電圧低下に応答して「電源出力を停
止」（１６）を実行する、とも表現出来る。上述の実施
例では、従って、実際にはメインスイッチ２が閉から開
に切換らなくても、入力交流電圧がリレーＲＡＣの接片
閉維持電圧下限値未満に低下すると、ＤＳＰ７が電源出
力停止を行う。

【０１３３】起動回路のリレーＲＡＣをメインスイッチ
２の閉から開への切換り検出および入力交流電圧低下の
検出に用いるのに変えて、直流電圧変換回路３の出力電
圧を、必要に応じて抵抗分圧回路等を介して降圧して、
比較器で設定下限値と比較して、設定下限値未満のとき
例えばＬとなる比較器出力を電源ＳＷのＯＦＦ信号とし
てＤＳＰ７のＳＷｉｎに印加するようにしてもよい。ま
たこれに変えて、直流電圧変換回路３の出力電圧を抵抗
分圧回路等を介して降圧して、フォトカプラの発光ダイ
オードに印加し、フォトカプラの受光側素子の光検知信
号をＤＳＰ７のＳＷｉｎに印加するようにしてもよい。
あるいは、メインスイッチ２を、開閉検出信号線に介挿
する開閉検出接点および接片をも併設したものとして、
該開閉検出接点および接片を、図６に示すリレー接点お
よび接片ＲＡ２のＤＳＰ７への接続態様と同様な態様
で、ＤＳＰ７に接続してもよい。

【０１３４】しかしながら、上述のようにリレーＲＡＣ
をメインスイッチ２の閉から開への切換り検出に用いる
態様、あるいは上述のフォトカプラを用いる態様が、回
路構成が簡単に済み、絶縁が容易で、しかも動作の信頼
性が高いので、好ましい。

【０１３５】

【発明の効果】メモリ(7c)に、メインスイッチ(2)がい
きなり開かれる場合の負荷側のトラブルを回避もしくは
最小限とする停止順番および停止タイミング、すなわち
最適な電源停止シーケンス、を設定しておくことによ
り、負荷側のトラブルを避ける又は最小限にすることが
できる。デジタル信号処理装置(7)がメモリ(7c)から停
止順番および停止タイミングを得てそれに基づいて停止
制御を行うので、デジタル信号処理装置(7)と負荷側の
コントローラたとえば複写機のシステムコントローラと
の通信が阻害される場合や、システムコントローラのＣ
ＰＵが暴走するときでも、最適な電源停止シーケンスが
実現し、その信頼性が高い。

【図面の簡単な説明】

【図１】 本発明の一実施例の電源装置を組み込んだ複
合機能複写機の外観を示す正面図である。

【図２】 図２に示すカラープリンタ１００の画像形成
機構の概要を示すブロック図である。

【図３】 図１に示す複写機の電気系統のシステム構成
を示すブロック図である。

【図４】 図３に示すＤＣ電源／ＡＣ制御板８０上の電
源回路の概要と給電される電気制御系統の概要を示すブ
ロック図である。

【図５】 （ａ）は図３に示す操作部２０の拡大平面
図、（ｂ）は操作部２０の電気系統のシステム構成を示
すブロック図である。

【図６】 図４に示す第１電源回路４，第２電源回路５
および起動電源回路６の電気回路図である。

【図７】 図６に示すＤＳＰ（ディジタル制御部）７の
電気系統のシステム構成を示すブロック図である。

【図８】 図７に示すＣＰＵ７ａの制御動作を示すフロ
ーチャートであり、（ａ）は制御動作の概要を、（ｂ）
タイマ割込み処理の内容を、（ｃ）は外部割込み処理の
内容を示す。

【図９】 図７に示すＣＰＵ７ａのＡ／Ｄ変換終了に応
答する割込み処理の内容を示すフローチャートである。

【図１０】 （ａ）は図８の（ａ）に示す「電源出力を
停止」（１６）の内容を示すフローチャート、（ｂ）は
ＮＶＲＡＭ２６ａに格納されておりＲＡＭ７ｃに書込ま
れる順番テーブルのデータの内容を示す平面図である。

【符号の説明】

１：ＡＣ電源 ２：メインスイッチ ２０:操作部 ２１ａ，２１ｂ，２１ｄ，２３，２４：操作キー ２１ｅ，２１ｆ，２２：表示ＬＥＤ ２６ｆ：液晶表示装置 １０１：感光体ベルト １０２，１０３：回動ローラ １０４：帯電チャージャ １０５：レーザ露光装置 １０６：カラー現像装置 １０７：クリーニングブレー
ド １０９：中間転写ベルト １１０−１１２：回動ローラ １１３：バイアスローラ １１４：転写ローラ １１５：クリーニング装置 １１６：給紙台 １１７：給紙ローラ １１８ａ，１１８ｂ：搬送ロ
ーラ対 １１９ａ，１１９ｂ：レジストローラ対 １２０：定着装置 １２１ａ，１２１ｂ：排紙ロ
ーラ対 １２２：排紙スタック部

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2C061 AP01 AP04 AQ06 AR01 HJ10 HV04 HV45 2H027 DA03 ED30 EE07 EE08 EF17 ZA01 5C062 AA02 AA05 AB41 AB42 AB49 AC22 AE15 5H730 AA00 AA20 AS00 BB23 BB57 BB88 CC01 DD04 EE02 EE08 EE10 EE59 EE61 EE73 FD03 FD13 FD33 FD43 FD61 FG05 XX02 XX13 XX22 XX33 XX42

Claims (6)

【特許請求の範囲】
1. 【請求項１】トランス，該トランスの１次巻線にＰＷＭ
   パルスに応答してスイッチング給電する１次側回路、お
   よび、該トランスの２次巻線に発生する電圧を整流し負
   荷に給電する２次側回路、を含む、複数のスイッチング
   電源回路；前記１次側回路に直流電圧を与える整流平滑
   回路；交流電源と前記整流平滑回路の間に介挿されたメ
   インスイッチ；及び、 前記１次側回路に前記ＰＷＭパルスを与え、前記メイン
   スイッチの開又は前記整流平滑回路の電圧低下に対応し
   て、メモリに保持する停止順番および停止タイミングに
   従って各スイッチング電源回路の電源出力を停止するデ
   ジタル信号処理装置；を備える電源装置。
2. 【請求項２】前記デジタル信号処理装置は、前記スイッ
   チング電源回路の１つの出力電圧を受ける受電端子を有
   し；電源装置は更に、バッテリおよび前記メインスイッ
   チからスイッチング電源回路に至るラインから給電され
   て該バッテリを前記受電端子に接続するスイッチ手段を
   更に備える；請求項１記載の電源装置。
3. 【請求項３】前記スイッチ手段は、前記バッテリを前記
   受電端子に接続／非接続を示す端子を有し；前記デジタ
   ル信号処理装置は、該端子の「接続」から「非接続」へ
   のレベル切換りに対応して、メモリに保持する停止順番
   および停止タイミングに従って各スイッチング電源回路
   の電源出力を停止する；請求項２記載の電源装置。
4. 【請求項４】オペレータの指示を入力する手段，表示手
   段，入力読込み及び表示を制御する操作部制御手段，情
   報読み書き装置，作像機構および顕像形成制御手段を有
   し、画像信号に対応した顕像を用紙上に形成する顕像形
   成装置；および、 それぞれが、トランス，該トランスの１次巻線にＰＷＭ
   パルスに応答してスイッチング給電する１次側回路およ
   び該トランスの２次巻線に発生する電圧を整流し負荷に
   給電する２次側回路、を有する、前記顕像形成装置の高
   電力消費負荷に給電する高出力直流電源回路および制御
   系回路に給電する低出力直流電源回路，前記１次側回路
   に直流電圧を与える整流平滑回路，交流電源と前記整流
   平滑回路の間に介挿されたメインスイッチ，及び、前記
   １次側回路に前記ＰＷＭパルスを与え、前記メインスイ
   ッチの開又は前記整流平滑回路の電圧低下に対応して、
   メモリに保持する停止順番および停止タイミングに従っ
   て各スイッチング電源回路の電源出力を停止するデジタ
   ル信号処理装置、を含む電源装置；を備える画像形成装
   置。
5. 【請求項５】前記デジタル信号処理装置は、前記メイン
   スイッチの開又は前記整流平滑回路の電圧低下に対応し
   てまず前記顕像形成制御手段にそれを報知し、それから
   メモリに保持する停止順番および停止タイミングに従っ
   て各スイッチング電源回路の電源出力を停止し；前記顕
   像形成制御手段は、前記報知に対応して前記情報読み書
   き装置に終了指示信号を与える、請求項４記載の画像形
   成装置。
6. 【請求項６】画像形成装置は更に、前記停止順番および
   停止タイミングを記憶する不揮発性記憶手段を含み；前
   記デジタル信号処理装置は、該不揮発性記憶手段の停止
   順番および停止タイミングを自己の内部メモリに書込
   む、請求項４又は請求項５記載の画像形成装置。