JP5397109B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5397109B2 JP5397109B2 JP2009209486A JP2009209486A JP5397109B2 JP 5397109 B2 JP5397109 B2 JP 5397109B2 JP 2009209486 A JP2009209486 A JP 2009209486A JP 2009209486 A JP2009209486 A JP 2009209486A JP 5397109 B2 JP5397109 B2 JP 5397109B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- supply voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Description
また、半導体装置にレーザダイオード駆動回路が含まれている場合では、レーザダイオードは発光波長によって駆動電圧が異なるため、どのような発光波長のレーザダイオードにも対応することができる駆動回路を、広い電源電圧範囲で使用可能にする必要があった。このように、広い電源電圧範囲に対応した半導体装置が求められていた。
このようなレーザダイオード駆動回路は、異なる動作電圧のレーザダイオードを駆動するために、異なる電圧を発生させる電源と、各レーザダイオードの動作電圧に応じて電源電圧を切り替える電源電圧切替手段と、切り替えられた電源電圧を用いて各レーザダイオードへ駆動電流を供給する電流増幅部と、電流増幅部から供給される駆動電流を各レーザダイオードに供給するためのレーザダイオード切り替え手段を備えていた。また、前記電流増幅部の回路要素はレーザダイオードごとに独立して設けられていた。
図11のような半導体装置100内の電子回路は、通常、所定の電源電圧領域、例えば5V±5%や3.3V±5%で使用されることを前提に設計されている。
高い電源電圧領域から低い電源電圧領域まで広い電源範囲で使用可能にするためには、高耐圧のトランジスタを使用して低電圧動作が可能な回路を設計することも可能である。しかし、このような回路では、高電圧で使用した場合においても、低電圧で使用した場合においてもそれぞれ最適な動作を行うことができず中途半端な性能のものになる。
図12の電源電圧低下検出回路では、電源端子Vddに入力された電源電圧VA又はVBを抵抗R121及びR122で分圧した分圧電圧Vinと、所定の参照電圧VrBをコンパレータ121で電圧比較している。コンパレータ121の出力信号は、分圧電圧Vinが参照電圧VrB以上であればハイレベルになり、分圧電圧Vinが参照電圧VrB未満である場合はローレベルになる。コンパレータ121の出力信号が電圧低下検出信号になっている。
電圧VrAは、電源電圧がVAのときにおける、電圧低下を検出したいときの分圧電圧Vinの値であり、参照電圧VrBは、電源電圧がVBのときにおける、電圧低下を検出したい分圧電圧Vinの値である。
図15の端子電圧検出回路では、電源端子Vddに入力された電源電圧VA又はVBを抵抗R123及びR124で分圧した分圧電圧Vinと、外部端子T1に入力された電圧を抵抗R125及びR126で分圧した電圧VT1とをコンパレータ122で電圧比較をしており、コンパレータ122の出力信号が端子電圧検出信号になっている。
しかし、電源電圧VA又はVBは所定の電圧範囲内でばらつくため、分圧電圧VinがVin+になったときとVin−になったときとでは前記端子電圧検出信号のパルス幅が大きく変動してしまうため、外部端子T1の電圧を正確に検出することができないという問題があった。
図17において、PMOSトランジスタM132は、電源電圧の変動によって、PMOSトランジスタM131のドレイン電圧が大きく変動するのを緩和させるためのトランジスタであり、ゲートに所定のバイアス電圧が入力されている。しかし、該バイアス電圧は、電源電圧領域の高い電源電圧VAと該領域の低い電源電圧VBの両方で動作するように、電源電圧VAとVBの場合に最適な各バイアス電圧の中間程度に設定されるため、電源電圧VAとVBにおいては最適なバイアス電圧になっていなかった。
スイッチングトランジスタは、通常素子サイズの小さいトランジスタを多数並列に接続した構成になっている。図18ではスイッチングトランジスタはPMOSトランジスタM141〜M144が並列に接続されてなり、該PMOSトランジスタM141〜M144の各ゲートにはドライブ能力の大きいバッファ回路141の出力端がそれぞれ接続され、バッファ回路141の入力端にはドライブ能力の小さいバッファ回路142が接続されている。
入力された電源電圧の電圧領域の検出を行い、該検出結果を示す信号を生成して出力する電源電圧領域検出回路と、
該電源電圧領域検出回路の出力信号を記憶し、該記憶した信号を電源電圧領域信号として出力するラッチ回路と、
電源投入時に、前記内部回路に対して所定のリセット動作を行わせるためのリセット信号を生成して出力するリセット回路と、
を備え、
前記ラッチ回路は、前記内部回路に対する前記リセット動作が解除された直後の前記電源電圧領域検出回路からの出力信号を記憶し、
前記内部回路は、半導体レーザの駆動制御を行うAPC駆動回路を備え、前記ラッチ回路から出力される前記電源電圧領域信号に応じて内部設定の変更を行うものである。
入力された電源電圧の電圧領域の検出を行い、該検出結果を示す信号を生成して出力する電源電圧領域検出回路と、
該電源電圧領域検出回路の出力信号を記憶し、該記憶した信号を電源電圧領域信号として出力するラッチ回路と、
電源投入時に、前記内部回路に対して所定のリセット動作を行わせるためのリセット信号を生成して出力するリセット回路と、
を備え、
前記ラッチ回路は、電源投入後に最初に出力された、前記APC駆動回路を作動させるための信号であるAPC信号により、前記電源電圧領域検出回路からの出力信号を記憶し、前記内部回路は、前記ラッチ回路から出力される前記電源電圧領域信号に応じて内部設定の変更を行うものである。
第1の実施の形態.
図1は、本発明の第1の実施の形態における半導体装置の構成例を示した図である。
図1において、半導体装置1は、電源電圧領域検出回路2、ラッチ回路3、リセット回路4及び所定の機能を有する内部回路5を備えており、電源電圧が入力される電源端子Vddと接地電圧に接続された接地端子GNDを備えている。
リセット回路4は、半導体装置1に電源が投入されたときに、内部回路5を初期化するためのリセット信号RESを出力する。
内部回路5は、半導体装置1に含まれる所定の機能を有する各種電子回路である。
図2において、VinAは、電源端子Vddに高い電源電圧領域である電源電圧VAが入力されたときの分圧電圧Vinの電圧値であり、VinBは、電源端子Vddに低い電源電圧領域である電源電圧VBが入力されたときの分圧電圧Vinの電圧値である。参照電圧Vrefは、電圧値VinAとVinBとのほぼ中間の電圧値に設定されている。なお、図2では、電源端子Vddに電源電圧VAが入力されている場合を例にして示している。
このような構成において、図4は、図3の半導体装置1の動作例を示したタイミングチャートである。なお、図4では電源端子Vddに高い電源電圧領域の電源電圧VAが入力されている場合を例にして示している。
次に時刻t2で、分圧電圧Vinが参照電圧Vref以上になるとコンパレータ11の出力信号Scmpの信号レベルが反転してハイレベルになる。
更に、時刻t3で、リセット信号RESがハイレベルからローレベルに変化してリセット状態が終了する。しかし、この時点では、ラッチ回路3はコンパレータ11の出力信号Scmpの信号レベルをまだ記憶していない。
このように、内部回路5内のAPC駆動回路が最初の動作を始める直前に半導体装置1に入力されている電源電圧領域を検出して、APC駆動回路を含む内部回路5の設定を変えるようにしたことから、APC駆動回路内の電源電圧に関わる回路設定を最適な状態にして作動させることができる。なお、前記説明では、電源電圧VAの場合を例にして説明したが、低い電源電圧領域の電源電圧VBが半導体装置1に入力された場合は、電源電圧領域信号S1は、前記説明と信号レベルが反転し、前記ハイレベルの電源電圧領域信号S1はローレベルになる。
図5は、内部回路5に設けられた電圧低下検出回路20の回路例を示した図である。
図5において、電圧低下検出回路20は、電源端子Vddに入力された電源電圧が所定の第1電圧まで低下したか否かの検出を行い、電源電圧が所定の第1電圧まで低下したことを検出すると所定の電圧低下検出信号S2を生成して出力する回路である。
電源端子Vddと接地端子GNDとの間には、分圧抵抗R21及びR22が直列に接続され、分圧抵抗R21とR22との接続部から分圧電圧Vin1が出力される。コンパレータ21の非反転入力端には分圧電圧Vin1が入力され、コンパレータ21の反転入力端は、スイッチSW1の共通端子Cに接続されている。
第1参照電圧Vr1Aは、電源電圧VAを保証する最低電圧に設定され、第2参照電圧Vr1Bは、電源電圧VBを保証する最低電圧に設定されている。
図6(a)で示しているように、電源端子Vddに電源電圧VAが入力された場合は、スイッチSW1の共通端子Cは端子A側に接続される。このため、コンパレータ21の反転入力端には第1参照電圧Vr1Aが入力されることから、電源電圧VAが低下して分圧電圧Vin1が第1参照電圧Vr1A未満になると、コンパレータ21の出力信号である電圧低下検出信号S2の信号レベルが反転してローレベルになる。
このように、電源電圧領域の異なる電源電圧VAとVBのどちらで使用しても、電源電圧の低下を正確に検出することができる。
図7は、内部回路5に設けられた端子電圧検出回路30の回路例を示した図である。
図7において、端子電圧検出回路30は、半導体装置1の外部端子T1に入力された電圧が所定の第2電圧以上になったか否かの検出を行う回路である。
端子電圧検出回路30は、コンパレータ31、所定の第3参照電圧Vr2Aを生成して出力する第3参照電圧生成回路32、所定の第4参照電圧Vr2Bを生成して出力する第4参照電圧生成回路33、スイッチSW2及び分圧抵抗R31,R32を備えている。
スイッチSW2の端子Aには第3参照電圧Vr2Aが、スイッチSW2の端子Bには第4参照電圧Vr2Bがそれぞれ入力されている。また、スイッチSW2の制御入力端には電源電圧領域信号S1が入力されており、スイッチSW2は、電源電圧領域信号S1に応じて、共通端子Cを端子A又はBのいずれか一方に接続する。
電源端子Vddに電源電圧VAが入力された場合は、スイッチSW2の共通端子Cは端子A側に接続されている。このため、コンパレータ31の反転入力端には第3参照電圧Vr2Aが入力されることから、外部端子T1に入力されている電圧が上昇して分圧電圧VT1が第3参照電圧Vr2A以上になると、コンパレータ31の出力信号である端子電圧検出信号S3の信号レベルが反転してハイレベルになる。
このように、電源端子Vddに入力された電源電圧の電圧値に合わせて第3参照電圧Vr2Aと第4参照電圧Vr2Bを切り換えて使用することができるため、電源端子Vddに電源電圧VA又はVBのいずれかが入力されても、外部端子T1の電圧異常を正確に検出することができる。
図9は、内部回路5に設けられたバイアス回路40の回路例を示した図であり、バイアス回路40は、例えばAPC駆動回路に設けられた増幅回路等でも使用されるものである。
図9において、バイアス回路40は、PMOSトランジスタM41,M42、NMOSトランジスタM43及び電源電圧領域信号S1で制御されるスイッチSW3で構成されている。
電源端子Vddと接地端子GNDとの間に、PMOSトランジスタM41,M42及びNMOSトランジスタM43が直列に接続されている。
図10は、内部回路5に設けられたスイッチングトランジスタとその駆動回路からなるスイッチング回路50の回路例を示した図である。
図10において、スイッチングトランジスタはPMOSトランジスタM51〜M54が並列に接続されて構成されており、PMOSトランジスタM51及びM52の各ゲートは接続され、該接続部はアンド回路51の出力端に接続されている。また、PMOSトランジスタM53とM54の各ゲートは接続され、該接続部はバッファ回路52の出力端に接続されている。
このような構成において、電源端子Vddに低電圧領域である電源電圧VBが入力された場合は、電源電圧領域信号S1はローレベルであることから、アンド回路51の第2入力端はハイレベルになる。
また、電源電圧が高い領域ではスイッチングを行うトランジスタの数が少なくてもドライブ電圧が大きいためスイッチングトランジスタのスイッチング性能を低下させることはない。
2 電源電圧領域検出回路
3 ラッチ回路
4 リセット回路
5 内部回路
11,21,31 コンパレータ
12 参照電圧生成回路
20 電圧低下検出回路
22 第1参照電圧生成回路
23 第2参照電圧生成回路
30 端子電圧検出回路
32 第3参照電圧生成回路
33 第4参照電圧生成回路
40 バイアス回路
50 スイッチング回路
51 アンド回路
52,53 バッファ回路
54 インバータ回路
R11,R12,R21,R22,R31,R32 分圧抵抗
SW1〜SW3 スイッチ
M41,M42,M51〜M54 PMOSトランジスタ
M43 NMOSトランジスタ
Claims (10)
- 複数の電源電圧領域で使用可能な所定の機能を有する内部回路と、
入力された電源電圧の電圧領域の検出を行い、該検出結果を示す信号を生成して出力する電源電圧領域検出回路と、
該電源電圧領域検出回路の出力信号を記憶し、該記憶した信号を電源電圧領域信号として出力するラッチ回路と、
電源投入時に、前記内部回路に対して所定のリセット動作を行わせるためのリセット信号を生成して出力するリセット回路と、
を備え、
前記ラッチ回路は、前記内部回路に対する前記リセット動作が解除された直後の前記電源電圧領域検出回路からの出力信号を記憶し、
前記内部回路は、半導体レーザの駆動制御を行うAPC駆動回路を備え、前記ラッチ回路から出力される前記電源電圧領域信号に応じて内部設定の変更を行うことを特徴とする半導体装置。 - 複数の電源電圧領域で使用可能な、半導体レーザの駆動制御を行うAPC駆動回路を有する内部回路と、
入力された電源電圧の電圧領域の検出を行い、該検出結果を示す信号を生成して出力する電源電圧領域検出回路と、
該電源電圧領域検出回路の出力信号を記憶し、該記憶した信号を電源電圧領域信号として出力するラッチ回路と、
電源投入時に、前記内部回路に対して所定のリセット動作を行わせるためのリセット信号を生成して出力するリセット回路と、
を備え、
前記ラッチ回路は、電源投入後に最初に出力された、前記APC駆動回路を作動させるための信号であるAPC信号により、前記電源電圧領域検出回路からの出力信号を記憶し、前記内部回路は、前記ラッチ回路から出力される前記電源電圧領域信号に応じて内部設定の変更を行うことを特徴とする半導体装置。 - 前記APC駆動回路は、前記ラッチ回路から出力される前記電源電圧領域信号に応じて内部設定の変更を行うことを特徴とする請求項2記載の半導体装置。
- 前記内部回路は、入力された電源電圧が所定の第1電圧まで低下したか否かの検出を行い、該電源電圧が該第1電圧まで低下したことを検出すると所定の電圧低下検出信号を生成して出力する電圧低下検出回路を備え、該電圧低下検出回路は、前記第1電圧を設定するための参照電圧を前記電源電圧領域信号に応じて変えることを特徴とする請求項1、2又は3記載の半導体装置。
- 前記内部回路は、外部端子に入力された電圧が所定の第2電圧以上になったか否かの検出を行い、該外部端子に入力された電圧が該第2電圧以上になったことを検出すると所定の端子電圧検出信号を生成して出力する端子電圧検出回路を備え、該端子電圧検出回路は、前記第2電圧を設定するための参照電圧を前記電源電圧領域信号に応じて変えることを特徴とする請求項1、2、3又は4記載の半導体装置。
- 前記内部回路は、所定のバイアス電圧を生成して出力するバイアス回路を備え、該バイアス回路は、前記電源電圧領域信号に応じて該バイアス電圧の電圧値を変えることを特徴とする請求項1、2、3、4又は5記載の半導体装置。
- 前記APC駆動回路は、増幅回路へ供給する所定のバイアス電圧を生成するバイアス回路を備え、該バイアス回路は、前記電源電圧領域信号に応じて該バイアス電圧の電圧値を変えることを特徴とする請求項3記載の半導体装置。
- 前記内部回路は、スイッチングトランジスタと該スイッチングトランジスタの駆動を行う駆動回路からなるスイッチング回路を備え、該スイッチング回路は、前記電源電圧領域信号に応じて前記スイッチングトランジスタの電流供給能力を変えることを特徴とする請求項1、2、3、4、5又は6記載の半導体装置。
- 前記APC駆動回路は、スイッチングトランジスタと該スイッチングトランジスタの駆動を行う駆動回路からなるスイッチング回路を備え、該スイッチング回路は、前記電源電圧領域信号に応じて前記スイッチングトランジスタの電流供給能力を変えることを特徴とする請求項3又は7記載の半導体装置。
- 前記スイッチングトランジスタは、並列に接続された複数のトランジスタで構成され、前記スイッチング回路は、該各トランジスタに対して、前記電源電圧領域信号に応じた該トランジスタに対して、前記駆動回路からの駆動信号に関係なくオフさせて遮断状態にすることを特徴とする請求項8又は9記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009209486A JP5397109B2 (ja) | 2009-09-10 | 2009-09-10 | 半導体装置 |
US12/877,575 US8248140B2 (en) | 2009-09-10 | 2010-09-08 | Semiconductor device for detecting power supply voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009209486A JP5397109B2 (ja) | 2009-09-10 | 2009-09-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011061024A JP2011061024A (ja) | 2011-03-24 |
JP5397109B2 true JP5397109B2 (ja) | 2014-01-22 |
Family
ID=43647247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009209486A Expired - Fee Related JP5397109B2 (ja) | 2009-09-10 | 2009-09-10 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8248140B2 (ja) |
JP (1) | JP5397109B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5381497B2 (ja) | 2009-08-21 | 2014-01-08 | 株式会社リコー | マルチビームレーザ光量制御回路及びマルチビームレーザ光量制御回路を利用する画像形成装置 |
US11188141B2 (en) | 2018-05-11 | 2021-11-30 | Apple Inc. | Voltage region sensing for maximum system power |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1093181A (ja) * | 1996-07-26 | 1998-04-10 | Ricoh Co Ltd | 半導体レーザ制御装置 |
JPH1116395A (ja) | 1997-06-25 | 1999-01-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002007988A (ja) * | 2000-06-20 | 2002-01-11 | Seiko Epson Corp | PC(PersonalComputer)カード |
JP4225451B2 (ja) | 2001-02-14 | 2009-02-18 | 株式会社リコー | 過電流保護方法,電源装置および画像形成装置 |
JP4721249B2 (ja) | 2001-05-18 | 2011-07-13 | 株式会社リコー | 電源装置および画像形成装置 |
JP2003078202A (ja) * | 2001-09-04 | 2003-03-14 | Sharp Corp | 半導体レーザ駆動回路および半導体レーザ駆動方法 |
JP2007073543A (ja) | 2005-09-02 | 2007-03-22 | Ricoh Co Ltd | 半導体レーザ駆動装置及び半導体レーザ駆動装置を有する画像形成装置 |
JP4836594B2 (ja) | 2006-02-10 | 2011-12-14 | 株式会社リコー | 半導体レーザ駆動装置及び半導体レーザ駆動装置を有する画像形成装置 |
JP2006313917A (ja) | 2006-05-22 | 2006-11-16 | Ricoh Co Ltd | 半導体レーザ制御装置 |
KR100863016B1 (ko) * | 2007-05-31 | 2008-10-13 | 주식회사 하이닉스반도체 | 동작 모드 설정 장치, 이를 포함하는 반도체 집적 회로 및반도체 집적 회로의 제어 방법 |
-
2009
- 2009-09-10 JP JP2009209486A patent/JP5397109B2/ja not_active Expired - Fee Related
-
2010
- 2010-09-08 US US12/877,575 patent/US8248140B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8248140B2 (en) | 2012-08-21 |
JP2011061024A (ja) | 2011-03-24 |
US20110057703A1 (en) | 2011-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6118599B2 (ja) | パワーオンリセット回路、電源回路および電源システム | |
JP4870058B2 (ja) | 定電流駆動回路 | |
US7586345B2 (en) | Over-voltage protection circuit and method thereof | |
KR100487536B1 (ko) | 파워-온 리셋 회로 | |
JP4686222B2 (ja) | 半導体装置 | |
US9236858B2 (en) | Semiconductor device | |
JP2019009633A (ja) | 半導体装置および電子制御ユニット | |
US9454165B2 (en) | Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor | |
JP3863508B2 (ja) | 電源電圧検出回路及び半導体集積回路装置 | |
US8593887B2 (en) | Semiconductor device having reference voltage generating unit | |
JP5397109B2 (ja) | 半導体装置 | |
JP4937078B2 (ja) | 定電圧電源回路 | |
JP4896472B2 (ja) | パワーオンリセット回路 | |
KR20120103001A (ko) | 파워 온 리셋 회로 및 그것을 포함하는 전자 장치 | |
JP3167169U (ja) | テストモード制御回路及びセルフテスト機能を有する電子装置 | |
US9716493B2 (en) | Input circuit and semiconductor apparatus including the input circuit | |
JP5488361B2 (ja) | 半導体集積回路 | |
US9030246B2 (en) | Semiconductor device | |
JP2012143030A (ja) | 電子回路 | |
KR20210067685A (ko) | 파워 온 리셋 신호 생성 장치 | |
JP4756701B2 (ja) | 電源電圧検出回路 | |
JP4697746B2 (ja) | 電源瞬停保護回路 | |
JP2011186618A (ja) | 定電圧出力回路 | |
JP2006261143A (ja) | 熱保護回路及びこれを備えた半導体集積回路装置 | |
JP5687091B2 (ja) | 電源電圧検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131007 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5397109 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |