JPH1093181A - 半導体レーザ制御装置 - Google Patents
半導体レーザ制御装置Info
- Publication number
- JPH1093181A JPH1093181A JP15200797A JP15200797A JPH1093181A JP H1093181 A JPH1093181 A JP H1093181A JP 15200797 A JP15200797 A JP 15200797A JP 15200797 A JP15200797 A JP 15200797A JP H1093181 A JPH1093181 A JP H1093181A
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor laser
- pulse width
- width modulation
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 全体構成の１チップ化を実現するための有利
な構成を明らかにする。 【解決手段】 例えば、パルス幅変調・強度変調信号生
成部１１中の発光指令信号生成部２２の電流は直流的に
は受光素子２のモニタ電流であるので、集積回路２０の
内部の温度変化の影響を受けない電流とするため、発光
指令信号生成部２２の電流値を設定する外付け素子を備
え、この外付け素子を調整することにより半導体レーザ
１及び受光素子２の特性に合わせて所望の光出力が得ら
れるようにモニタ電流を安定させることが可能となり、
支障なく全体の集積化を図れる。
な構成を明らかにする。 【解決手段】 例えば、パルス幅変調・強度変調信号生
成部１１中の発光指令信号生成部２２の電流は直流的に
は受光素子２のモニタ電流であるので、集積回路２０の
内部の温度変化の影響を受けない電流とするため、発光
指令信号生成部２２の電流値を設定する外付け素子を備
え、この外付け素子を調整することにより半導体レーザ
１及び受光素子２の特性に合わせて所望の光出力が得ら
れるようにモニタ電流を安定させることが可能となり、
支障なく全体の集積化を図れる。
Description
【０００１】
【発明の属する技術分野】本発明は、レーザプリンタ、
デジタル複写機、光ディスク装置、光通信装置等におけ
る光源として用いられる半導体レーザを駆動制御するた
めの半導体レーザ制御装置に関する。
デジタル複写機、光ディスク装置、光通信装置等におけ
る光源として用いられる半導体レーザを駆動制御するた
めの半導体レーザ制御装置に関する。
【０００２】
【従来の技術】半導体レーザは極めて小型であって、か
つ、駆動電流により高速に直接変調を行うことができる
ので、近年、レーザプリンタ等の光源として広く使用さ
れている。
つ、駆動電流により高速に直接変調を行うことができる
ので、近年、レーザプリンタ等の光源として広く使用さ
れている。
【０００３】しかし、半導体レーザの駆動電流と光出力
との関係は、温度により著しく変化するので、半導体レ
ーザの光強度を所望の値に設定しようとする場合に問題
となる。この問題を解決して半導体レーザの利点を活か
すために、従来、様々なＡＰＣ（Ａutomatic Ｐower Ｃ
ontrol）回路が提案されている。
との関係は、温度により著しく変化するので、半導体レ
ーザの光強度を所望の値に設定しようとする場合に問題
となる。この問題を解決して半導体レーザの利点を活か
すために、従来、様々なＡＰＣ（Ａutomatic Ｐower Ｃ
ontrol）回路が提案されている。
【０００４】このＡＰＣ回路は以下の〜の３つの方
式に大別される。 半導体レーザの光出力を受光素子によりモニタし、
この受光素子に発生する半導体レーザの光出力に比例す
る受光電流に比例する信号と、発光レベル指令信号とが
等しくなるように、常時、半導体レーザの順方向電流を
制御する光・電気負帰還ループにより半導体レーザの光
出力を所望の値に制御する方式。 パワー設定期間内には半導体レーザの光出力を受光
素子によりモニタし、この受光素子に発生する受光電流
（半導体レーザの光出力に比例する）に比例する信号
と、発光レベル指令信号とが等しくなるように半導体レ
ーザの順方向電流を制御し、パワー設定期間外にはパワ
ー設定期間中に設定した半導体レーザの順方向の値を保
持することにより、半導体レーザの光出力を所望の値に
制御するとともに、パワー設定期間外にはパワー設定期
間中に設定した半導体レーザの順方向電流を情報に基づ
いて変調することにより半導体レーザの光出力に情報を
載せる方式。 半導体レーザの温度を測定し、その測定した温度信
号によって半導体レーザの順方向電流を制御したり、又
は、半導体レーザの温度を一定とするように制御するこ
とで、半導体レーザの光出力を所望の値に制御する方
式。
式に大別される。 半導体レーザの光出力を受光素子によりモニタし、
この受光素子に発生する半導体レーザの光出力に比例す
る受光電流に比例する信号と、発光レベル指令信号とが
等しくなるように、常時、半導体レーザの順方向電流を
制御する光・電気負帰還ループにより半導体レーザの光
出力を所望の値に制御する方式。 パワー設定期間内には半導体レーザの光出力を受光
素子によりモニタし、この受光素子に発生する受光電流
（半導体レーザの光出力に比例する）に比例する信号
と、発光レベル指令信号とが等しくなるように半導体レ
ーザの順方向電流を制御し、パワー設定期間外にはパワ
ー設定期間中に設定した半導体レーザの順方向の値を保
持することにより、半導体レーザの光出力を所望の値に
制御するとともに、パワー設定期間外にはパワー設定期
間中に設定した半導体レーザの順方向電流を情報に基づ
いて変調することにより半導体レーザの光出力に情報を
載せる方式。 半導体レーザの温度を測定し、その測定した温度信
号によって半導体レーザの順方向電流を制御したり、又
は、半導体レーザの温度を一定とするように制御するこ
とで、半導体レーザの光出力を所望の値に制御する方
式。
【０００５】半導体レーザの光出力を所望の値とするた
めには、の方式が望ましい。しかし、受光素子の動作
速度や、光・電気負帰還ループを構成している増幅素子
の動作速度等の限界により制御速度に限界が生じる。例
えば、制御速度の目安として、光・電気負帰還ループの
開ループでの交叉周波数を考慮した場合、この交叉周波
数をｆ0 としたとき、半導体レーザの光出力のステップ
応答特性は、 Ｐout ＝Ｐ0｛１−exp(−２πｆ0ｔ）｝ Ｐout ；半導体レーザの光出力 Ｐ0 ；半導体レーザの設定された光強度 ｔ ；時間 により近似される。
めには、の方式が望ましい。しかし、受光素子の動作
速度や、光・電気負帰還ループを構成している増幅素子
の動作速度等の限界により制御速度に限界が生じる。例
えば、制御速度の目安として、光・電気負帰還ループの
開ループでの交叉周波数を考慮した場合、この交叉周波
数をｆ0 としたとき、半導体レーザの光出力のステップ
応答特性は、 Ｐout ＝Ｐ0｛１−exp(−２πｆ0ｔ）｝ Ｐout ；半導体レーザの光出力 Ｐ0 ；半導体レーザの設定された光強度 ｔ ；時間 により近似される。
【０００６】半導体レーザの多くの使用目的では、半導
体レーザの光出力を変化させた直後から、設定された時
間τ0 が経過するまでの全光量（光出力の積分値∫Ｐ
out・ｄｔ）が所定の値となることが必要とされ、 ∫Ｐout ・ｄｔ＝Ｐ0・τ0｛１−（１／２πｆ0τ0 )
［１−exp（−２πｆ0τ0 )］｝ のような式で表される。
体レーザの光出力を変化させた直後から、設定された時
間τ0 が経過するまでの全光量（光出力の積分値∫Ｐ
out・ｄｔ）が所定の値となることが必要とされ、 ∫Ｐout ・ｄｔ＝Ｐ0・τ0｛１−（１／２πｆ0τ0 )
［１−exp（−２πｆ0τ0 )］｝ のような式で表される。
【０００７】仮に、τ0 ＝５０ns、誤差の許容範囲を
０．４％とした場合、ｆ0 ＞８００ＭＨｚとしなければ
ならず、これは極めて困難である。
０．４％とした場合、ｆ0 ＞８００ＭＨｚとしなければ
ならず、これは極めて困難である。
【０００８】また、の方式では、の方式による上記
のような問題は発生せず、半導体レーザを高速に変調す
ることが可能であるので多用されている。しかし、この
の方式によると、半導体レーザの光出力を常時制御し
ている訳ではないので、外乱等により容易に半導体レー
ザの光量変動を生じてしまう。外乱としては、例えば、
半導体レーザのドゥループ特性があり、半導体レーザの
光量はこのドゥループ特性により容易に数％程度の誤差
を生じてしまう。半導体レーザのドゥループ特性を抑制
する試みとして、半導体レーザの熱時定数に半導体レー
ザ駆動電流の周波数特性を合わせて補償する方法などが
提案されているが、半導体レーザの熱時定数は各半導体
レーザ毎に個別にばらつきがあり、また、半導体レーザ
の周囲環境により異なる等の問題がある。
のような問題は発生せず、半導体レーザを高速に変調す
ることが可能であるので多用されている。しかし、この
の方式によると、半導体レーザの光出力を常時制御し
ている訳ではないので、外乱等により容易に半導体レー
ザの光量変動を生じてしまう。外乱としては、例えば、
半導体レーザのドゥループ特性があり、半導体レーザの
光量はこのドゥループ特性により容易に数％程度の誤差
を生じてしまう。半導体レーザのドゥループ特性を抑制
する試みとして、半導体レーザの熱時定数に半導体レー
ザ駆動電流の周波数特性を合わせて補償する方法などが
提案されているが、半導体レーザの熱時定数は各半導体
レーザ毎に個別にばらつきがあり、また、半導体レーザ
の周囲環境により異なる等の問題がある。
【０００９】このような点を考慮した改良方式が、例え
ば、特開平２−２０５０８６号公報により提案されてい
る。同公報によれば、図１７に示すように、半導体レー
ザ１の光出力を受光素子２によりモニタし、その出力と
発光レベル指令信号（DATA）とが等しくなるように、常
時、半導体レーザ１の順方向電流を制御する光・電気負
帰還ループ３と、発光レベル指令信号（DATA）を半導体
レーザ１の順方向電流に変換する電流駆動部４とを有
し、光・電気負帰還ループ３の制御電流と電流駆動部４
により生成された駆動電流の和（又は、差）の電流によ
って半導体レーザ１の光出力を制御する方式が開示され
ている。図示例では、前記光・電気負帰還ループ３は半
導体レーザ１と受光素子２とＩDA1 なる定電流源５と反
転増幅器６とにより構成され、この反転増幅器６の出力
により、抵抗Ｒe とともに半導体レーザ１に直列に接続
された駆動トランジスタ７を駆動制御するように構成さ
れている。また、電流駆動部４はＩDA2 なる定電流源８
により構成されている。
ば、特開平２−２０５０８６号公報により提案されてい
る。同公報によれば、図１７に示すように、半導体レー
ザ１の光出力を受光素子２によりモニタし、その出力と
発光レベル指令信号（DATA）とが等しくなるように、常
時、半導体レーザ１の順方向電流を制御する光・電気負
帰還ループ３と、発光レベル指令信号（DATA）を半導体
レーザ１の順方向電流に変換する電流駆動部４とを有
し、光・電気負帰還ループ３の制御電流と電流駆動部４
により生成された駆動電流の和（又は、差）の電流によ
って半導体レーザ１の光出力を制御する方式が開示され
ている。図示例では、前記光・電気負帰還ループ３は半
導体レーザ１と受光素子２とＩDA1 なる定電流源５と反
転増幅器６とにより構成され、この反転増幅器６の出力
により、抵抗Ｒe とともに半導体レーザ１に直列に接続
された駆動トランジスタ７を駆動制御するように構成さ
れている。また、電流駆動部４はＩDA2 なる定電流源８
により構成されている。
【００１０】これによれば、半導体レーザ１を電流駆動
部４により直接駆動する電流に相当する光出力をＰS と
した場合、半導体レーザ１の光出力のステップ応答特性
は、 Ｐout ＝Ｐ0 ＋（ＰS −Ｐ0 )｛１−exp(−２πｆ0ｔ
)｝ で近似される。ＰS ≒Ｐ0 であれば、瞬時に半導体レー
ザの光出力がＰ0 に等しくなるので、ｆ0 の値は光・電
気負帰還ループ３のみの場合に比べて小さくてよい。図
１８（ａ）が光・電気負帰還ループ３のみによる場合の
光出力の変化の様子を示すのに対し、図１８（ｂ）は電
流駆動部４による定電流分ＩDA2 が付加された場合の光
出力の変化の様子を示す。現実的には、ｆ0 ＝４０ＭＨ
ｚ程度であればよく、この程度の交叉周波数であれば容
易に実現できる。
部４により直接駆動する電流に相当する光出力をＰS と
した場合、半導体レーザ１の光出力のステップ応答特性
は、 Ｐout ＝Ｐ0 ＋（ＰS −Ｐ0 )｛１−exp(−２πｆ0ｔ
)｝ で近似される。ＰS ≒Ｐ0 であれば、瞬時に半導体レー
ザの光出力がＰ0 に等しくなるので、ｆ0 の値は光・電
気負帰還ループ３のみの場合に比べて小さくてよい。図
１８（ａ）が光・電気負帰還ループ３のみによる場合の
光出力の変化の様子を示すのに対し、図１８（ｂ）は電
流駆動部４による定電流分ＩDA2 が付加された場合の光
出力の変化の様子を示す。現実的には、ｆ0 ＝４０ＭＨ
ｚ程度であればよく、この程度の交叉周波数であれば容
易に実現できる。
【００１１】次に、レーザプリンタを例に採り、１ドッ
ト多値化技術の経緯について説明する。レーザプリンタ
は、当初、ラインプリンタに代わるノンインパクトプリ
ンタとして開発されたが、レーザプリンタの高速高解像
性からイメージプリンタとしての適用が早くから検討さ
れ、ディザ法をベースとした様々な記録方法が実用化さ
れている。また、近年の半導体技術の急速な進展によ
り、処理可能な情報量が急速に増大し、レーザプリンタ
においては、１ドット多値化技術が実用化され、より確
実にイメージプリンタとしての地位を固めつつある。し
かしながら、現行の多値化レベルはハイエンド機におい
ては８ビット相当の出力レベルを備えているが、ローエ
ンド機では高々数値程度に抑えられている。これは、一
因としては情報量の多さもあるが、主として、１ドット
多値化出力を実現する半導体レーザ制御変調部の回路規
模が大きく高価であることによる。
ト多値化技術の経緯について説明する。レーザプリンタ
は、当初、ラインプリンタに代わるノンインパクトプリ
ンタとして開発されたが、レーザプリンタの高速高解像
性からイメージプリンタとしての適用が早くから検討さ
れ、ディザ法をベースとした様々な記録方法が実用化さ
れている。また、近年の半導体技術の急速な進展によ
り、処理可能な情報量が急速に増大し、レーザプリンタ
においては、１ドット多値化技術が実用化され、より確
実にイメージプリンタとしての地位を固めつつある。し
かしながら、現行の多値化レベルはハイエンド機におい
ては８ビット相当の出力レベルを備えているが、ローエ
ンド機では高々数値程度に抑えられている。これは、一
因としては情報量の多さもあるが、主として、１ドット
多値化出力を実現する半導体レーザ制御変調部の回路規
模が大きく高価であることによる。
【００１２】現在、１ドット多値化出力を行う半導体レ
ーザ制御変調方式としては、 Ａ．光強度変調方式 Ｂ．パルス幅変調方式 Ｃ．パルス幅強度混合変調方式 が提案されている。
ーザ制御変調方式としては、 Ａ．光強度変調方式 Ｂ．パルス幅変調方式 Ｃ．パルス幅強度混合変調方式 が提案されている。
【００１３】Ａ．光強度変調方式（ＰＭ＝Ｐower Ｍodu
lation） 光出力自身を変化させて記録する方式であり、中間露光
領域を利用して中間調記録を実現するため、印字プロセ
スの安定化が重要な要件であり、印字プロセスに対する
要求が厳しくなる。しかしながら、半導体レーザの制御
変調は容易となる。
lation） 光出力自身を変化させて記録する方式であり、中間露光
領域を利用して中間調記録を実現するため、印字プロセ
スの安定化が重要な要件であり、印字プロセスに対する
要求が厳しくなる。しかしながら、半導体レーザの制御
変調は容易となる。
【００１４】Ｂ．パルス幅変調方式（ＰＷＭ＝Ｐulse
Ｗidth Ｍodulation） 光出力レベルとしては２値であるが、その発光時間（つ
まり、パルス幅）を変化させて記録する方式であるの
で、ＰＭ方式と比較すると、中間露光領域の利用度が少
なく、さらに、隣接ドットを結合させることにより中間
露光領域を一層低減させることが可能となる（印字プロ
セス安定性に対する要求が低減する）。しかし、パルス
幅設定を８ビット、かつ、隣接ドット結合を実現する場
合には半導体レーザ制御変調部の構成は複雑となる。
Ｗidth Ｍodulation） 光出力レベルとしては２値であるが、その発光時間（つ
まり、パルス幅）を変化させて記録する方式であるの
で、ＰＭ方式と比較すると、中間露光領域の利用度が少
なく、さらに、隣接ドットを結合させることにより中間
露光領域を一層低減させることが可能となる（印字プロ
セス安定性に対する要求が低減する）。しかし、パルス
幅設定を８ビット、かつ、隣接ドット結合を実現する場
合には半導体レーザ制御変調部の構成は複雑となる。
【００１５】Ｃ．パルス幅強度混合変調方式（ＰＷＭ＋
ＰＭ方式） ＰＭ方式では印字プロセスの安定化への要求が厳しくな
り、ＰＷＭ方式では半導体レーザ制御変調部が複雑とな
る問題を有することから、これらのＰＭ方式とＰＷＭ方
式とを組み合わせた方式であり、例えば、特開平６−３
４７８５２号公報中に開示されている。
ＰＭ方式） ＰＭ方式では印字プロセスの安定化への要求が厳しくな
り、ＰＷＭ方式では半導体レーザ制御変調部が複雑とな
る問題を有することから、これらのＰＭ方式とＰＷＭ方
式とを組み合わせた方式であり、例えば、特開平６−３
４７８５２号公報中に開示されている。
【００１６】この変調方式は、基本的には２値記録方式
であり、印字プロセスに対して安定であるＰＷＭ方式を
基調とし、そのパルス間の移り変わり部をＰＭ方式によ
り補完する方式である。この変調方式は、同じ階調数を
実現する場合、各々単独の変調方式に比較して、必要と
なるパルス幅数、パワー値数が組み合わせることにより
少なくなるので、各々の方式分の構成を容易に達成で
き、印字プロセスに対して安定であると同時に集積化に
適しており、小型化・低コスト化を図ることができる。
であり、印字プロセスに対して安定であるＰＷＭ方式を
基調とし、そのパルス間の移り変わり部をＰＭ方式によ
り補完する方式である。この変調方式は、同じ階調数を
実現する場合、各々単独の変調方式に比較して、必要と
なるパルス幅数、パワー値数が組み合わせることにより
少なくなるので、各々の方式分の構成を容易に達成で
き、印字プロセスに対して安定であると同時に集積化に
適しており、小型化・低コスト化を図ることができる。
【００１７】このような変調方式を実現するため、半導
体レーザ制御装置には、基本的には図１９に示すような
画像データと画素クロックとを入力とするパルス幅生成
部及びデータ変調部１１が設けられ、このパルス幅生成
部及びデータ変調部１１が図１７に例示したような回路
構成の半導体レーザ制御部及び半導体レーザ駆動部１２
に対する発光レベル指令信号なるDATAを出力するように
構成されている。即ち、入力される画像データに従って
パルス幅生成部及びデータ変調部１１によりＰＷＭ方式
を基調とし、その移り変わり部をＰＭ方式により補完す
る。その半導体レーザの光出力波形の基本概念図を図２
０に示す。図２０にはパルス幅３値、パワー６値の合計
１８階調を出力する場合における半導体レーザの光出力
波形を模式的に示すものである。
体レーザ制御装置には、基本的には図１９に示すような
画像データと画素クロックとを入力とするパルス幅生成
部及びデータ変調部１１が設けられ、このパルス幅生成
部及びデータ変調部１１が図１７に例示したような回路
構成の半導体レーザ制御部及び半導体レーザ駆動部１２
に対する発光レベル指令信号なるDATAを出力するように
構成されている。即ち、入力される画像データに従って
パルス幅生成部及びデータ変調部１１によりＰＷＭ方式
を基調とし、その移り変わり部をＰＭ方式により補完す
る。その半導体レーザの光出力波形の基本概念図を図２
０に示す。図２０にはパルス幅３値、パワー６値の合計
１８階調を出力する場合における半導体レーザの光出力
波形を模式的に示すものである。
【００１８】この変調方式は、図示のように基本的には
ＰＷＭ方式であるので、中間露光領域を利用するパワー
変調部は最小パルス幅で出力する必要がある。このよう
な光出力を得るためには、例えば、図２１に示すように
パルス幅をＰＷＭとすると、ＰＷＭOUT とＰＷＭOUT＋
ＰＭOUT（ＰＭOUT は最小パルス幅）、又は、ＰＷＭOU
T とＰＭOUT （ＰＭOUT は最小パルス幅）との２パルス
を生成すればよい。ＰＷＭOUT のパルスにおいて全ビッ
トをＨレベルにし、ＰＭOUT のパルスにおいてデータに
従って各ビットをオン・オフさせれば、図２０や図２１
に示すような光出力の波形を得ることができる。図２０
中、上段が右寄せの右モード、下段が左寄せの左モード
を示す。
ＰＷＭ方式であるので、中間露光領域を利用するパワー
変調部は最小パルス幅で出力する必要がある。このよう
な光出力を得るためには、例えば、図２１に示すように
パルス幅をＰＷＭとすると、ＰＷＭOUT とＰＷＭOUT＋
ＰＭOUT（ＰＭOUT は最小パルス幅）、又は、ＰＷＭOU
T とＰＭOUT （ＰＭOUT は最小パルス幅）との２パルス
を生成すればよい。ＰＷＭOUT のパルスにおいて全ビッ
トをＨレベルにし、ＰＭOUT のパルスにおいてデータに
従って各ビットをオン・オフさせれば、図２０や図２１
に示すような光出力の波形を得ることができる。図２０
中、上段が右寄せの右モード、下段が左寄せの左モード
を示す。
【００１９】このような１ドット内でのパルス幅強度混
合変調方式をより具体的に実現するため、Ｃ‐ＭＯＳデ
バイスを用いたＩＣ化によりパルス幅生成部を簡便に構
成し、バイポーラトランジスタを用いたＩＣ化により光
・電気負帰還ループ部の設計を容易にする提案が、例え
ば特開平６−３４７８５２号公報等によりなされてい
る。
合変調方式をより具体的に実現するため、Ｃ‐ＭＯＳデ
バイスを用いたＩＣ化によりパルス幅生成部を簡便に構
成し、バイポーラトランジスタを用いたＩＣ化により光
・電気負帰還ループ部の設計を容易にする提案が、例え
ば特開平６−３４７８５２号公報等によりなされてい
る。
【００２０】
【発明が解決しようとする課題】ところが、この特開平
６−３４７８５２号公報に示される方式によっても、光
・電気負帰還ループによる制御量を少なくする電流加算
方式と、１ドット内でのパルス内でのパルス幅強度混合
変調方式とを、より小型で省電力化を達成し得るように
集積度を高めた１チップ化構成で実現し、より高速かつ
高精度に機能させる上では、まだ、改良の余地がある。
特に、プリンタや複写機への適用例において、これらの
機器に要求される機能、例えば、１ドット多値出力を実
現する上で不十分である。
６−３４７８５２号公報に示される方式によっても、光
・電気負帰還ループによる制御量を少なくする電流加算
方式と、１ドット内でのパルス内でのパルス幅強度混合
変調方式とを、より小型で省電力化を達成し得るように
集積度を高めた１チップ化構成で実現し、より高速かつ
高精度に機能させる上では、まだ、改良の余地がある。
特に、プリンタや複写機への適用例において、これらの
機器に要求される機能、例えば、１ドット多値出力を実
現する上で不十分である。
【００２１】例えば、半導体レーザの光出力をモニタす
る受光素子のモニタ電流のデバイス間ばらつきや温度特
性が考慮されていないとか、光・電気負帰還ループなる
制御系の設計の自由度に欠け、その制御速度を所望の値
に自在に設定できないとか、全体的な集積化を図った場
合のイニシャライズの高精度化が考慮されておらず、半
導体レーザの保護に欠ける、といったような不都合があ
る。
る受光素子のモニタ電流のデバイス間ばらつきや温度特
性が考慮されていないとか、光・電気負帰還ループなる
制御系の設計の自由度に欠け、その制御速度を所望の値
に自在に設定できないとか、全体的な集積化を図った場
合のイニシャライズの高精度化が考慮されておらず、半
導体レーザの保護に欠ける、といったような不都合があ
る。
【００２２】そこで、本発明は、全体構成を１チップで
実現するための構成例を提示し、プリンタや複写機等に
おける要求をより満足し得る半導体レーザ制御装置を提
供することを目的とする。
実現するための構成例を提示し、プリンタや複写機等に
おける要求をより満足し得る半導体レーザ制御装置を提
供することを目的とする。
【００２３】
【課題を解決するための手段】請求項１記載の発明は、
入力データをパルス幅変調データと強度変調データとに
変換するデータ変換手段と、パルス幅変調データに基づ
いてパルス幅変調した複数個のパルスを生成するパルス
幅変調手段と、これらのデータ変換手段とパルス幅変調
手段との出力に基づいて半導体レーザに対してパルス幅
変調と強度変調とを同時に行う発光指令信号生成部とを
有して、入力データに基づいて、前記入力データに対し
パルス幅変調と強度変調とを同時に行う発光指令信号を
生成するパルス幅変調・強度変調信号生成部と、半導体
レーザと、この半導体レーザの光出力をモニタする受光
素子と、ともに光・電気負帰還ループを形成して前記受
光素子から得られる前記半導体レーザの光出力に比例し
た受光信号と前記パルス幅変調・強度変調信号生成部か
ら与えられる発光指令信号とが等しくなるように前記半
導体レーザの順方向電流を制御する誤差増幅部と、前記
光・電気負帰還ループの制御電流との和又は差の電流に
より前記半導体レーザの駆動を制御するように生成され
て前記パルス幅変調・強度変調信号生成部から与えられ
る発光指令信号に応じた駆動電流を前記半導体レーザに
順方向電流として流す電流駆動部とを備え、これらのパ
ルス幅変調・強度変調信号生成部と誤差増幅部と電流駆
動部とが１チップの集積回路で形成され、前記発光指令
信号生成部の電流値を設定する外付け素子を有してい
る。
入力データをパルス幅変調データと強度変調データとに
変換するデータ変換手段と、パルス幅変調データに基づ
いてパルス幅変調した複数個のパルスを生成するパルス
幅変調手段と、これらのデータ変換手段とパルス幅変調
手段との出力に基づいて半導体レーザに対してパルス幅
変調と強度変調とを同時に行う発光指令信号生成部とを
有して、入力データに基づいて、前記入力データに対し
パルス幅変調と強度変調とを同時に行う発光指令信号を
生成するパルス幅変調・強度変調信号生成部と、半導体
レーザと、この半導体レーザの光出力をモニタする受光
素子と、ともに光・電気負帰還ループを形成して前記受
光素子から得られる前記半導体レーザの光出力に比例し
た受光信号と前記パルス幅変調・強度変調信号生成部か
ら与えられる発光指令信号とが等しくなるように前記半
導体レーザの順方向電流を制御する誤差増幅部と、前記
光・電気負帰還ループの制御電流との和又は差の電流に
より前記半導体レーザの駆動を制御するように生成され
て前記パルス幅変調・強度変調信号生成部から与えられ
る発光指令信号に応じた駆動電流を前記半導体レーザに
順方向電流として流す電流駆動部とを備え、これらのパ
ルス幅変調・強度変調信号生成部と誤差増幅部と電流駆
動部とが１チップの集積回路で形成され、前記発光指令
信号生成部の電流値を設定する外付け素子を有してい
る。
【００２４】従って、発光指令信号生成部の電流は直流
的には受光素子のモニタ電流であるので、集積回路内部
の温度変化の影響を受けない電流とする必要があるが、
外付け素子を調整することにより半導体レーザ及び受光
素子の特性に合わせて所望の光出力が得られるようにモ
ニタ電流を安定化させることができ、よって、支障なく
集積化を図ることができる。また、広範囲なモニタ電流
に対応することも可能となる。
的には受光素子のモニタ電流であるので、集積回路内部
の温度変化の影響を受けない電流とする必要があるが、
外付け素子を調整することにより半導体レーザ及び受光
素子の特性に合わせて所望の光出力が得られるようにモ
ニタ電流を安定化させることができ、よって、支障なく
集積化を図ることができる。また、広範囲なモニタ電流
に対応することも可能となる。
【００２５】請求項２記載の発明は、請求項１記載の半
導体レーザ制御装置と同様のパルス幅変調・強度変調信
号生成部と誤差増幅部と電流駆動部とを備え、これらの
パルス幅変調・強度変調信号生成部と誤差増幅部と電流
駆動部とを１チップの集積回路で形成した上で、さら
に、光・電気負帰還ループの制御速度を設定する外付け
素子を有している。従って、制御系の設計の自由度が増
す上に、制御速度も所望の値に自在に設定でき、よっ
て、支障なく集積化を図ることができる。
導体レーザ制御装置と同様のパルス幅変調・強度変調信
号生成部と誤差増幅部と電流駆動部とを備え、これらの
パルス幅変調・強度変調信号生成部と誤差増幅部と電流
駆動部とを１チップの集積回路で形成した上で、さら
に、光・電気負帰還ループの制御速度を設定する外付け
素子を有している。従って、制御系の設計の自由度が増
す上に、制御速度も所望の値に自在に設定でき、よっ
て、支障なく集積化を図ることができる。
【００２６】請求項３記載の発明は、請求項１記載の半
導体レーザ制御装置と同様のパルス幅変調・強度変調信
号生成部と誤差増幅部と電流駆動部とを備えた上で、電
源投入時に電源電圧が所定電位に達した時点で動作開始
を許容するスタートアップ部をも備え、これらのパルス
幅変調・強度変調信号生成部と誤差増幅部と電流駆動部
とスタートアップ部とを１チップの集積回路で形成して
いる。従って、電源投入時に電源電圧が所定電位に達す
る前にイニシャライズ、電流駆動部等に対する設定動作
等が行われると半導体レーザの光出力が所望の値になら
なくなってしまう可能性があるが、スタートアップ部の
制御により電源電圧が所定電位に達してから動作開始が
許容されるので、集積回路のイニシャライズの高精度化
を図ることができ、立上り時の半導体レーザの保護を図
ることもできる。
導体レーザ制御装置と同様のパルス幅変調・強度変調信
号生成部と誤差増幅部と電流駆動部とを備えた上で、電
源投入時に電源電圧が所定電位に達した時点で動作開始
を許容するスタートアップ部をも備え、これらのパルス
幅変調・強度変調信号生成部と誤差増幅部と電流駆動部
とスタートアップ部とを１チップの集積回路で形成して
いる。従って、電源投入時に電源電圧が所定電位に達す
る前にイニシャライズ、電流駆動部等に対する設定動作
等が行われると半導体レーザの光出力が所望の値になら
なくなってしまう可能性があるが、スタートアップ部の
制御により電源電圧が所定電位に達してから動作開始が
許容されるので、集積回路のイニシャライズの高精度化
を図ることができ、立上り時の半導体レーザの保護を図
ることもできる。
【００２７】請求項４記載の発明は、請求項１記載の半
導体レーザ制御装置と同様のパルス幅変調・強度変調信
号生成部と誤差増幅部と電流駆動部とを備えた上で、電
源投入時に電源電圧が所定電位に達するとともに発光指
令信号に対応する発光指令電流が所定電位に達した時点
で動作開始を許容するスタートアップ部をも備え、これ
らのパルス幅変調・強度変調信号生成部と誤差増幅部と
電流駆動部とスタートアップ部とを１チップの集積回路
で形成し、かつ、前記スタートアップ部が前記集積回路
外の制御信号によりこの集積回路の初期化を行うリセッ
ト機能を有している。従って、リセット機能を利用する
ことで集積回路を再イニシャライズすることもでき、常
に良好なる光出力波形を得ることができる。
導体レーザ制御装置と同様のパルス幅変調・強度変調信
号生成部と誤差増幅部と電流駆動部とを備えた上で、電
源投入時に電源電圧が所定電位に達するとともに発光指
令信号に対応する発光指令電流が所定電位に達した時点
で動作開始を許容するスタートアップ部をも備え、これ
らのパルス幅変調・強度変調信号生成部と誤差増幅部と
電流駆動部とスタートアップ部とを１チップの集積回路
で形成し、かつ、前記スタートアップ部が前記集積回路
外の制御信号によりこの集積回路の初期化を行うリセッ
ト機能を有している。従って、リセット機能を利用する
ことで集積回路を再イニシャライズすることもでき、常
に良好なる光出力波形を得ることができる。
【００２８】請求項５記載の発明は、請求項１記載の半
導体レーザ制御装置と同様の複数の発光指令信号生成部
を備えるパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とを備え、これらのパルス幅変調・強度
変調信号生成部と誤差増幅部と電流駆動部とを１チップ
の集積回路で形成した上で、さらに、光・電気負帰還ル
ープの制御速度を設定する外付け素子を有している。従
って、従って、パルス幅変調と強度変調とを同時に行う
発光指令信号を生成するパルス幅変調・強度変調信号生
成部の発光指令信号生成部が複数であり、広範囲のモニ
タ電流に対応可能となるため、半導体レーザや受光素子
の仕様の違いにも対処し得る。
導体レーザ制御装置と同様の複数の発光指令信号生成部
を備えるパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とを備え、これらのパルス幅変調・強度
変調信号生成部と誤差増幅部と電流駆動部とを１チップ
の集積回路で形成した上で、さらに、光・電気負帰還ル
ープの制御速度を設定する外付け素子を有している。従
って、従って、パルス幅変調と強度変調とを同時に行う
発光指令信号を生成するパルス幅変調・強度変調信号生
成部の発光指令信号生成部が複数であり、広範囲のモニ
タ電流に対応可能となるため、半導体レーザや受光素子
の仕様の違いにも対処し得る。
【００２９】請求項６記載の発明は、請求項１記載の半
導体レーザ制御装置と同様のパルス幅変調・強度変調信
号生成部と誤差増幅部と電流駆動部とを備え、これらの
パルス幅変調・強度変調信号生成部と誤差増幅部と電流
駆動部とを１チップの集積回路で形成した上で、前記発
光指令信号生成部の最大電流を可変させる外部制御電圧
の入力端子を有している。従って、外部制御電圧によっ
て発光指令信号生成部の最大電流をダイナミックに可変
することで、動作時のシェーディング補正や光量の微調
整が可能となる。
導体レーザ制御装置と同様のパルス幅変調・強度変調信
号生成部と誤差増幅部と電流駆動部とを備え、これらの
パルス幅変調・強度変調信号生成部と誤差増幅部と電流
駆動部とを１チップの集積回路で形成した上で、前記発
光指令信号生成部の最大電流を可変させる外部制御電圧
の入力端子を有している。従って、外部制御電圧によっ
て発光指令信号生成部の最大電流をダイナミックに可変
することで、動作時のシェーディング補正や光量の微調
整が可能となる。
【００３０】請求項７記載の発明は、請求項６記載の半
導体レーザ制御装置において、電源投入時に発光指令信
号に対応する発光指令電流が所定電流に達した時点で動
作開始を許容するスタートアップ部を備えている。従っ
て、請求項３記載の発明と同様に、集積回路のイニシャ
ライズの高精度化を図ることができ、立上り時の半導体
レーザの保護を図ることもできる。
導体レーザ制御装置において、電源投入時に発光指令信
号に対応する発光指令電流が所定電流に達した時点で動
作開始を許容するスタートアップ部を備えている。従っ
て、請求項３記載の発明と同様に、集積回路のイニシャ
ライズの高精度化を図ることができ、立上り時の半導体
レーザの保護を図ることもできる。
【００３１】請求項８記載の発明は、請求項６記載の半
導体レーザ制御装置において、発光指令信号に対応する
駆動電流を設定する加算電流設定部と、発光指令信号生
成部による最大電流とこの加算電流設定部による最大電
流とを連動させる連動部とを有している。従って、請求
項６記載の発明においてダイナミックにシェーディング
補正する時、加算電流設定部による最大電流も連動する
ので、光出力波形を理想の方形波に近付けることができ
る。
導体レーザ制御装置において、発光指令信号に対応する
駆動電流を設定する加算電流設定部と、発光指令信号生
成部による最大電流とこの加算電流設定部による最大電
流とを連動させる連動部とを有している。従って、請求
項６記載の発明においてダイナミックにシェーディング
補正する時、加算電流設定部による最大電流も連動する
ので、光出力波形を理想の方形波に近付けることができ
る。
【００３２】請求項９記載の発明は、請求項６記載の半
導体レーザ制御装置において、電源投入時に発光指令信
号に対応する発光指令電流が所定電流に達した時点で動
作開始を許容するスタートアップ部と、発光指令信号に
対応する駆動電流を設定する加算電流設定部と、発光指
令信号生成部による最大電流とこの加算電流設定部によ
る最大電流とを連動させる連動部とを有している。従っ
て、請求項７記載の発明においてダイナミックにシェー
ディング補正する時、加算電流設定部による最大電流も
連動するので、光出力波形を理想の方形波に近付けるこ
とができる。
導体レーザ制御装置において、電源投入時に発光指令信
号に対応する発光指令電流が所定電流に達した時点で動
作開始を許容するスタートアップ部と、発光指令信号に
対応する駆動電流を設定する加算電流設定部と、発光指
令信号生成部による最大電流とこの加算電流設定部によ
る最大電流とを連動させる連動部とを有している。従っ
て、請求項７記載の発明においてダイナミックにシェー
ディング補正する時、加算電流設定部による最大電流も
連動するので、光出力波形を理想の方形波に近付けるこ
とができる。
【００３３】請求項１０記載の発明は、請求項１記載の
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備えた上で、
半導体レーザの光出力を所望の最小値とするオフセット
電流を設定する外付け素子を有するオフセット設定部を
も備え、これらのパルス幅変調・強度変調信号生成部と
誤差増幅部と電流駆動部とオフセット設定部とを１チッ
プの集積回路で形成している。光・電気負帰還ループに
おいてリアルタイムで半導体レーザの光出力を制御する
ためには、半導体レーザの光出力を完全に０とすること
はできず、このため、半導体レーザの光出力を所望の最
小値とするオフセット電流を設定する必要があるが、外
付け素子を用いることによりオフセット設定部にて所望
のオフセット電流を簡単に設定できる。
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備えた上で、
半導体レーザの光出力を所望の最小値とするオフセット
電流を設定する外付け素子を有するオフセット設定部を
も備え、これらのパルス幅変調・強度変調信号生成部と
誤差増幅部と電流駆動部とオフセット設定部とを１チッ
プの集積回路で形成している。光・電気負帰還ループに
おいてリアルタイムで半導体レーザの光出力を制御する
ためには、半導体レーザの光出力を完全に０とすること
はできず、このため、半導体レーザの光出力を所望の最
小値とするオフセット電流を設定する必要があるが、外
付け素子を用いることによりオフセット設定部にて所望
のオフセット電流を簡単に設定できる。
【００３４】請求項１１記載の発明は、請求項１記載の
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備えた上で、
発光指令信号生成部の最大電流と、半導体レーザの光出
力を最小値とするオフセット電流とを連動させて設定す
る外付け素子を有する連動設定部をも備え、これらのパ
ルス幅変調・強度変調信号生成部と誤差増幅部と電流駆
動部と連動設定部とを１チップの集積回路で形成してい
る。従って、オフセット電流の設定が発光指令信号生成
部の最大電流の設定に連動して行われるので、外付け素
子の値を変更しなくてもオフセット電流が一定となるよ
うに自動設定することができる。
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備えた上で、
発光指令信号生成部の最大電流と、半導体レーザの光出
力を最小値とするオフセット電流とを連動させて設定す
る外付け素子を有する連動設定部をも備え、これらのパ
ルス幅変調・強度変調信号生成部と誤差増幅部と電流駆
動部と連動設定部とを１チップの集積回路で形成してい
る。従って、オフセット電流の設定が発光指令信号生成
部の最大電流の設定に連動して行われるので、外付け素
子の値を変更しなくてもオフセット電流が一定となるよ
うに自動設定することができる。
【００３５】請求項１２記載の発明は、請求項１記載の
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備えた上で、
前記半導体レーザの光出力を所望の最小値とするオフセ
ット電流を設定する外付け素子を有するオフセット設定
部と、発光指令信号生成部の最大電流と前記オフセット
電流とを連動させて設定する外付け素子を有する連動設
定部とを備え、これらのパルス幅変調・強度変調信号生
成部と誤差増幅部と電流駆動部とオフセット設定部と連
動設定部とを１チップの集積回路で形成している。従っ
て、請求項１１記載の発明と同様に外付け素子の値を変
更しなくてもオフセット電流が一定となるように自動設
定し得る上に、オフセット設定部を利用することにより
所望の特性を自在に持たせることも可能となる。
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備えた上で、
前記半導体レーザの光出力を所望の最小値とするオフセ
ット電流を設定する外付け素子を有するオフセット設定
部と、発光指令信号生成部の最大電流と前記オフセット
電流とを連動させて設定する外付け素子を有する連動設
定部とを備え、これらのパルス幅変調・強度変調信号生
成部と誤差増幅部と電流駆動部とオフセット設定部と連
動設定部とを１チップの集積回路で形成している。従っ
て、請求項１１記載の発明と同様に外付け素子の値を変
更しなくてもオフセット電流が一定となるように自動設
定し得る上に、オフセット設定部を利用することにより
所望の特性を自在に持たせることも可能となる。
【００３６】請求項１３記載の発明は、請求項１記載の
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備えた上で、
前記半導体レーザの出力端子の異常を検出する異常検出
部をも備え、これらのパルス幅変調・強度変調信号生成
部と誤差増幅部と電流駆動部と異常検出部とを１チップ
の集積回路で形成している。従って、半導体レーザが劣
化する場合に多少の劣化であれば光・電気負帰還ループ
と電流駆動部の電流設定においてその値を検出すること
で設定し得るが、大幅に劣化し電流駆動部に大電流が流
れてしまう場合には集積回路の保護のためにも異常検出
が必要となるが、この異常検出部によってこの機能が果
たされる。
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備えた上で、
前記半導体レーザの出力端子の異常を検出する異常検出
部をも備え、これらのパルス幅変調・強度変調信号生成
部と誤差増幅部と電流駆動部と異常検出部とを１チップ
の集積回路で形成している。従って、半導体レーザが劣
化する場合に多少の劣化であれば光・電気負帰還ループ
と電流駆動部の電流設定においてその値を検出すること
で設定し得るが、大幅に劣化し電流駆動部に大電流が流
れてしまう場合には集積回路の保護のためにも異常検出
が必要となるが、この異常検出部によってこの機能が果
たされる。
【００３７】請求項１４記載の発明は、請求項１記載の
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備え、これら
のパルス幅変調・強度変調信号生成部と誤差増幅部と電
流駆動部とを１チップの集積回路で形成した上で、前記
発光指令信号生成部は、基準となる電流に対してその基
準電流のベース電流を経由するスイッチトランジスタの
数だけベース電流を補償するベース電流補償部を有して
いる。従って、基準となる電流に対してその基準電流の
ベース電流を経由するスイッチトランジスタの数だけ加
算することにより、ベース電流による誤差電流の発生や
特性変化を抑制でき、発光指令信号生成部の電流を高精
度化することができる。
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備え、これら
のパルス幅変調・強度変調信号生成部と誤差増幅部と電
流駆動部とを１チップの集積回路で形成した上で、前記
発光指令信号生成部は、基準となる電流に対してその基
準電流のベース電流を経由するスイッチトランジスタの
数だけベース電流を補償するベース電流補償部を有して
いる。従って、基準となる電流に対してその基準電流の
ベース電流を経由するスイッチトランジスタの数だけ加
算することにより、ベース電流による誤差電流の発生や
特性変化を抑制でき、発光指令信号生成部の電流を高精
度化することができる。
【００３８】請求項１５記載の発明は、請求項１記載の
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備え、これら
のパルス幅変調・強度変調信号生成部と誤差増幅部と電
流駆動部とを１チップの集積回路で形成した上で、前記
発光指令信号生成部は、基準となる電流に対してその基
準電流のベース電流を前記発光指令信号生成部の電流値
を設定する外付け素子を有するとともに、受光素子によ
り決定される絶対電流を流す発光指令信号生成部は、基
準となる電流に対してその基準電流のベース電流を経由
するスイッチトランジスタの数だけベース電流を補償す
るベース電流補償部を有している。従って、外付け素子
を調整することにより半導体レーザ及び受光素子の特性
に合わせて所望の光出力が得られるようにモニタ電流を
安定化させることができ、かつ、広範囲なモニタ電流に
対応することも可能となる上に、ベース電流による誤差
電流の発生や特性変化を抑制でき、発光指令信号生成部
の電流を高精度化することができる。
半導体レーザ制御装置と同様のパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とを備え、これら
のパルス幅変調・強度変調信号生成部と誤差増幅部と電
流駆動部とを１チップの集積回路で形成した上で、前記
発光指令信号生成部は、基準となる電流に対してその基
準電流のベース電流を前記発光指令信号生成部の電流値
を設定する外付け素子を有するとともに、受光素子によ
り決定される絶対電流を流す発光指令信号生成部は、基
準となる電流に対してその基準電流のベース電流を経由
するスイッチトランジスタの数だけベース電流を補償す
るベース電流補償部を有している。従って、外付け素子
を調整することにより半導体レーザ及び受光素子の特性
に合わせて所望の光出力が得られるようにモニタ電流を
安定化させることができ、かつ、広範囲なモニタ電流に
対応することも可能となる上に、ベース電流による誤差
電流の発生や特性変化を抑制でき、発光指令信号生成部
の電流を高精度化することができる。
【００３９】
【発明の実施の形態】本発明の実施の一形態を図１ない
し図１５に基づいて説明する。本発明の半導体レーザ制
御装置は、例えば、レーザプリンタ等における光書込用
に用いられる半導体レーザの光出力を制御するための制
御装置として適用されている。ここに、本実施の形態に
あっても基本的には前述したようなパルス幅強度混合変
調方式や、光・電気負帰還ループの負担を軽減させる光
・電気負帰還ループ＋加算電流値制御方式を踏襲してお
り、図１７ないし図２１で示した部分と同一部分は同一
符号を用いて示す。
し図１５に基づいて説明する。本発明の半導体レーザ制
御装置は、例えば、レーザプリンタ等における光書込用
に用いられる半導体レーザの光出力を制御するための制
御装置として適用されている。ここに、本実施の形態に
あっても基本的には前述したようなパルス幅強度混合変
調方式や、光・電気負帰還ループの負担を軽減させる光
・電気負帰還ループ＋加算電流値制御方式を踏襲してお
り、図１７ないし図２１で示した部分と同一部分は同一
符号を用いて示す。
【００４０】即ち、本実施の形態における半導体レーザ
制御装置１３は、概略的には、図１９に示したように、
パルス幅生成部及びデータ変調部１１と半導体レーザ制
御部及び半導体レーザ駆動部（以下、略して半導体レー
ザ制御部及び駆動部という）１２とにより構成されてい
る。
制御装置１３は、概略的には、図１９に示したように、
パルス幅生成部及びデータ変調部１１と半導体レーザ制
御部及び半導体レーザ駆動部（以下、略して半導体レー
ザ制御部及び駆動部という）１２とにより構成されてい
る。
【００４１】図１に、本実施の形態における半導体レー
ザ制御装置１３の、より詳細な構成例を示す。まず、本
実施の形態では、入力データをパルス幅変調データと強
度変調データとに変換した複数のパルスを生成するパル
ス幅生成部及びデータ変調部１１と半導体レーザ制御部
及び駆動部１２とが、その一部の構成要素を除く殆どの
要素に関して１チップの集積回路２０として集積化され
て構成されている。より詳細には、一部の回路構成に関
して後述する如く、バイポーラトランジスタにより１チ
ップ化されている。ここに、パルス幅生成部及びデータ
変調部１１に関しては、特に詳述しないが、例えば、タ
イミングの異なる複数のパルスを生成するＰＬＬ構成の
パルス生成手段と、入力された画像データをパルス幅変
調データと強度変調データとに変換する論理記述を含む
データ変換部と、このデータ変換部から得られるパルス
幅変調データに従ってパルス生成手段の出力中からパル
スを選択するパルス幅変調部等を備えて構成されるが、
これらの論理記述等を実行するバイポーラトランジスタ
による回路構成とされている。
ザ制御装置１３の、より詳細な構成例を示す。まず、本
実施の形態では、入力データをパルス幅変調データと強
度変調データとに変換した複数のパルスを生成するパル
ス幅生成部及びデータ変調部１１と半導体レーザ制御部
及び駆動部１２とが、その一部の構成要素を除く殆どの
要素に関して１チップの集積回路２０として集積化され
て構成されている。より詳細には、一部の回路構成に関
して後述する如く、バイポーラトランジスタにより１チ
ップ化されている。ここに、パルス幅生成部及びデータ
変調部１１に関しては、特に詳述しないが、例えば、タ
イミングの異なる複数のパルスを生成するＰＬＬ構成の
パルス生成手段と、入力された画像データをパルス幅変
調データと強度変調データとに変換する論理記述を含む
データ変換部と、このデータ変換部から得られるパルス
幅変調データに従ってパルス生成手段の出力中からパル
スを選択するパルス幅変調部等を備えて構成されるが、
これらの論理記述等を実行するバイポーラトランジスタ
による回路構成とされている。
【００４２】以下では、半導体レーザ制御部及び駆動部
１２側について説明する。まず、光・電気負帰還ループ
３は、発光指令信号設定部２１と発光指令信号生成部２
２と誤差増幅器２３（反転増幅器６に相当する）と電流
駆動部２４と半導体レーザ１と受光素子２とにより構成
されている。前記発光指令信号生成部２２は発光指令信
号生成部第１構成部（図面上は、「第１発光指令信号生
成部」と表記する）２２ａと発光指令信号生成部第１構
成部（図面上は、「第２発光指令信号生成部」と表記す
る）２２ｂとにより構成されている。動作としては、変
調されたデータに従って発光指令信号生成部第１構成部
２２ａにて生成された電流と、半導体レーザ１の光出力
に比例して受光素子２より出力されるモニタ電流とを比
較し、その誤差分を誤差増幅器２３及び電流駆動部２４
を介して半導体レーザ１の順方向電流に変換することに
より光・電気負帰還ループ３を構成する。ここで、一般
に半導体レーザ１の微分量子効率や受光素子２の光・電
気変換受光感度には素子ばらつきがあるので、各々の特
性に合わせて、電流値を設定する必要がある。このよう
な素子ばらつきに関しては、前記発光指令信号設定部２
１において、半導体レーザ１が所望の光出力となるよう
に外部からの電流設定信号により電流値ＩDA1 、即ち、
直流動作的には受光素子２のモニタ電流値を設定するこ
とにより、個体差を吸収して半導体レーザ１が常に所望
の光出力となるように設定することが可能となる。
１２側について説明する。まず、光・電気負帰還ループ
３は、発光指令信号設定部２１と発光指令信号生成部２
２と誤差増幅器２３（反転増幅器６に相当する）と電流
駆動部２４と半導体レーザ１と受光素子２とにより構成
されている。前記発光指令信号生成部２２は発光指令信
号生成部第１構成部（図面上は、「第１発光指令信号生
成部」と表記する）２２ａと発光指令信号生成部第１構
成部（図面上は、「第２発光指令信号生成部」と表記す
る）２２ｂとにより構成されている。動作としては、変
調されたデータに従って発光指令信号生成部第１構成部
２２ａにて生成された電流と、半導体レーザ１の光出力
に比例して受光素子２より出力されるモニタ電流とを比
較し、その誤差分を誤差増幅器２３及び電流駆動部２４
を介して半導体レーザ１の順方向電流に変換することに
より光・電気負帰還ループ３を構成する。ここで、一般
に半導体レーザ１の微分量子効率や受光素子２の光・電
気変換受光感度には素子ばらつきがあるので、各々の特
性に合わせて、電流値を設定する必要がある。このよう
な素子ばらつきに関しては、前記発光指令信号設定部２
１において、半導体レーザ１が所望の光出力となるよう
に外部からの電流設定信号により電流値ＩDA1 、即ち、
直流動作的には受光素子２のモニタ電流値を設定するこ
とにより、個体差を吸収して半導体レーザ１が常に所望
の光出力となるように設定することが可能となる。
【００４３】前記電流駆動部２４は、例えば差動スイッ
チ構成で前記誤差増幅器２３の出力を所望の電位分瞬時
に電圧シフトする高速電圧シフト部２５として構成され
ている。この高速電圧シフト部２５による電圧シフト
は、瞬時に半導体レーザ１の順方向電流となり、半導体
レーザ１の光出力の高速変調が可能とされている。特
に、光・電気負帰還ループ３なる制御系内にこの電流駆
動部２４として機能する高速電圧シフト部２５を有して
光・電気負帰還ループ３側と同一の出力部を持たせるこ
とにより、集積回路２０を構成する上で、素子数の低減
と消費電力の低減とを図れる。
チ構成で前記誤差増幅器２３の出力を所望の電位分瞬時
に電圧シフトする高速電圧シフト部２５として構成され
ている。この高速電圧シフト部２５による電圧シフト
は、瞬時に半導体レーザ１の順方向電流となり、半導体
レーザ１の光出力の高速変調が可能とされている。特
に、光・電気負帰還ループ３なる制御系内にこの電流駆
動部２４として機能する高速電圧シフト部２５を有して
光・電気負帰還ループ３側と同一の出力部を持たせるこ
とにより、集積回路２０を構成する上で、素子数の低減
と消費電力の低減とを図れる。
【００４４】図２に誤差増幅器２３及び高速電圧シフト
部２５のバイポーラトランジスタを用いた回路構成例を
示す。まず、発光指令信号生成部２２（発光指令信号生
成部第１構成部２２ａ）にあるＰＤ端子において、この
発光指令信号生成部２２中の後述するＤ／Ａ変換部によ
り入力されたデータを電流ＩDA1 に変換し、受光素子２
より半導体レーザ１の光出力に比例して流れるモニタ電
流ＩPDと比較し、その結果を発光指令信号生成部２２中
のトランジスタＱ1 のベースにおいて検出する。この結
果をトランジスタＱ2 ，Ｑ3 等で構成される差動アンプ
４１に入力し、その出力を抵抗Ｒ1 を介してＬＤ端子よ
り半導体レーザ１の順方向電流とする光・電気負帰還ル
ープ３を構成している。ここに、差動アンプ４１よりＬ
Ｄ端子に至る間に、トランジスタＱ4 ，Ｑ5 ，抵抗Ｒ2
等で構成されて差動回路となる差動スイッチ４２により
その出力を所望の電位分、瞬時に電圧シフトするように
高速電圧シフト部２５が構成されている。この電圧シフ
トは、トランジスタＱ6 〜Ｑ8 等で構成されるエミッタ
フォロワ４３を介して瞬時に半導体レーザ１の順方向電
流となる。ここに、本実施の形態においては、前述した
ように、最終的に半導体レーザ１を駆動する駆動トラン
ジスタ７と抵抗Ｒe とを集積回路２０に対して外付けと
しており、この駆動トランジスタ７と抵抗Ｒe には、半
導体レーザ１を駆動するために数十〜数百ｍＡ程度の電
流を流す必要があるが、本実施の形態のような構成の場
合、半導体レーザ制御部及び駆動部１２内部における電
流は、駆動部（駆動トランジスタ７）につながる出力部
においてもせいぜい数ｍＡで十分であるので、消費電力
が低減し、集積化（ＬＳＩの開発）が容易となる。図２
に示す回路において、電流駆動部２４の電圧シフト量を
決定しているのが、抵抗Ｒ2 ，Ｒ3 、トランジスタＱ9
等であるが、上述したように半導体レーザ１の微分量子
効率には素子ばらつきがあり、また、経時変化による効
率劣化があるため、半導体レーザ１の微分量子効率を微
分量子効率検出部３２で検出し、この電圧シフト量を設
定する構成とすることにより、前述した図１８（ｂ）に
示したような光出力ＰS が重畳された理想的な光出力を
得ることができる。また、図２に示す回路において、ト
ランジスタＱ2 ，Ｑ3 等で構成される差動アンプ４１
は、抵抗Ｒ4 において電源電圧Ｖccよりの降下電圧とし
てその出力を構成しているが、光・電気負帰還ループ３
は半導体レーザ１の光出力をリアルタイムで制御してい
るので、電源電圧変動も同時に制御している。また、受
光素子２を経てＰＤ端子（発光指令信号生成部第１構成
部２２ａ中のトランジスタＱ1 のベース電位）にて検出
した結果を、差動アンプ４１に入力する過程で、トラン
ジスタＱ10，Ｑ11，抵抗Ｒ4 を介して帰還をかけてお
り、この差動アンプ４１の電圧ゲインを抵抗Ｒ5 ，Ｒ6
の抵抗値により決定し、ゲインを小さくすることでこの
差動アンプ４１の交叉周波数をより高くし制御速度を向
上させている。
部２５のバイポーラトランジスタを用いた回路構成例を
示す。まず、発光指令信号生成部２２（発光指令信号生
成部第１構成部２２ａ）にあるＰＤ端子において、この
発光指令信号生成部２２中の後述するＤ／Ａ変換部によ
り入力されたデータを電流ＩDA1 に変換し、受光素子２
より半導体レーザ１の光出力に比例して流れるモニタ電
流ＩPDと比較し、その結果を発光指令信号生成部２２中
のトランジスタＱ1 のベースにおいて検出する。この結
果をトランジスタＱ2 ，Ｑ3 等で構成される差動アンプ
４１に入力し、その出力を抵抗Ｒ1 を介してＬＤ端子よ
り半導体レーザ１の順方向電流とする光・電気負帰還ル
ープ３を構成している。ここに、差動アンプ４１よりＬ
Ｄ端子に至る間に、トランジスタＱ4 ，Ｑ5 ，抵抗Ｒ2
等で構成されて差動回路となる差動スイッチ４２により
その出力を所望の電位分、瞬時に電圧シフトするように
高速電圧シフト部２５が構成されている。この電圧シフ
トは、トランジスタＱ6 〜Ｑ8 等で構成されるエミッタ
フォロワ４３を介して瞬時に半導体レーザ１の順方向電
流となる。ここに、本実施の形態においては、前述した
ように、最終的に半導体レーザ１を駆動する駆動トラン
ジスタ７と抵抗Ｒe とを集積回路２０に対して外付けと
しており、この駆動トランジスタ７と抵抗Ｒe には、半
導体レーザ１を駆動するために数十〜数百ｍＡ程度の電
流を流す必要があるが、本実施の形態のような構成の場
合、半導体レーザ制御部及び駆動部１２内部における電
流は、駆動部（駆動トランジスタ７）につながる出力部
においてもせいぜい数ｍＡで十分であるので、消費電力
が低減し、集積化（ＬＳＩの開発）が容易となる。図２
に示す回路において、電流駆動部２４の電圧シフト量を
決定しているのが、抵抗Ｒ2 ，Ｒ3 、トランジスタＱ9
等であるが、上述したように半導体レーザ１の微分量子
効率には素子ばらつきがあり、また、経時変化による効
率劣化があるため、半導体レーザ１の微分量子効率を微
分量子効率検出部３２で検出し、この電圧シフト量を設
定する構成とすることにより、前述した図１８（ｂ）に
示したような光出力ＰS が重畳された理想的な光出力を
得ることができる。また、図２に示す回路において、ト
ランジスタＱ2 ，Ｑ3 等で構成される差動アンプ４１
は、抵抗Ｒ4 において電源電圧Ｖccよりの降下電圧とし
てその出力を構成しているが、光・電気負帰還ループ３
は半導体レーザ１の光出力をリアルタイムで制御してい
るので、電源電圧変動も同時に制御している。また、受
光素子２を経てＰＤ端子（発光指令信号生成部第１構成
部２２ａ中のトランジスタＱ1 のベース電位）にて検出
した結果を、差動アンプ４１に入力する過程で、トラン
ジスタＱ10，Ｑ11，抵抗Ｒ4 を介して帰還をかけてお
り、この差動アンプ４１の電圧ゲインを抵抗Ｒ5 ，Ｒ6
の抵抗値により決定し、ゲインを小さくすることでこの
差動アンプ４１の交叉周波数をより高くし制御速度を向
上させている。
【００４５】ここに、半導体レーザ１の一般的な特性と
して温度による動作電流変化や、経時変化による動作電
流及び微分量子効率の変化（劣化）がある。図３は、経
時変化による動作電流及び微分量子効率の変化（劣化）
の特性を示す。温度による動作電流変化に関しては、光
・電気不帰還ループ３を常に作動させることにより発振
閾値電流Ｉthが温度により変化してもその変化に制御系
（光・電気負帰還ループ３）が追従するため常に制御系
が発振閾値電流Ｉthを半導体レーザ１の順方向電流に流
している。この際、光・電気負帰還ループ３を常に動作
させるためには、半導体レーザ１の光出力を完全にはオ
フにはさせず、僅かに光らせるオフセット発光が必要で
あり、実際には半導体レーザ１の光出力は設定した最大
発光と後述するようなオフセット発光との間を光・電気
負帰還ループ３により制御されている。
して温度による動作電流変化や、経時変化による動作電
流及び微分量子効率の変化（劣化）がある。図３は、経
時変化による動作電流及び微分量子効率の変化（劣化）
の特性を示す。温度による動作電流変化に関しては、光
・電気不帰還ループ３を常に作動させることにより発振
閾値電流Ｉthが温度により変化してもその変化に制御系
（光・電気負帰還ループ３）が追従するため常に制御系
が発振閾値電流Ｉthを半導体レーザ１の順方向電流に流
している。この際、光・電気負帰還ループ３を常に動作
させるためには、半導体レーザ１の光出力を完全にはオ
フにはさせず、僅かに光らせるオフセット発光が必要で
あり、実際には半導体レーザ１の光出力は設定した最大
発光と後述するようなオフセット発光との間を光・電気
負帰還ループ３により制御されている。
【００４６】また、図３に示すように半導体レーザ１が
劣化する場合に多少の劣化であれば、光・電気負帰還ル
ープ３と後述する電流駆動部２４の電流設定においてそ
の値を検出することで設定し得るが、大幅に劣化し、駆
動部に大電流が流れてしまう場合には、集積回路２０
（ＬＳＩ）の保護のために劣化検出部が必要である。こ
のため、本実施の形態では、請求項１３にいう異常検出
部となる半導体レーザ劣化検出部６２が設けられてい
る。図４に半導体レーザ劣化検出部６２のバイポーラト
ランジスタによる構成例を示す。この回路の動作として
は、半導体レーザ１につながるＬＤ端子の電位ＶLDを常
に監視し、ある比較電位を超えたらエラー端子LDERR端
子 よりエラー信号を外部に出力する。図示例の回路で
は、差動アンプ６４を構成するトランジスタＱ57，Ｑ58
のうち、トランジスタＱ59に与えられる比較電位は後述
する電源部６１より生成し、トランジスタＱ58に与えら
れるＬＤ端子の電位ＶLDがこの電位を超えるとトランジ
スタＱ57がオンとなり、LDERR端子 より電流を引き込む
オープンコレクタ出力となっている。
劣化する場合に多少の劣化であれば、光・電気負帰還ル
ープ３と後述する電流駆動部２４の電流設定においてそ
の値を検出することで設定し得るが、大幅に劣化し、駆
動部に大電流が流れてしまう場合には、集積回路２０
（ＬＳＩ）の保護のために劣化検出部が必要である。こ
のため、本実施の形態では、請求項１３にいう異常検出
部となる半導体レーザ劣化検出部６２が設けられてい
る。図４に半導体レーザ劣化検出部６２のバイポーラト
ランジスタによる構成例を示す。この回路の動作として
は、半導体レーザ１につながるＬＤ端子の電位ＶLDを常
に監視し、ある比較電位を超えたらエラー端子LDERR端
子 よりエラー信号を外部に出力する。図示例の回路で
は、差動アンプ６４を構成するトランジスタＱ57，Ｑ58
のうち、トランジスタＱ59に与えられる比較電位は後述
する電源部６１より生成し、トランジスタＱ58に与えら
れるＬＤ端子の電位ＶLDがこの電位を超えるとトランジ
スタＱ57がオンとなり、LDERR端子 より電流を引き込む
オープンコレクタ出力となっている。
【００４７】これにより、半導体レーザ１が劣化したり
故障した場合には、半導体レーザ劣化検出部６２によっ
て未然に検出してエラー信号を出力させることができる
ので、そのままの状態で使用が継続されることがなく、
危険防止を図ることができる。
故障した場合には、半導体レーザ劣化検出部６２によっ
て未然に検出してエラー信号を出力させることができる
ので、そのままの状態で使用が継続されることがなく、
危険防止を図ることができる。
【００４８】一方、半導体レーザ１の微分量子効率を検
出し、電圧シフト量を設定する機能を実現するためのブ
ロックが、図１中では、タイミング生成部３１、微分量
子効率検出部３２、メモリ部３３及び加算電流設定部３
４により構成されている。これにより、概略的には、タ
イミング生成部３１において誤差増幅器２３の制御速度
より十分遅いタイミング信号を生成し、そのタイミング
において半導体レーザ１の微分量子効率を微分量子効率
検出部３２により検出し、その検出結果をメモリ部３３
に記録し、そのメモリ部３３のデータに従い、加算電流
設定部３４の電流値を設定する。この動作は電源投入時
若しくはリセット時（半導体レーザ１の光出力オフ時）
といった所定のイニシャライズ時だけイニシャライズ動
作として行われ、通常動作時には、加算電流設定部３４
の電流値を保持する。
出し、電圧シフト量を設定する機能を実現するためのブ
ロックが、図１中では、タイミング生成部３１、微分量
子効率検出部３２、メモリ部３３及び加算電流設定部３
４により構成されている。これにより、概略的には、タ
イミング生成部３１において誤差増幅器２３の制御速度
より十分遅いタイミング信号を生成し、そのタイミング
において半導体レーザ１の微分量子効率を微分量子効率
検出部３２により検出し、その検出結果をメモリ部３３
に記録し、そのメモリ部３３のデータに従い、加算電流
設定部３４の電流値を設定する。この動作は電源投入時
若しくはリセット時（半導体レーザ１の光出力オフ時）
といった所定のイニシャライズ時だけイニシャライズ動
作として行われ、通常動作時には、加算電流設定部３４
の電流値を保持する。
【００４９】また、前記集積回路２０中にはタイミング
生成部３１に接続されたスタートアップ部３５とともに
電源部６１が設けられている。
生成部３１に接続されたスタートアップ部３５とともに
電源部６１が設けられている。
【００５０】図５に電源部６１のバイポーラトランジス
タを用いた回路構成例を示す。この電源部６１において
は、Ｑ51，Ｑ52，Ｒ21，Ｒ22，Ｒ23等で構成される回路
においてバンドギャップリファレンスを形成し、 Ｖ＝（Ｑ53のエミッタ電位−Ｖbe） Ｖbe；トランジスタのベース・エミッタ間電圧 が温度によりなるべく変化しないようにトランジスタの
エミッタ面積や抵抗値を決定する。その結果、トランジ
スタＱ54，Ｑ55，Ｑ56の各々のエミッタ電位が温度特性
を持たない安定電位となる。図５に示す回路構成の場
合、トランジスタＱ54のエミッタに抵抗Ｒ24を接続する
ことにより流れる電流をカレントミラー回路６３で折り
返すことにより集積回路２０内で用いる電流源を生成す
る。つまり、集積回路２０中、後述するスタートアップ
部３５中等におけるVBBP端子をベース電位とするＰＮＰ
トランジスタを流れる電流は全て定電流源となり、VBBN
端子をベース電位とするＮＰＮトランジスタを流れる電
流は全て定電流源となり、各々のトランジスタのエミッ
タに接続される抵抗によりその電流値が決定される。
タを用いた回路構成例を示す。この電源部６１において
は、Ｑ51，Ｑ52，Ｒ21，Ｒ22，Ｒ23等で構成される回路
においてバンドギャップリファレンスを形成し、 Ｖ＝（Ｑ53のエミッタ電位−Ｖbe） Ｖbe；トランジスタのベース・エミッタ間電圧 が温度によりなるべく変化しないようにトランジスタの
エミッタ面積や抵抗値を決定する。その結果、トランジ
スタＱ54，Ｑ55，Ｑ56の各々のエミッタ電位が温度特性
を持たない安定電位となる。図５に示す回路構成の場
合、トランジスタＱ54のエミッタに抵抗Ｒ24を接続する
ことにより流れる電流をカレントミラー回路６３で折り
返すことにより集積回路２０内で用いる電流源を生成す
る。つまり、集積回路２０中、後述するスタートアップ
部３５中等におけるVBBP端子をベース電位とするＰＮＰ
トランジスタを流れる電流は全て定電流源となり、VBBN
端子をベース電位とするＮＰＮトランジスタを流れる電
流は全て定電流源となり、各々のトランジスタのエミッ
タに接続される抵抗によりその電流値が決定される。
【００５１】次に、スタートアップ部３５について説明
する。このスタートアップ部３５は、電源投入時に電源
電圧Ｖccがまだ所定の値に達するまでの期間に、半導体
レーザ１に過大電流が流れることにより発生する半導体
レーザ１の劣化や破損からの保護と、前記タイミング生
成部３１において必要なイニシャライズ開始信号の生成
を行う役目を担う。このスタートアップ部３５は図６に
示すように第１のスタートアップ部３５ａと第２のスタ
ートアップ部３５ｂとにより構成されている。なお、第
２のスタートアップ部３５ｂに関しては、発光指令信号
設定部２１とともに後述する。まず、第１のスタートア
ップ部３５ａでは、トランジスタＱ61，Ｑ62で構成され
る差動スイッチ６５において、電源電圧Ｖccが０Ｖより
或る設定電位まではトランジスタＱ62がオンしており、
電源電圧Ｖccが或る設定電位を超えて所定の電位となる
範囲ではトランジスタＱ61がオンするように抵抗Ｒ31〜
Ｒ37等を設定する。この場合、或る設定電位は、なるべ
く電源電圧Ｖccの所定の電位に近い電位に設定される。
例えば、電源電圧の所定の電位が５．０Ｖの場合におい
て、或る設定電位が２〜３Ｖ程度に設定した場合にはま
だ回路全体が所望の動作をしているとはいえないが、
４．５Ｖ程度に設定すればほぼ回路全体が所望の動作を
していると考えてよく、より安全に半導体レーザ１の保
護とイニシャライズ開始信号の生成とを行うことができ
る。この第１のスタートアップ部３５ａが請求項３にい
うスタートアップ部に相当する。
する。このスタートアップ部３５は、電源投入時に電源
電圧Ｖccがまだ所定の値に達するまでの期間に、半導体
レーザ１に過大電流が流れることにより発生する半導体
レーザ１の劣化や破損からの保護と、前記タイミング生
成部３１において必要なイニシャライズ開始信号の生成
を行う役目を担う。このスタートアップ部３５は図６に
示すように第１のスタートアップ部３５ａと第２のスタ
ートアップ部３５ｂとにより構成されている。なお、第
２のスタートアップ部３５ｂに関しては、発光指令信号
設定部２１とともに後述する。まず、第１のスタートア
ップ部３５ａでは、トランジスタＱ61，Ｑ62で構成され
る差動スイッチ６５において、電源電圧Ｖccが０Ｖより
或る設定電位まではトランジスタＱ62がオンしており、
電源電圧Ｖccが或る設定電位を超えて所定の電位となる
範囲ではトランジスタＱ61がオンするように抵抗Ｒ31〜
Ｒ37等を設定する。この場合、或る設定電位は、なるべ
く電源電圧Ｖccの所定の電位に近い電位に設定される。
例えば、電源電圧の所定の電位が５．０Ｖの場合におい
て、或る設定電位が２〜３Ｖ程度に設定した場合にはま
だ回路全体が所望の動作をしているとはいえないが、
４．５Ｖ程度に設定すればほぼ回路全体が所望の動作を
していると考えてよく、より安全に半導体レーザ１の保
護とイニシャライズ開始信号の生成とを行うことができ
る。この第１のスタートアップ部３５ａが請求項３にい
うスタートアップ部に相当する。
【００５２】詳細には、トランジスタＱ62のベース電位
はトランジスタＱ63のコレクタ電位をエミッタフォロワ
６６を介して電圧シフトしているだけであり、トランジ
スタＱ62のベース電位はトランジスタＱ63のコレクタ電
位により決定される。また、同様にトランジスタＱ61の
ベース電位はトランジスタＱ64がオフしている限りトラ
ンジスタＱ65のコレクタ電位により決定される。トラン
ジスタＱ63のコレクタ電位は、トランジスタＱ66と抵抗
Ｒ33とで構成される電流源の電流と電源電圧とより決定
され、トランジスタＱ66と抵抗Ｒ33とで構成される電流
源の電流をＩ1、電源電圧をＶccとすると、トランジス
タＱ63のコレクタ電位Ｖq63cは、 Ｖq63c＝Ｖcc−Ｉ1 ＊Ｒ31 となる。ここで、電流Ｉ1 はVBBNをベース電位とする定
電流源であるので、Ｉ1＊Ｒ31は一定電位となる。本
来、電源部６１も電源電圧より構成されているので、電
源電圧が０Ｖであれば電流Ｉ1 も０となるが、或る設定
電位はなるべく電源電圧の所定の電位に近い電位に設定
するので、このトランジスタＱ61，Ｑ62で構成される差
動スイッチ６５がスイッチングする状態（時間）におい
ては、十分、電源部６１は機能しており、電流Ｉ1 も定
電流になっているものとする。すると、Ｖq63cは電源電
圧Ｖccに従い変化する。
はトランジスタＱ63のコレクタ電位をエミッタフォロワ
６６を介して電圧シフトしているだけであり、トランジ
スタＱ62のベース電位はトランジスタＱ63のコレクタ電
位により決定される。また、同様にトランジスタＱ61の
ベース電位はトランジスタＱ64がオフしている限りトラ
ンジスタＱ65のコレクタ電位により決定される。トラン
ジスタＱ63のコレクタ電位は、トランジスタＱ66と抵抗
Ｒ33とで構成される電流源の電流と電源電圧とより決定
され、トランジスタＱ66と抵抗Ｒ33とで構成される電流
源の電流をＩ1、電源電圧をＶccとすると、トランジス
タＱ63のコレクタ電位Ｖq63cは、 Ｖq63c＝Ｖcc−Ｉ1 ＊Ｒ31 となる。ここで、電流Ｉ1 はVBBNをベース電位とする定
電流源であるので、Ｉ1＊Ｒ31は一定電位となる。本
来、電源部６１も電源電圧より構成されているので、電
源電圧が０Ｖであれば電流Ｉ1 も０となるが、或る設定
電位はなるべく電源電圧の所定の電位に近い電位に設定
するので、このトランジスタＱ61，Ｑ62で構成される差
動スイッチ６５がスイッチングする状態（時間）におい
ては、十分、電源部６１は機能しており、電流Ｉ1 も定
電流になっているものとする。すると、Ｖq63cは電源電
圧Ｖccに従い変化する。
【００５３】トランジスタＱ65のコレクタ電位Ｖ
q65cは、上式と同様に、トランジスタＱ67と抵抗Ｒ34と
で構成される電流源の電流をＩ2 とすると、 Ｖq65c＝Ｖcc−Ｉ2 ＊Ｒ32 となる。ここで、抵抗Ｒ34，Ｒ35が等しい抵抗値を有す
るものとして抵抗Ｒ36を流れる電流を考えると、 Ｖcc＝（Ｉ2 ＋Ｉ3 ）＊Ｒ36＋Ｖbe＋Ｉ2＊Ｒ35 となる。ここで、電流Ｉ3 はトランジスタＱ68と抵抗Ｒ
37とで構成される定電流源の電流値、Ｖbeはトランジス
タのベース・エミッタ間電圧である。
q65cは、上式と同様に、トランジスタＱ67と抵抗Ｒ34と
で構成される電流源の電流をＩ2 とすると、 Ｖq65c＝Ｖcc−Ｉ2 ＊Ｒ32 となる。ここで、抵抗Ｒ34，Ｒ35が等しい抵抗値を有す
るものとして抵抗Ｒ36を流れる電流を考えると、 Ｖcc＝（Ｉ2 ＋Ｉ3 ）＊Ｒ36＋Ｖbe＋Ｉ2＊Ｒ35 となる。ここで、電流Ｉ3 はトランジスタＱ68と抵抗Ｒ
37とで構成される定電流源の電流値、Ｖbeはトランジス
タのベース・エミッタ間電圧である。
【００５４】上式より、 Ｖq65c＝Ｉ3＊Ｒ36＋Ｖbe＋Ｉ2＊（Ｒ36＋Ｒ35−Ｒ32） となる。ここで、Ｉ3＊Ｒ36 は電流Ｉ1 と同様に一定電
位となり、Ｖbeもほぼ一定電位となるので、 Ｒ36＋Ｒ35＝Ｒ32 であれば、トランジスタＱ65のコレクタ電位Ｖq65cは電
源電圧に依存しない一定電位にすることができる。つま
り、トランジスタＱ65のコレクタ電位Ｖq65cは一定電位
であり、トランジスタＱ63のコレクタ電位Ｖq63cは電源
電圧Ｖccに従い変化するので、双方の電位を適当に設定
することにより、電源投入時に電源電圧の変化に応じて
トランジスタＱ61，Ｑ62で構成される差動スイッチ６５
を適当なタイミングでスイッチングさせることが可能と
なる。その結果、電源電圧Ｖccが０Ｖより或る設定電位
まで、つまり、トランジスタＱ62がオンしている状態で
は、トランジスタＱ62を流れるコレクタ電流はカレント
ミラー回路６７により反転され、トランジスタＱ69，Ｑ
70がオンとなり、TDSTART端子 とPD端子との電位を強制
的にほぼＶccと同電位にする。具体的制御としては、受
光素子２のＰＤ端子の電位を強制的にＨレベルとするこ
とにより誤差増幅器２３の出力が強制的なＬレベルとさ
れ、半導体レーザ１の順方向電流が流れないように抑制
することで半導体レーザ１の保護を行う。また、同時
に、後述するように、TDSTART端子 の電位を強制的にＨ
レベルとすることで、タイミング生成部３１における発
振回路を強制的に発振しないように抑制する。そして、
電源電圧Ｖccが或る設定電位以上になる、つまり、トラ
ンジスタＱ61がオン状態に変化すると、半導体レーザ１
の保護を解除して通常動作状態とし、かつ、前記タイミ
ング生成部３１における発振回路の発振抑制を解除する
ことにより発振開始信号とする。同時に、前記タイミン
グ生成部３１の電流源を生成するVPTDSTART端子電位 を
出力する。
位となり、Ｖbeもほぼ一定電位となるので、 Ｒ36＋Ｒ35＝Ｒ32 であれば、トランジスタＱ65のコレクタ電位Ｖq65cは電
源電圧に依存しない一定電位にすることができる。つま
り、トランジスタＱ65のコレクタ電位Ｖq65cは一定電位
であり、トランジスタＱ63のコレクタ電位Ｖq63cは電源
電圧Ｖccに従い変化するので、双方の電位を適当に設定
することにより、電源投入時に電源電圧の変化に応じて
トランジスタＱ61，Ｑ62で構成される差動スイッチ６５
を適当なタイミングでスイッチングさせることが可能と
なる。その結果、電源電圧Ｖccが０Ｖより或る設定電位
まで、つまり、トランジスタＱ62がオンしている状態で
は、トランジスタＱ62を流れるコレクタ電流はカレント
ミラー回路６７により反転され、トランジスタＱ69，Ｑ
70がオンとなり、TDSTART端子 とPD端子との電位を強制
的にほぼＶccと同電位にする。具体的制御としては、受
光素子２のＰＤ端子の電位を強制的にＨレベルとするこ
とにより誤差増幅器２３の出力が強制的なＬレベルとさ
れ、半導体レーザ１の順方向電流が流れないように抑制
することで半導体レーザ１の保護を行う。また、同時
に、後述するように、TDSTART端子 の電位を強制的にＨ
レベルとすることで、タイミング生成部３１における発
振回路を強制的に発振しないように抑制する。そして、
電源電圧Ｖccが或る設定電位以上になる、つまり、トラ
ンジスタＱ61がオン状態に変化すると、半導体レーザ１
の保護を解除して通常動作状態とし、かつ、前記タイミ
ング生成部３１における発振回路の発振抑制を解除する
ことにより発振開始信号とする。同時に、前記タイミン
グ生成部３１の電流源を生成するVPTDSTART端子電位 を
出力する。
【００５５】ここに、前記トランジスタＱ61のベースに
接続された前記トランジスタＱ64のベースは集積回路２
０外のリセット端子に接続され、このリセット端子に与
えられる制御信号であるRESET信号 によりオン・オフ制
御されるように構成されている。これにより、リセット
端子にRESET信号 が与えられるとトランジスタＱ64がオ
ンして前述したスタートアップ部３５ａのスタートアッ
プ動作が中断して、強制的に集積回路２０の初期化が行
われる。このような機能が請求項４記載の発明にいうリ
セット機能に相当する。これにより、任意の時点で集積
回路２０の再イニシャライズ化が可能となり、半導体レ
ーザ１の保護等を確実に図ることができる。
接続された前記トランジスタＱ64のベースは集積回路２
０外のリセット端子に接続され、このリセット端子に与
えられる制御信号であるRESET信号 によりオン・オフ制
御されるように構成されている。これにより、リセット
端子にRESET信号 が与えられるとトランジスタＱ64がオ
ンして前述したスタートアップ部３５ａのスタートアッ
プ動作が中断して、強制的に集積回路２０の初期化が行
われる。このような機能が請求項４記載の発明にいうリ
セット機能に相当する。これにより、任意の時点で集積
回路２０の再イニシャライズ化が可能となり、半導体レ
ーザ１の保護等を確実に図ることができる。
【００５６】前記タイミング生成部３１は、例えば、遅
延回路を用いて構成することも可能であるが、本実施の
形態では、発振回路３６とバイアス回路（図示せず）と
ラッチ回路３７とにより構成されている。概略的には、
発振回路３６において生成された発振信号をラッチ回路
３７にてラッチし、ラッチしたデータを次段に順次伝達
することにより、例えば、Ｔ０〜Ｔ５なる６個のタイミ
ング信号を生成し、最終タイミングと同時に前記発振回
路３６を強制的に発振しないように抑制する構成とされ
ている。前記微分量子効率検出部３２は、例えば、前記
誤差増幅器２３の誤差出力中のピーク値を検出するサン
プルホールド回路３８と、このサンプルホールド回路３
８の出力値を所定値と比較する比較器３９とにより構成
されている。前記メモリ部３３は、前記比較器３９の比
較結果を前記タイミング生成部３１により生成されるタ
イミングＴ１〜Ｔ５に同期して保持する機能を有する。
前記加算電流設定部３４は、例えば、５ビットのＤ／Ａ
変換器により構成されている。これらのタイミング生成
部３１、微分量子効率検出部３２、メモリ部３３及び加
算電流設定部３４も各々バイポーラトランジスタにより
集積化されて構成されている。
延回路を用いて構成することも可能であるが、本実施の
形態では、発振回路３６とバイアス回路（図示せず）と
ラッチ回路３７とにより構成されている。概略的には、
発振回路３６において生成された発振信号をラッチ回路
３７にてラッチし、ラッチしたデータを次段に順次伝達
することにより、例えば、Ｔ０〜Ｔ５なる６個のタイミ
ング信号を生成し、最終タイミングと同時に前記発振回
路３６を強制的に発振しないように抑制する構成とされ
ている。前記微分量子効率検出部３２は、例えば、前記
誤差増幅器２３の誤差出力中のピーク値を検出するサン
プルホールド回路３８と、このサンプルホールド回路３
８の出力値を所定値と比較する比較器３９とにより構成
されている。前記メモリ部３３は、前記比較器３９の比
較結果を前記タイミング生成部３１により生成されるタ
イミングＴ１〜Ｔ５に同期して保持する機能を有する。
前記加算電流設定部３４は、例えば、５ビットのＤ／Ａ
変換器により構成されている。これらのタイミング生成
部３１、微分量子効率検出部３２、メモリ部３３及び加
算電流設定部３４も各々バイポーラトランジスタにより
集積化されて構成されている。
【００５７】そこで、まず、前記タイミング生成部３１
における前記発振回路３６のバイポーラトランジスタに
よる回路構成例を図７に示す。また、イニシャライズ時
の概略動作を図１０に示す。トランジスタＱ22のコレク
タ電位ＶQ22Cが図１０中の発振動作として表され、この
トランジスタＱ22のコレクタ電流が、トランジスタ
Ｑ24，Ｑ25で構成される差動スイッチ４６によりオン、
オフし、トランジスタＱ22のコレクタ電流がオンの時に
トランジスタＱ21のコレクタ電流よりも大きい場合に
は、トランジスタＱ22のコレクタ電位ＶQ22Cは、各々の
電流がコンデンサＣ1へのチャージ、ディスチャージを
繰り返すことにより発振する。
における前記発振回路３６のバイポーラトランジスタに
よる回路構成例を図７に示す。また、イニシャライズ時
の概略動作を図１０に示す。トランジスタＱ22のコレク
タ電位ＶQ22Cが図１０中の発振動作として表され、この
トランジスタＱ22のコレクタ電流が、トランジスタ
Ｑ24，Ｑ25で構成される差動スイッチ４６によりオン、
オフし、トランジスタＱ22のコレクタ電流がオンの時に
トランジスタＱ21のコレクタ電流よりも大きい場合に
は、トランジスタＱ22のコレクタ電位ＶQ22Cは、各々の
電流がコンデンサＣ1へのチャージ、ディスチャージを
繰り返すことにより発振する。
【００５８】まず、図１０中に示すタイミング０、即
ち、電源投入時より、前記スタートアップ部３５から発
振開始タイミング信号ＴＳが送られてくるまでの間は、
TDSTART 端子の電位は強制的にＨレベル（殆どＶccと同
電位）であり、また、VPTDSTART 端子は０Ｖであるの
で、VPTDSTART 端子より生成されるトランジスタＱ23の
コレクタ電流は０であり、差動スイッチ４６もトランジ
スタＱ25がＬレベルであるが、トランジスタＱ23のコレ
クタ電流が０であるので、トランジスタＱ22のコレクタ
電流も０となっている。
ち、電源投入時より、前記スタートアップ部３５から発
振開始タイミング信号ＴＳが送られてくるまでの間は、
TDSTART 端子の電位は強制的にＨレベル（殆どＶccと同
電位）であり、また、VPTDSTART 端子は０Ｖであるの
で、VPTDSTART 端子より生成されるトランジスタＱ23の
コレクタ電流は０であり、差動スイッチ４６もトランジ
スタＱ25がＬレベルであるが、トランジスタＱ23のコレ
クタ電流が０であるので、トランジスタＱ22のコレクタ
電流も０となっている。
【００５９】ここに、ラッチ回路３７の最終段の構成を
示す図９を参照すると、VPTDSTART端子の電位は０Ｖ、
トランジスタＱ31のコレクタ電流は０Ａである。この結
果、トランジスタＱ23のベース電位はＶccであり、トラ
ンジスタＱ23のコレクタ電流は０Ａとなる。また、差動
スイッチ４６において、トランジスタＱ23のコレクタ電
流が０Ａであり、トランジスタＱ25のベース電位がＬレ
ベルであるので、トランジスタＱ22のコレクタ電流は０
Ａとなる。
示す図９を参照すると、VPTDSTART端子の電位は０Ｖ、
トランジスタＱ31のコレクタ電流は０Ａである。この結
果、トランジスタＱ23のベース電位はＶccであり、トラ
ンジスタＱ23のコレクタ電流は０Ａとなる。また、差動
スイッチ４６において、トランジスタＱ23のコレクタ電
流が０Ａであり、トランジスタＱ25のベース電位がＬレ
ベルであるので、トランジスタＱ22のコレクタ電流は０
Ａとなる。
【００６０】その後、発振開始タイミング信号ＴＳを過
ぎると、トランジスタＱ22のコレクタ電流が流れ始め、
差動スイッチ４６においてトランジスタＱ25がＬレベル
であるので、トランジスタＱ23のコレクタ電流がトラン
ジスタＱ22，Ｑ26によるカレントミラー回路４７により
折り返され、トランジスタＱ22のコレクタ電流となる。
このタイミングＴＳでは、電源部６１の電流は０である
ので、トランジスタＱ22のコレクタ電流がトランジスタ
Ｑ21のコレクタ電流より大きい場合にはトランジスタＱ
22のコレクタ電位ＶQ22C、即ち、TDSTART端子電位 は、
徐々に低下する。そして、トランジスタＱ24のベース電
位がトランジスタＱ25のべース電位と同電位若しくはよ
り低下する瞬間に、差動スイッチ４６が動作し、トラン
ジスタＱ24がオンとなりトランジスタＱ26のコレクタ電
流、従って、トランジスタＱ22のコレクタ電流がオフと
なり、トランジスタＱ25のベース電位はトランジスタＱ
24のコレクタ電流と抵抗Ｒ11とで決まる電位分上昇す
る。この瞬間が、タイミングＴ０である。
ぎると、トランジスタＱ22のコレクタ電流が流れ始め、
差動スイッチ４６においてトランジスタＱ25がＬレベル
であるので、トランジスタＱ23のコレクタ電流がトラン
ジスタＱ22，Ｑ26によるカレントミラー回路４７により
折り返され、トランジスタＱ22のコレクタ電流となる。
このタイミングＴＳでは、電源部６１の電流は０である
ので、トランジスタＱ22のコレクタ電流がトランジスタ
Ｑ21のコレクタ電流より大きい場合にはトランジスタＱ
22のコレクタ電位ＶQ22C、即ち、TDSTART端子電位 は、
徐々に低下する。そして、トランジスタＱ24のベース電
位がトランジスタＱ25のべース電位と同電位若しくはよ
り低下する瞬間に、差動スイッチ４６が動作し、トラン
ジスタＱ24がオンとなりトランジスタＱ26のコレクタ電
流、従って、トランジスタＱ22のコレクタ電流がオフと
なり、トランジスタＱ25のベース電位はトランジスタＱ
24のコレクタ電流と抵抗Ｒ11とで決まる電位分上昇す
る。この瞬間が、タイミングＴ０である。
【００６１】タイミングＴ０を過ぎると、トランジスタ
Ｑ22のコレクタ電流がオフとなるので、トランジスタＱ
22のコレクタ電位ＶQ22C、即ち、TDSTART端子電位 は、
徐々に上昇する。そして、トランジスタＱ24のベース電
位がトランジスタＱ25のベース電位と同電位若しくはよ
り上昇する瞬間に、差動スイッチ４６が反転し、トラン
ジスタＱ22のコレクタ電流がオンとなる発振動作を繰り
返す。この発振の振幅は、トランジスタＱ24のコレクタ
電流と抵抗Ｒ11とで決まる電位で決定され、周期はトラ
ンジスタＱ21のコレクタ電流、トランジスタＱ22のコレ
クタ電流、コンデンサＣ1 の容量により決定され、これ
らの値を適正に決定することにより所望のタイミング信
号を得ることができる。
Ｑ22のコレクタ電流がオフとなるので、トランジスタＱ
22のコレクタ電位ＶQ22C、即ち、TDSTART端子電位 は、
徐々に上昇する。そして、トランジスタＱ24のベース電
位がトランジスタＱ25のベース電位と同電位若しくはよ
り上昇する瞬間に、差動スイッチ４６が反転し、トラン
ジスタＱ22のコレクタ電流がオンとなる発振動作を繰り
返す。この発振の振幅は、トランジスタＱ24のコレクタ
電流と抵抗Ｒ11とで決まる電位で決定され、周期はトラ
ンジスタＱ21のコレクタ電流、トランジスタＱ22のコレ
クタ電流、コンデンサＣ1 の容量により決定され、これ
らの値を適正に決定することにより所望のタイミング信
号を得ることができる。
【００６２】このような動作において、トランジスタＱ
22のコレクタ電流がトランジスタＱ21のコレクタ電流の
丁度２倍の時、トランジスタＱ21のコレクタ電流と、
（トランジスタＱ22のコレクタ電流）−（トランジスタ
Ｑ21のコレクタ電流）なる電流とが等しくなり、コンデ
ンサＣ1 にチャージ、ディスチャージされる単位時間当
たりの電荷量が等しくなるので、図１０中に示すよう
な、立上り時間と立下り時間とが等しい三角波となる。
22のコレクタ電流がトランジスタＱ21のコレクタ電流の
丁度２倍の時、トランジスタＱ21のコレクタ電流と、
（トランジスタＱ22のコレクタ電流）−（トランジスタ
Ｑ21のコレクタ電流）なる電流とが等しくなり、コンデ
ンサＣ1 にチャージ、ディスチャージされる単位時間当
たりの電荷量が等しくなるので、図１０中に示すよう
な、立上り時間と立下り時間とが等しい三角波となる。
【００６３】このような発振回路３６の発振出力として
トランジスタＱ25のベースに方形波が得られ、電圧シフ
ト、スイング量調整、反転なる処理がなされた後、図１
０中に示すトランジスタＱX のエミッタ電位ＶQXE の出
力波形が得られる。
トランジスタＱ25のベースに方形波が得られ、電圧シフ
ト、スイング量調整、反転なる処理がなされた後、図１
０中に示すトランジスタＱX のエミッタ電位ＶQXE の出
力波形が得られる。
【００６４】次に、前記ラッチ回路３７の１構成単位と
なるラッチ回路４８の回路構成例を図８に示す。前記ラ
ッチ回路３７は、本実施の形態においては、タイミング
信号Ｔ０〜Ｔ５を生成するため、ラッチ回路４８が６段
に接続されて構成されるが、図８にその１構成単位とな
りタイミング信号Ｔ０生成用のラッチ回路４８を示す。
図示例にあっては、複数のトランジスタ、抵抗を構成要
素として構成されており、この内、トランジスタＱ31〜
Ｑ33で１つのスイッチ４９ａを形成し、また、トランジ
スタＱ34〜Ｑ36で１つのスイッチ４９ｂを形成してい
る。前記スイッチ４９ａにおいては、前記トランジスタ
Ｑ33のコレクタ電流がオンの時、トランジスタＱ31のベ
ース電位、即ち、データをトランジスタＱ37のベース電
位及びエミッタ電位に反転して出力する。また、スイッ
チ４９ｂにおいては、トランジスタＱ36のコレクタ電流
がオンの時、トランジスタＱ34のベースがトランジスタ
Ｑ37のエミッタに接続されるので、出力をそのまま保持
する動作となる。
なるラッチ回路４８の回路構成例を図８に示す。前記ラ
ッチ回路３７は、本実施の形態においては、タイミング
信号Ｔ０〜Ｔ５を生成するため、ラッチ回路４８が６段
に接続されて構成されるが、図８にその１構成単位とな
りタイミング信号Ｔ０生成用のラッチ回路４８を示す。
図示例にあっては、複数のトランジスタ、抵抗を構成要
素として構成されており、この内、トランジスタＱ31〜
Ｑ33で１つのスイッチ４９ａを形成し、また、トランジ
スタＱ34〜Ｑ36で１つのスイッチ４９ｂを形成してい
る。前記スイッチ４９ａにおいては、前記トランジスタ
Ｑ33のコレクタ電流がオンの時、トランジスタＱ31のベ
ース電位、即ち、データをトランジスタＱ37のベース電
位及びエミッタ電位に反転して出力する。また、スイッ
チ４９ｂにおいては、トランジスタＱ36のコレクタ電流
がオンの時、トランジスタＱ34のベースがトランジスタ
Ｑ37のエミッタに接続されるので、出力をそのまま保持
する動作となる。
【００６５】トランジスタＱ33のベースをCLK 、トラン
ジスタＱ36のベースを／CLK （信号に関して、“／”は
反転を示す）、トランジスタＱ31のベースをDATA0 、ト
ランジスタＱ37のエミッタを出力Ｑとして、これらの関
係を論理式で表すと、 Ｑ＝CLK・DATA0 ＋／CLK・Ｑ となる。
ジスタＱ36のベースを／CLK （信号に関して、“／”は
反転を示す）、トランジスタＱ31のベースをDATA0 、ト
ランジスタＱ37のエミッタを出力Ｑとして、これらの関
係を論理式で表すと、 Ｑ＝CLK・DATA0 ＋／CLK・Ｑ となる。
【００６６】ここで、前述したようにトランジスタＱX
（図１０参照）のエミッタ電位ＶQX E 、つまり、トラン
ジスタＱ36のベース／CLK は、タイミングＴＳよりタイ
ミングＴ０までＨレベルで出力保持状態にあり、また、
トランジスタＱ38，Ｑ39等で構成される電流源５０は、
スタートアップ部３５からのVPTDSTART をベース電位と
することにより、タイミングＴＳまでは電流が０でタイ
ミングＴＳとなる瞬間より電流が流れるので、出力Ｑは
タイミングＴ０までＨレベルとなっている。タイミング
Ｔ０となると、出力Ｑが初めてＬレベルとなり、タイミ
ングＴ０以降、トランジスタＱ31のベース（入力デー
タ）がＬレベルであるので、出力ＱはＬレベルの状態を
保持する。この状態を、図１０中のトランジスタＱ37の
エミッタ電位ＶQ37E（タイミング信号Ｔ０）の波形とし
て示す。
（図１０参照）のエミッタ電位ＶQX E 、つまり、トラン
ジスタＱ36のベース／CLK は、タイミングＴＳよりタイ
ミングＴ０までＨレベルで出力保持状態にあり、また、
トランジスタＱ38，Ｑ39等で構成される電流源５０は、
スタートアップ部３５からのVPTDSTART をベース電位と
することにより、タイミングＴＳまでは電流が０でタイ
ミングＴＳとなる瞬間より電流が流れるので、出力Ｑは
タイミングＴ０までＨレベルとなっている。タイミング
Ｔ０となると、出力Ｑが初めてＬレベルとなり、タイミ
ングＴ０以降、トランジスタＱ31のベース（入力デー
タ）がＬレベルであるので、出力ＱはＬレベルの状態を
保持する。この状態を、図１０中のトランジスタＱ37の
エミッタ電位ＶQ37E（タイミング信号Ｔ０）の波形とし
て示す。
【００６７】図示しない次段では、CLK を反転入力し、
トランジスタＱ37のエミッタ電位ＶQ37EをDATA1 とする
と、 Ｑ′＝／CLK・DATA1 ＋CLK・Ｑ′ とすることで、図１０中にＶQ37(1)Eで示すタイミング
信号Ｔ１を得ることができる。
トランジスタＱ37のエミッタ電位ＶQ37EをDATA1 とする
と、 Ｑ′＝／CLK・DATA1 ＋CLK・Ｑ′ とすることで、図１０中にＶQ37(1)Eで示すタイミング
信号Ｔ１を得ることができる。
【００６８】以下、同様にタイミング信号Ｔ２〜Ｔ５を
得ることができる。図１０中のＶQ3 7(n)E における
“ｎ”は段数１〜５を示す。
得ることができる。図１０中のＶQ3 7(n)E における
“ｎ”は段数１〜５を示す。
【００６９】さらに、図９に示すように、タイミング信
号Ｔ５を生成する最終段のラッチ回路４８L において、
トランジスタＱ31のコレクタ電流は発振回路３６中のト
ランジスタＱ23のベースに与えられており、発振回路３
６を駆動させる電圧とされている。従って、トランジス
タＱ23のベース電位はタイミングＴＳからタイミングＴ
５までの間、供給される。しかし、トランジスタＱ23の
ベース電位は、タイミングＴ５となる瞬間にトランジス
タＱ23のコレクタ電流をオフさせると供給されない。
号Ｔ５を生成する最終段のラッチ回路４８L において、
トランジスタＱ31のコレクタ電流は発振回路３６中のト
ランジスタＱ23のベースに与えられており、発振回路３
６を駆動させる電圧とされている。従って、トランジス
タＱ23のベース電位はタイミングＴＳからタイミングＴ
５までの間、供給される。しかし、トランジスタＱ23の
ベース電位は、タイミングＴ５となる瞬間にトランジス
タＱ23のコレクタ電流をオフさせると供給されない。
【００７０】つまり、必要なタイミング信号を生成する
間のみ発振し、所望のタイミング信号を生成し終わると
同時に発振を停止することで、発振回路３６の発振動作
が他の回路に雑音や電流変動等の悪影響を及ぼさない回
路構成とされている。また、前述したようなタイミング
信号Ｔ０〜Ｔ５を生成するためには遅延回路等を用いて
構成することも可能であるが、本実施の形態のように、
発振回路３６を用いて構成することにより、唯一、コン
デンサＣ1 をＬＳＩ（集積回路２０）外の外付け素子と
することで多数のタイミング信号を生成する場合であっ
ても、発振回路３６のタイミングを自在に設定すること
ができる。もっとも、タイミング生成部３１を遅延回路
を用いて構成した場合、タイミングを自在に設定するた
めには各々のタイミングを決定する外付け素子を必要と
するが、必要とするタイミング数が少ない場合には遅延
回路を用いるほうがラッチ回路を必要としない利点があ
る。何れにしても、光・電気負帰還ループ３の制御速度
を自由に設定できる上に、半導体レーザ１・受光素子２
の周波数特性の影響を受けない光出力波形を得ることも
でき、集積回路２０のイニシャライズ時間を最適化を図
る上で都合がよい。
間のみ発振し、所望のタイミング信号を生成し終わると
同時に発振を停止することで、発振回路３６の発振動作
が他の回路に雑音や電流変動等の悪影響を及ぼさない回
路構成とされている。また、前述したようなタイミング
信号Ｔ０〜Ｔ５を生成するためには遅延回路等を用いて
構成することも可能であるが、本実施の形態のように、
発振回路３６を用いて構成することにより、唯一、コン
デンサＣ1 をＬＳＩ（集積回路２０）外の外付け素子と
することで多数のタイミング信号を生成する場合であっ
ても、発振回路３６のタイミングを自在に設定すること
ができる。もっとも、タイミング生成部３１を遅延回路
を用いて構成した場合、タイミングを自在に設定するた
めには各々のタイミングを決定する外付け素子を必要と
するが、必要とするタイミング数が少ない場合には遅延
回路を用いるほうがラッチ回路を必要としない利点があ
る。何れにしても、光・電気負帰還ループ３の制御速度
を自由に設定できる上に、半導体レーザ１・受光素子２
の周波数特性の影響を受けない光出力波形を得ることも
でき、集積回路２０のイニシャライズ時間を最適化を図
る上で都合がよい。
【００７１】また、一般に、半導体レーザ１・受光素子
２間には、周波数特性が存在し、この周波数特性が、上
述の制御系（光・電気負帰還ループ３）の動作や上述の
タイミング設定に影響を及ぼさない良好な特性である場
合には問題はないが、この周波数特性がよくない場合に
は、もし、上述のタイミングが一定である場合には、こ
の半導体レーザ１・受光素子２間の周波数特性を補償す
るための回路を追加するか、或いは、上述のタイミング
を十分遅くなるように設定する必要がある。しかし、こ
のようなタイミングを十分に遅く設定すると、それだけ
イニシャライズの時間が長くなってしまい、かといっ
て、周波数特性補償回路を付加すると素子数が増えてし
まい、何れにしても好ましくない。この点、本実施の形
態のように、タイミング生成部３１を発振回路３６を用
いて構成することにより、コンデンサＣ1 の容量を変更
するだけで周波数特性を補償するための回路を必要とせ
ず、かつ、全てのイニシャライズ時間が長くなることも
ないので、素子数を低減させつつ効率的なイニシャライ
ズを行わせることができる。さらに、このような発振回
路３６を用いてタイミング信号を生成する場合、通常
は、フリップフロップを用いるが、本実施の形態のよう
に必要段数のラッチ回路４８を組み合わせたラッチ回路
３７を用いることにより、素子数を低減させ得る。
２間には、周波数特性が存在し、この周波数特性が、上
述の制御系（光・電気負帰還ループ３）の動作や上述の
タイミング設定に影響を及ぼさない良好な特性である場
合には問題はないが、この周波数特性がよくない場合に
は、もし、上述のタイミングが一定である場合には、こ
の半導体レーザ１・受光素子２間の周波数特性を補償す
るための回路を追加するか、或いは、上述のタイミング
を十分遅くなるように設定する必要がある。しかし、こ
のようなタイミングを十分に遅く設定すると、それだけ
イニシャライズの時間が長くなってしまい、かといっ
て、周波数特性補償回路を付加すると素子数が増えてし
まい、何れにしても好ましくない。この点、本実施の形
態のように、タイミング生成部３１を発振回路３６を用
いて構成することにより、コンデンサＣ1 の容量を変更
するだけで周波数特性を補償するための回路を必要とせ
ず、かつ、全てのイニシャライズ時間が長くなることも
ないので、素子数を低減させつつ効率的なイニシャライ
ズを行わせることができる。さらに、このような発振回
路３６を用いてタイミング信号を生成する場合、通常
は、フリップフロップを用いるが、本実施の形態のよう
に必要段数のラッチ回路４８を組み合わせたラッチ回路
３７を用いることにより、素子数を低減させ得る。
【００７２】次に、これらのタイミング信号により制御
されるイニシャライズ時の概略動作を図１０のタイムチ
ャート、図１１に示す微分量子効率検出部３２の回路構
成例を参照して説明する。まず、半導体レーザ１の光出
力を、タイミングＴＳに強制的なオフ状態より所望の最
大発光状態とする。この最大発光値は、発光指令電流生
成部２２において既に設定されているものとする。そし
て、タイミングＴ０に入力データを全て０としてオフセ
ット発光状態とし、この状態をタイミングＴ５まで維持
した後、タイミングＴ５以降を本来の入力データを受け
付ける通常動作状態とする。光・電気負帰還ループ３を
動作させるためには、半導体レーザ１の光出力を完全に
オフにはさせず、わずかに光らせるオフセット発光が必
要であり、実際には、半導体レーザ１の光出力は、設定
した最大発光とオフセット発光との間で光・電気負帰還
ループ３により制御される。
されるイニシャライズ時の概略動作を図１０のタイムチ
ャート、図１１に示す微分量子効率検出部３２の回路構
成例を参照して説明する。まず、半導体レーザ１の光出
力を、タイミングＴＳに強制的なオフ状態より所望の最
大発光状態とする。この最大発光値は、発光指令電流生
成部２２において既に設定されているものとする。そし
て、タイミングＴ０に入力データを全て０としてオフセ
ット発光状態とし、この状態をタイミングＴ５まで維持
した後、タイミングＴ５以降を本来の入力データを受け
付ける通常動作状態とする。光・電気負帰還ループ３を
動作させるためには、半導体レーザ１の光出力を完全に
オフにはさせず、わずかに光らせるオフセット発光が必
要であり、実際には、半導体レーザ１の光出力は、設定
した最大発光とオフセット発光との間で光・電気負帰還
ループ３により制御される。
【００７３】半導体レーザ１の光出力は、イニシャライ
ズ時、即ち、電源投入時やリセット解除時において、必
ず、図１０に示すようなシーケンス動作を実行すること
により微分量子効率をその度に検出し、適切な加算電流
値を設定する。
ズ時、即ち、電源投入時やリセット解除時において、必
ず、図１０に示すようなシーケンス動作を実行すること
により微分量子効率をその度に検出し、適切な加算電流
値を設定する。
【００７４】図１０中に示すような最大発光とオフセッ
ト発光との差分、即ち、動作電流Ｉop−発振閾値電流Ｉ
thが微分量子効率であるので、微分量子効率検出部３２
中のサンプルホールド回路３８においてこの差分を検出
する。概略的には、この差分は、最大発光時とオフセッ
ト発光時との間における、抵抗Ｒe （図２参照）の端子
間電位の差に相当する。電流駆動部２４なる電圧シフト
部２５が動作していない状態においては、この差分は、
電流駆動部２４のトランジスタＱ9 （図２参照）の２つ
のケースにおけるエミッタ電位の差に依存する。そこ
で、最大発光時のこのトランジスタＱ9 のエミッタ電位
をサンプルホールドし、タイミングＴ０においては０で
あった電圧シフト部２５の電位シフト量を加算電流設定
部３４により徐々に変化させて、前記差分を、電圧シフ
ト部２５における抵抗Ｒe の電位変化とすることにより
微分量子効率を検出する。
ト発光との差分、即ち、動作電流Ｉop−発振閾値電流Ｉ
thが微分量子効率であるので、微分量子効率検出部３２
中のサンプルホールド回路３８においてこの差分を検出
する。概略的には、この差分は、最大発光時とオフセッ
ト発光時との間における、抵抗Ｒe （図２参照）の端子
間電位の差に相当する。電流駆動部２４なる電圧シフト
部２５が動作していない状態においては、この差分は、
電流駆動部２４のトランジスタＱ9 （図２参照）の２つ
のケースにおけるエミッタ電位の差に依存する。そこ
で、最大発光時のこのトランジスタＱ9 のエミッタ電位
をサンプルホールドし、タイミングＴ０においては０で
あった電圧シフト部２５の電位シフト量を加算電流設定
部３４により徐々に変化させて、前記差分を、電圧シフ
ト部２５における抵抗Ｒe の電位変化とすることにより
微分量子効率を検出する。
【００７５】詳細には、図１０に示すようにトランジス
タＱ9 のエミッタ電位、即ち、VCOMP 端子はトランジス
タＱ42のエミッタフォロワ５１を介してトランジスタＱ
43のベース電位となる。このトランジスタＱ43のベース
電位はトランジスタＱ45等で構成される電流源５２の電
流が流れている間は、トランジスタＱ41，Ｑ46，Ｑ47，
Ｑ48等で構成されるボルテージフォロワ５３によりトラ
ンジスタＱ44のベース電位と同電位となる。タイミング
Ｔ０で電流源５２の電流をオフさせると、トランジスタ
Ｑ43のベース電位の変化はVCOMP 端子の電位変化をその
まま示すが、トランジスタＱ44のベース電位はコンデン
サＣ2 の容量が大きいほど変化せず、タイミングＴ０に
おけるトランジスタＱ43のベース電位、つまり、最大発
光時のトランジスタＱ9 （図２参照）のエミッタ電位を
サンプルホールドすることが可能となる。図１０中の下
部にこれらのトランジスタＱ43，Ｑ44によりサンプルホ
ールドされる概略波形を示す。
タＱ9 のエミッタ電位、即ち、VCOMP 端子はトランジス
タＱ42のエミッタフォロワ５１を介してトランジスタＱ
43のベース電位となる。このトランジスタＱ43のベース
電位はトランジスタＱ45等で構成される電流源５２の電
流が流れている間は、トランジスタＱ41，Ｑ46，Ｑ47，
Ｑ48等で構成されるボルテージフォロワ５３によりトラ
ンジスタＱ44のベース電位と同電位となる。タイミング
Ｔ０で電流源５２の電流をオフさせると、トランジスタ
Ｑ43のベース電位の変化はVCOMP 端子の電位変化をその
まま示すが、トランジスタＱ44のベース電位はコンデン
サＣ2 の容量が大きいほど変化せず、タイミングＴ０に
おけるトランジスタＱ43のベース電位、つまり、最大発
光時のトランジスタＱ9 （図２参照）のエミッタ電位を
サンプルホールドすることが可能となる。図１０中の下
部にこれらのトランジスタＱ43，Ｑ44によりサンプルホ
ールドされる概略波形を示す。
【００７６】サンプルホールドされたこれらのトランジ
スタＱ43，Ｑ44のベース電位をトランジスタＱ49，Ｑ50
等による比較器３９に入力してその大小を比較し、比較
結果をタイミング信号Ｔ１〜Ｔ５に同期してメモリ部３
３にて保持する。従って、このメモリ部３３は、特に構
成例を図示しないが、比較器３９の比較出力をタイミン
グ信号Ｔ１〜Ｔ５に同期して保持し得る機能を有してい
ればよく、例えば、タイミング生成部３１で用いたよう
な５段のラッチ回路で構成し、比較器３９の比較におい
てトランジスタＱ43側のベース電位がトランジスタＱ44
側のベース電位よりも高い場合にＬレベルを出力するよ
うに構成すればよい。
スタＱ43，Ｑ44のベース電位をトランジスタＱ49，Ｑ50
等による比較器３９に入力してその大小を比較し、比較
結果をタイミング信号Ｔ１〜Ｔ５に同期してメモリ部３
３にて保持する。従って、このメモリ部３３は、特に構
成例を図示しないが、比較器３９の比較出力をタイミン
グ信号Ｔ１〜Ｔ５に同期して保持し得る機能を有してい
ればよく、例えば、タイミング生成部３１で用いたよう
な５段のラッチ回路で構成し、比較器３９の比較におい
てトランジスタＱ43側のベース電位がトランジスタＱ44
側のベース電位よりも高い場合にＬレベルを出力するよ
うに構成すればよい。
【００７７】加算電流設定部３４は、２段の差動スイッ
チで構成される５個のスイッチと、これらのスイッチ部
の電流源に電流を供給するカレントミラー回路と、各ス
イッチ部の出力を加算して電流駆動部（高速電圧シフト
部２５）の出力とするカレントミラー回路とにより構成
されている。ここに、５個のスイッチ部により基本的に
５ビットのＤ／Ａ変換器が構成され、これらのスイッチ
部の電流源は、最小ビット電流をＩ1 とすると、次のビ
ットのスイッチ部では２＊Ｉ1 、さらに上位ビットのス
イッチ部毎に４＊Ｉ1 ，８＊Ｉ1 ，１６＊Ｉ1 となるよ
うに設定されている。これにより、スイッチ部全体の出
力電流としては最大３１＊Ｉ1 となり、この時に、電流
駆動部（電圧シフト部２５）において設定される最大電
流（最大電圧）が、前述した（動作電流Ｉop）−（発振
閾値電流Ｉth）の最大値よりも大きくなるように設定す
る。
チで構成される５個のスイッチと、これらのスイッチ部
の電流源に電流を供給するカレントミラー回路と、各ス
イッチ部の出力を加算して電流駆動部（高速電圧シフト
部２５）の出力とするカレントミラー回路とにより構成
されている。ここに、５個のスイッチ部により基本的に
５ビットのＤ／Ａ変換器が構成され、これらのスイッチ
部の電流源は、最小ビット電流をＩ1 とすると、次のビ
ットのスイッチ部では２＊Ｉ1 、さらに上位ビットのス
イッチ部毎に４＊Ｉ1 ，８＊Ｉ1 ，１６＊Ｉ1 となるよ
うに設定されている。これにより、スイッチ部全体の出
力電流としては最大３１＊Ｉ1 となり、この時に、電流
駆動部（電圧シフト部２５）において設定される最大電
流（最大電圧）が、前述した（動作電流Ｉop）−（発振
閾値電流Ｉth）の最大値よりも大きくなるように設定す
る。
【００７８】ここで、タイミングＴ０に、図１０に示す
ように半導体レーザ１の光出力を最大発光状態よりオフ
セット発光状態とすると同時にスイッチ部の最上位ビッ
トの電流を強制的に出力する。この状態では、最大発光
状態からオフセット状態となって最上位ビットのスイッ
チ部の電流を強制的に出力することにより電圧シフト部
の端子間電位にも電位変化を生ずるので、光・電気負帰
還ループ３なる制御系により半導体レーザ１の光出力が
オフセット発光状態となるように制御が働くので、これ
らの電位変化の差分を補うように変化する。このような
変化分を微分量子効率検出部３２において検出しその出
力を最大発光状態と比較し、その比較結果をメモリ部３
３に格納する。メモリ部３３ではこの結果をタイミング
Ｔ１においてラッチし、加算電流設定部３４の最上位ビ
ットのスイッチ部を再設定し、最大発光状態の電位より
大きい場合にはオフ、小さい場合にはオンとする。ここ
で、タイミングＴ１−Ｔ０は、この間に光・電気負帰還
ループ３なる制御系が十分収束する時間に設定する必要
がある。
ように半導体レーザ１の光出力を最大発光状態よりオフ
セット発光状態とすると同時にスイッチ部の最上位ビッ
トの電流を強制的に出力する。この状態では、最大発光
状態からオフセット状態となって最上位ビットのスイッ
チ部の電流を強制的に出力することにより電圧シフト部
の端子間電位にも電位変化を生ずるので、光・電気負帰
還ループ３なる制御系により半導体レーザ１の光出力が
オフセット発光状態となるように制御が働くので、これ
らの電位変化の差分を補うように変化する。このような
変化分を微分量子効率検出部３２において検出しその出
力を最大発光状態と比較し、その比較結果をメモリ部３
３に格納する。メモリ部３３ではこの結果をタイミング
Ｔ１においてラッチし、加算電流設定部３４の最上位ビ
ットのスイッチ部を再設定し、最大発光状態の電位より
大きい場合にはオフ、小さい場合にはオンとする。ここ
で、タイミングＴ１−Ｔ０は、この間に光・電気負帰還
ループ３なる制御系が十分収束する時間に設定する必要
がある。
【００７９】タイミングＴ１においてもタイミングＴ０
の場合と同様に、上位２ビット目を強制的に出力させ、
タイミングＴ２にてその結果を再設定する。本実施の形
態では、微分量子効率を５ビット分のＤ／Ａの精度で検
出しているので、５ビット分、同様に繰り返して行う。
この時のベース電位の変化の様子を図示すると、図１０
中の下部に示すトランジスタＱ44のベース電位の場合と
同様になる。この場合の図示例は、下位ビットより順に
１，１，１，０，１となった場合の波形を示している。
の場合と同様に、上位２ビット目を強制的に出力させ、
タイミングＴ２にてその結果を再設定する。本実施の形
態では、微分量子効率を５ビット分のＤ／Ａの精度で検
出しているので、５ビット分、同様に繰り返して行う。
この時のベース電位の変化の様子を図示すると、図１０
中の下部に示すトランジスタＱ44のベース電位の場合と
同様になる。この場合の図示例は、下位ビットより順に
１，１，１，０，１となった場合の波形を示している。
【００８０】本実施の形態では、微分量子効率検出部３
２及び加算電流設定部３４の検出精度を５ビットとして
いるが、さらにビット数を増やして検出精度を上げれ
ば、図１８（ｂ）に示す光出力波形において、ＰS 分の
光出力分が所望の光出力となり、光・電気負帰還ループ
３なる制御系による光出力の制御分が少なくなり、光出
力波形がより理想的な方形波に近付く。
２及び加算電流設定部３４の検出精度を５ビットとして
いるが、さらにビット数を増やして検出精度を上げれ
ば、図１８（ｂ）に示す光出力波形において、ＰS 分の
光出力分が所望の光出力となり、光・電気負帰還ループ
３なる制御系による光出力の制御分が少なくなり、光出
力波形がより理想的な方形波に近付く。
【００８１】次いで、発光指令信号設定部２１及び発光
指令信号生成部２２のバイポーラトランジスタを用いた
回路構成例を図１２ないし図１４に示す。図１２が発光
指令信号設定部２１、図１３が発光指令信号生成部第１
構成部２２ａ、図１４が発光指令信号生成部第２構成部
２２ｂを示す。
指令信号生成部２２のバイポーラトランジスタを用いた
回路構成例を図１２ないし図１４に示す。図１２が発光
指令信号設定部２１、図１３が発光指令信号生成部第１
構成部２２ａ、図１４が発光指令信号生成部第２構成部
２２ｂを示す。
【００８２】まず、発光指令信号設定部２１の構成とし
ては、発光指令信号生成部２２の電流設定、加算電流設
定部３４の電流設定、発光指令信号生成部２２の電流の
ベース電流補償部、及び、発光指令信号生成部２２の電
流と加算電流設定部３４の電流とを連動させて外部信号
より調整する部分により構成されており、各々の部分を
図１２に示す回路例により説明する。
ては、発光指令信号生成部２２の電流設定、加算電流設
定部３４の電流設定、発光指令信号生成部２２の電流の
ベース電流補償部、及び、発光指令信号生成部２２の電
流と加算電流設定部３４の電流とを連動させて外部信号
より調整する部分により構成されており、各々の部分を
図１２に示す回路例により説明する。
【００８３】発光指令信号生成部２２の電流設定は、ト
ランジスタＱ71のエミッタ電位と抵抗Ｒ41とにより行わ
れる。ここに、前記発光指令信号生成部２２の電流は、
直流的には受光素子２のモニタ電流であるので、集積回
路２０（ＬＳＩ）内部の温度変化の影響を受けない電流
とする必要がある。つまり、トランジスタＱ71のエミッ
タ電位は安定な電位、抵抗Ｒ41は絶対精度の要求される
抵抗である必要がある。このため、トランジスタＱ71の
エミッタ電位は電源部６１において生成した安定電位で
あるVREF11端子電位をトランジスタＱ72〜Ｑ75等で構成
されるボルテージフォロワ７１を介して生成し、この端
子を外部端子として、抵抗Ｒ41を絶対精度、温度特性の
良好な外付け抵抗若しくは可変抵抗とする。ここに、抵
抗Ｒ41が請求項２又は１１記載の発明にいう外付け素子
に相当する。この抵抗Ｒ41の抵抗値を変化させることに
より半導体レーザ１及び受光素子２の特性に合わせて所
望の光出力を得るための調整が可能となる。
ランジスタＱ71のエミッタ電位と抵抗Ｒ41とにより行わ
れる。ここに、前記発光指令信号生成部２２の電流は、
直流的には受光素子２のモニタ電流であるので、集積回
路２０（ＬＳＩ）内部の温度変化の影響を受けない電流
とする必要がある。つまり、トランジスタＱ71のエミッ
タ電位は安定な電位、抵抗Ｒ41は絶対精度の要求される
抵抗である必要がある。このため、トランジスタＱ71の
エミッタ電位は電源部６１において生成した安定電位で
あるVREF11端子電位をトランジスタＱ72〜Ｑ75等で構成
されるボルテージフォロワ７１を介して生成し、この端
子を外部端子として、抵抗Ｒ41を絶対精度、温度特性の
良好な外付け抵抗若しくは可変抵抗とする。ここに、抵
抗Ｒ41が請求項２又は１１記載の発明にいう外付け素子
に相当する。この抵抗Ｒ41の抵抗値を変化させることに
より半導体レーザ１及び受光素子２の特性に合わせて所
望の光出力を得るための調整が可能となる。
【００８４】加算電流設定部３４の電流設定はトランジ
スタＱ71のエミッタ電位を基準にトランジスタＱ71，Ｑ
76，Ｑ77を介してトランジスタＱ71のエミッタ電位とほ
ぼ同電位となるトランジスタＱ78のエミッタ電位と抵抗
Ｒ42とにより決定し、IDA2SET 端子より加算電流設定部
３４へ出力する。
スタＱ71のエミッタ電位を基準にトランジスタＱ71，Ｑ
76，Ｑ77を介してトランジスタＱ71のエミッタ電位とほ
ぼ同電位となるトランジスタＱ78のエミッタ電位と抵抗
Ｒ42とにより決定し、IDA2SET 端子より加算電流設定部
３４へ出力する。
【００８５】発光指令信号生成部２２の電流のベース電
流補償部は、トランジスタＱ77のベース電流により行
う。発光指令信号生成部２２の電流は、上述したように
外部の受光素子２により決定される絶対電流である必要
があるが、例えば、図１２に示す回路構成例の場合、ト
ランジスタＱ71のエミッタ電位と抵抗Ｒ41とで決定され
る基準電流は絶対電流であるがその電流がカレントミラ
ー回路７２で反転された後、例えば、最下位ビットを流
れる発光指令信号生成部２２での電流は、スイッチトラ
ンジスタＱ81〜Ｑ83を経由してＰＤ端子より電流を引く
ので、これらのスイッチトランジスタを３個経由してい
ることによる各々のトランジスタのベース電流誤差が発
生している。最下位ビットだけでなく、他のビットに関
しても同様である。このようなベース電流誤差を補償す
るためにトランジスタＱ77のベース電流量を調整する。
流補償部は、トランジスタＱ77のベース電流により行
う。発光指令信号生成部２２の電流は、上述したように
外部の受光素子２により決定される絶対電流である必要
があるが、例えば、図１２に示す回路構成例の場合、ト
ランジスタＱ71のエミッタ電位と抵抗Ｒ41とで決定され
る基準電流は絶対電流であるがその電流がカレントミラ
ー回路７２で反転された後、例えば、最下位ビットを流
れる発光指令信号生成部２２での電流は、スイッチトラ
ンジスタＱ81〜Ｑ83を経由してＰＤ端子より電流を引く
ので、これらのスイッチトランジスタを３個経由してい
ることによる各々のトランジスタのベース電流誤差が発
生している。最下位ビットだけでなく、他のビットに関
しても同様である。このようなベース電流誤差を補償す
るためにトランジスタＱ77のベース電流量を調整する。
【００８６】最下位ビットの場合を例にとり、具体的に
式で表現するため、トランジスタＱ71のエミッタ電流を
Ｉref 、トランジスタＱ77のベース電流をＩq77b、トラ
ンジスタＱ81のベース電流をＩq81b、トランジスタＱ82
の最下位ビット電流に相当するベース電流をＩq82b5 、
トランジスタＱ83の最下位ビット電流に相当するベース
電流をＩq83b5 とし、この経路に最下位ビット電流が流
れている状態においては、カレントミラー回路７２で電
流が理想的に反転されているとすれば、最下位ビット電
流に相当する発光指令信号生成部２２の電流Ｉ
DA1 5は、 ＩDA1 5＝（Ｉref＋Ｉq77b）／４−Ｉq81b−Ｉq82b5 −
Ｉq83b5 となる。ここで、トランジスタＱ81〜Ｑ83に流れるコレ
クタ電流Ｉc は、上記のように、 Ｉc ＝（Ｉref＋Ｉq77b）／４ と近似できる。また、ベース電流Ｉb とコレクタ電流Ｉ
c との関係は、電流増幅率をｈfeとすると、 Ｉc ＝ｈfe・Ｉb であるので、Ｉq81b＝Ｉq82b5 ＝Ｉq83b5 と近似する
と、 ＩDA1 5＝（Ｉref＋Ｉq77b）／４−（３／ｈfe)(Ｉref
＋Ｉq77b）／４ となる。ここで、 （３／ｈfe)(Ｉq77b／４）＝（３／ｈfe)(１／４)(Ｉc
／ｈfe） となり、Ｉc に対して十分小さいとすると、 ＩDA1 5＝（Ｉref＋Ｉq77b）／４−（３／ｈfe)(Ｉref
／４） となる。ここで、 ＩDA1 5＝Ｉref／４ となるためには、 Ｉq77b／４＝（３／ｈfe)(Ｉref／４） となる必要がある。つまり、トランジスタＱ77のエミッ
タ電流をトランジスタＱ71のエミッタ電流Ｉref の３倍
流すことにより、 ＩDA1 5≒Ｉref／４ とすることができる。よって、経由するスイッチトラン
ジスタのベース電流補償を行うことができる。
式で表現するため、トランジスタＱ71のエミッタ電流を
Ｉref 、トランジスタＱ77のベース電流をＩq77b、トラ
ンジスタＱ81のベース電流をＩq81b、トランジスタＱ82
の最下位ビット電流に相当するベース電流をＩq82b5 、
トランジスタＱ83の最下位ビット電流に相当するベース
電流をＩq83b5 とし、この経路に最下位ビット電流が流
れている状態においては、カレントミラー回路７２で電
流が理想的に反転されているとすれば、最下位ビット電
流に相当する発光指令信号生成部２２の電流Ｉ
DA1 5は、 ＩDA1 5＝（Ｉref＋Ｉq77b）／４−Ｉq81b−Ｉq82b5 −
Ｉq83b5 となる。ここで、トランジスタＱ81〜Ｑ83に流れるコレ
クタ電流Ｉc は、上記のように、 Ｉc ＝（Ｉref＋Ｉq77b）／４ と近似できる。また、ベース電流Ｉb とコレクタ電流Ｉ
c との関係は、電流増幅率をｈfeとすると、 Ｉc ＝ｈfe・Ｉb であるので、Ｉq81b＝Ｉq82b5 ＝Ｉq83b5 と近似する
と、 ＩDA1 5＝（Ｉref＋Ｉq77b）／４−（３／ｈfe)(Ｉref
＋Ｉq77b）／４ となる。ここで、 （３／ｈfe)(Ｉq77b／４）＝（３／ｈfe)(１／４)(Ｉc
／ｈfe） となり、Ｉc に対して十分小さいとすると、 ＩDA1 5＝（Ｉref＋Ｉq77b）／４−（３／ｈfe)(Ｉref
／４） となる。ここで、 ＩDA1 5＝Ｉref／４ となるためには、 Ｉq77b／４＝（３／ｈfe)(Ｉref／４） となる必要がある。つまり、トランジスタＱ77のエミッ
タ電流をトランジスタＱ71のエミッタ電流Ｉref の３倍
流すことにより、 ＩDA1 5≒Ｉref／４ とすることができる。よって、経由するスイッチトラン
ジスタのベース電流補償を行うことができる。
【００８７】また、この補償により、全てのビットに関
して同時にベース電流補償されている。例えば、次は最
上位ビットを考え、トランジスタＱ84のベース電流をＩ
q84b、トランジスタＱ82の最上位ビット電流に相当する
ベース電流をＩq82b1 、トランジスタＱ83の最上位ビッ
ト電流に相当するベース電流をＩq83b1 とすると、 ＩDA1 1＝（Ｉref＋Ｉq77b）・４−Ｉq84b−Ｉq82b1 −
Ｉq83b1 となり、上記の場合と同様にＩq84b＝Ｉq82b1 ＝Ｉ
q83b1 と近似すると、 Ｉq77b・４＝（３／ｈfe)・Ｉref・４ となり、やはり、トランジスタＱ77のエミッタ電流をト
ランジスタＱ71のエミッタ電流Ｉref の３倍流すことに
より、 ＩDA1 1≒Ｉref・４ とすることができ、経由するスイッチトランジスタのベ
ース電流補償を行えることが分かる。つまり、本実施の
形態の回路構成の場合、基準となる電流に対してその基
準電流のベース電流を経由するスイッチトランジスタの
数だけ加算することにより、ベース電流による誤差電流
の発生や特性変化を抑制することが可能となり、容易に
ベース電流補償を行える。このような機能を果たすベー
ス電流補償部７３が請求項１４又は１５記載の発明にい
うベース電流補償部に相当する。
して同時にベース電流補償されている。例えば、次は最
上位ビットを考え、トランジスタＱ84のベース電流をＩ
q84b、トランジスタＱ82の最上位ビット電流に相当する
ベース電流をＩq82b1 、トランジスタＱ83の最上位ビッ
ト電流に相当するベース電流をＩq83b1 とすると、 ＩDA1 1＝（Ｉref＋Ｉq77b）・４−Ｉq84b−Ｉq82b1 −
Ｉq83b1 となり、上記の場合と同様にＩq84b＝Ｉq82b1 ＝Ｉ
q83b1 と近似すると、 Ｉq77b・４＝（３／ｈfe)・Ｉref・４ となり、やはり、トランジスタＱ77のエミッタ電流をト
ランジスタＱ71のエミッタ電流Ｉref の３倍流すことに
より、 ＩDA1 1≒Ｉref・４ とすることができ、経由するスイッチトランジスタのベ
ース電流補償を行えることが分かる。つまり、本実施の
形態の回路構成の場合、基準となる電流に対してその基
準電流のベース電流を経由するスイッチトランジスタの
数だけ加算することにより、ベース電流による誤差電流
の発生や特性変化を抑制することが可能となり、容易に
ベース電流補償を行える。このような機能を果たすベー
ス電流補償部７３が請求項１４又は１５記載の発明にい
うベース電流補償部に相当する。
【００８８】次に、発光指令信号生成部２２の電流と加
算電流設定部３４の電流とを連動して外部信号より調整
する部分について説明する。前述したように、発光指令
信号生成部２２の電流設定と加算電流設定部３４の電流
設定とはトランジスタＱ71のエミッタ電位と抵抗Ｒ41と
により決定され、また、上述したようにトランジスタＱ
71のエミッタ電位はVREF11端子電位を入力とし、トラン
ジスタＱ72〜Ｑ75等で構成されるボルテージフォロワ７
１の出力となっているが、VREF11端子と並列に抵抗
Ｒ43，Ｒ44、トランジスタＱ79を介してVCONT 端子より
制御電圧を入力させる構成とすることにより、この制御
電圧によってトランジスタＱ71のエミッタ電位を変化さ
せる。つまり、発光指令信号生成部２２の電流と加算電
流設定部３４の電流とを連動させて増減させることが可
能となる。
算電流設定部３４の電流とを連動して外部信号より調整
する部分について説明する。前述したように、発光指令
信号生成部２２の電流設定と加算電流設定部３４の電流
設定とはトランジスタＱ71のエミッタ電位と抵抗Ｒ41と
により決定され、また、上述したようにトランジスタＱ
71のエミッタ電位はVREF11端子電位を入力とし、トラン
ジスタＱ72〜Ｑ75等で構成されるボルテージフォロワ７
１の出力となっているが、VREF11端子と並列に抵抗
Ｒ43，Ｒ44、トランジスタＱ79を介してVCONT 端子より
制御電圧を入力させる構成とすることにより、この制御
電圧によってトランジスタＱ71のエミッタ電位を変化さ
せる。つまり、発光指令信号生成部２２の電流と加算電
流設定部３４の電流とを連動させて増減させることが可
能となる。
【００８９】例えば、抵抗Ｒ44，Ｒ45の抵抗値が等しい
場合には、VREF11端子の電位ＶVREF 11とVCONT 端子の電
位ＶVCONT とは等価となり、トランジスタＱ71のエミッ
タ電位Ｖq71eは、 Ｖq71e＝（ＶVREF11＋ＶVCONT ）／２ となる。例えば、電位ＶVREF11を１〔Ｖ〕とし、電位Ｖ
VCONT を０〜２〔Ｖ〕動かすとトランジスタＱ71のエミ
ッタ電位Ｖq71eは０．５〔Ｖ〕〜１．５〔Ｖ〕動かすこ
とが可能となる。
場合には、VREF11端子の電位ＶVREF 11とVCONT 端子の電
位ＶVCONT とは等価となり、トランジスタＱ71のエミッ
タ電位Ｖq71eは、 Ｖq71e＝（ＶVREF11＋ＶVCONT ）／２ となる。例えば、電位ＶVREF11を１〔Ｖ〕とし、電位Ｖ
VCONT を０〜２〔Ｖ〕動かすとトランジスタＱ71のエミ
ッタ電位Ｖq71eは０．５〔Ｖ〕〜１．５〔Ｖ〕動かすこ
とが可能となる。
【００９０】この場合の概略波形を図１５に示す。一般
に、レーザプリンタ等において、半導体レーザ１の光出
力をポリゴンミラー等を介して感光体等にスキャニング
露光する場合に、感光体までの距離や収束しているビー
ムの形状の変化などの影響により、所謂光学系における
シェーディングを生じ、その補正等をするために半導体
レーザ１の光出力をダイナミックに微調整し、若しく
は、光量設定時に微調整する等のニーズがある。図１５
（ａ）は初期状態の光出力波形を示し、図１５（ｂ）
（ｃ）に動作時において発光指令信号生成部２１の電流
を変化させた場合の光出力波形を示し、何れにしても定
常出力としては制御系（光・電気負帰還ループ３）によ
る制御により所望の光出力が得られるが、立上り時に
は、発光指令信号生成部２２の電流を大きくしただけの
場合には図１５（ｂ）に示すように鈍った波形となる
（発光指令信号生成部２２の電流を小さくしただけの場
合にはオーバシュート波形となってしまう）。この点、
上記のように発光指令信号生成部２２の電流と加算電流
設定部３４の電流とを連動させて増減させた場合には、
図１５（ｃ）に示すようになる。即ち、その加算電流設
定部３４における電流設定値が連動して変化するので、
上述したシェーディング補正や半導体レーザ１の光出力
の微調整時にも、どのようにVCONT 端子を動かしても常
に図１５（ｃ）に示すような制御系の制御量が小さくな
り、理想的な方形波を得ることができる。
に、レーザプリンタ等において、半導体レーザ１の光出
力をポリゴンミラー等を介して感光体等にスキャニング
露光する場合に、感光体までの距離や収束しているビー
ムの形状の変化などの影響により、所謂光学系における
シェーディングを生じ、その補正等をするために半導体
レーザ１の光出力をダイナミックに微調整し、若しく
は、光量設定時に微調整する等のニーズがある。図１５
（ａ）は初期状態の光出力波形を示し、図１５（ｂ）
（ｃ）に動作時において発光指令信号生成部２１の電流
を変化させた場合の光出力波形を示し、何れにしても定
常出力としては制御系（光・電気負帰還ループ３）によ
る制御により所望の光出力が得られるが、立上り時に
は、発光指令信号生成部２２の電流を大きくしただけの
場合には図１５（ｂ）に示すように鈍った波形となる
（発光指令信号生成部２２の電流を小さくしただけの場
合にはオーバシュート波形となってしまう）。この点、
上記のように発光指令信号生成部２２の電流と加算電流
設定部３４の電流とを連動させて増減させた場合には、
図１５（ｃ）に示すようになる。即ち、その加算電流設
定部３４における電流設定値が連動して変化するので、
上述したシェーディング補正や半導体レーザ１の光出力
の微調整時にも、どのようにVCONT 端子を動かしても常
に図１５（ｃ）に示すような制御系の制御量が小さくな
り、理想的な方形波を得ることができる。
【００９１】ところで、発光指令信号生成部２１との関
連で前記第２のスタートアップ部３５ａについて説明す
る。前述したようにトランジスタＱ71のエミッタ電位Ｖ
q71eはボルテージフォロワ７１の出力であり、その制御
速度や安定性をコンデンサＣ3 （図１２参照）により制
御しているが、電源投入時、電源がこのボルテージフォ
ロワ７１より高速に立上るとすると、トランジスタＱ71
のエミッタ電位が所望の値となる以前に加算電流設定部
３４の設定等が行われることになり、半導体レーザ１の
光出力が所望の値や光出力とならなくなってしまう可能
性がある。この第２のスタートアップ部３５ａはこの課
題を解決するためのものであり、トランジスタＱ71のエ
ミッタ電位、即ち、VR端子の電位が或る設定電位を超え
る（ボルテージフォロワ７１が動作状態となる）まで、
第１のスタートアップ部３５ａと同様にタイミング生成
部３１を起動せず、トランジスタＱ71のエミッタ電位VR
が或る設定電位に達して初めてタイミング生成部３１を
起動させるように構成されている。このような第２のス
タートアップ部３５ｂが請求項７又は９記載の発明にい
うスタートアップ部に相当する。なお、図６に示すスタ
ートアップ部３５においては、第１のスタートアップ部
３５ａと第２のスタートアップ部３５ｂとが論理積（Ａ
ＮＤ）接続されており、電源電圧Ｖccと発光指令信号生
成部２１の電流との両方がともに所望の状態となって初
めてイニシャライズ及び全回路動作を開始させる構成と
されている。
連で前記第２のスタートアップ部３５ａについて説明す
る。前述したようにトランジスタＱ71のエミッタ電位Ｖ
q71eはボルテージフォロワ７１の出力であり、その制御
速度や安定性をコンデンサＣ3 （図１２参照）により制
御しているが、電源投入時、電源がこのボルテージフォ
ロワ７１より高速に立上るとすると、トランジスタＱ71
のエミッタ電位が所望の値となる以前に加算電流設定部
３４の設定等が行われることになり、半導体レーザ１の
光出力が所望の値や光出力とならなくなってしまう可能
性がある。この第２のスタートアップ部３５ａはこの課
題を解決するためのものであり、トランジスタＱ71のエ
ミッタ電位、即ち、VR端子の電位が或る設定電位を超え
る（ボルテージフォロワ７１が動作状態となる）まで、
第１のスタートアップ部３５ａと同様にタイミング生成
部３１を起動せず、トランジスタＱ71のエミッタ電位VR
が或る設定電位に達して初めてタイミング生成部３１を
起動させるように構成されている。このような第２のス
タートアップ部３５ｂが請求項７又は９記載の発明にい
うスタートアップ部に相当する。なお、図６に示すスタ
ートアップ部３５においては、第１のスタートアップ部
３５ａと第２のスタートアップ部３５ｂとが論理積（Ａ
ＮＤ）接続されており、電源電圧Ｖccと発光指令信号生
成部２１の電流との両方がともに所望の状態となって初
めてイニシャライズ及び全回路動作を開始させる構成と
されている。
【００９２】次いで、発光指令信号生成部２２について
説明する。この発光指令信号生成部２２は５ビット（ｂ
０，ｂ１，ｂ２，ｂ３，ｂ４）のＤ／Ａ変換器と電流加
算駆動部とを含み、さらに発光指令信号生成部２２用の
電流補償部、オフセット電流生成部を含んで構成されて
いる。発光指令信号生成部２２は、２つの５ビットＤ／
Ａ構成を並列に持ち、前述したような発光指令信号生成
部第１構成部２２ａと発光指令信号生成部第２構成部２
２ｂとにより構成されている。
説明する。この発光指令信号生成部２２は５ビット（ｂ
０，ｂ１，ｂ２，ｂ３，ｂ４）のＤ／Ａ変換器と電流加
算駆動部とを含み、さらに発光指令信号生成部２２用の
電流補償部、オフセット電流生成部を含んで構成されて
いる。発光指令信号生成部２２は、２つの５ビットＤ／
Ａ構成を並列に持ち、前述したような発光指令信号生成
部第１構成部２２ａと発光指令信号生成部第２構成部２
２ｂとにより構成されている。
【００９３】もっとも、発光指令信号生成部第１構成部
２２ａに関して、より高精度に光出力を設定したい場合
であれば、Ｄ／Ａ変換器のビット数を増やしてもよい。
或いは、パルス幅変調を主体とする場合であれば、Ｄ／
Ａ変換器のビット数を減らしてもよい。さらには、その
電流生成法に関しても、図示例のようにカレントミラー
回路による電流の反転と抵抗ラダー型Ｄ／Ａを組合せて
もよい。
２２ａに関して、より高精度に光出力を設定したい場合
であれば、Ｄ／Ａ変換器のビット数を増やしてもよい。
或いは、パルス幅変調を主体とする場合であれば、Ｄ／
Ａ変換器のビット数を減らしてもよい。さらには、その
電流生成法に関しても、図示例のようにカレントミラー
回路による電流の反転と抵抗ラダー型Ｄ／Ａを組合せて
もよい。
【００９４】電流加算駆動部は、電流ＩDA1 とその反転
電流とを各々トランジスタＱ81，Ｑ82のエミッタ電位で
検出し、エミッタフォロワＱ83，Ｑ84を介した後、誤差
増幅器２３及び電流駆動部２４中の差動スイッチ４２を
構成するトランジスタＱ4 ，Ｑ5 のベースに入力する。
トランジスタＱ81，Ｑ82のエミッタ電位は、ＩDA1 の電
流値をそのまま反映した電位となるので、トランジスタ
Ｑ4 ，Ｑ5 で構成される差動スイッチ４２においてもオ
ン・オフの２値出力ではなく、Ｄ／Ａを５ビットで構成
した場合には５ビットの電流駆動出力を高速に得ること
ができる。
電流とを各々トランジスタＱ81，Ｑ82のエミッタ電位で
検出し、エミッタフォロワＱ83，Ｑ84を介した後、誤差
増幅器２３及び電流駆動部２４中の差動スイッチ４２を
構成するトランジスタＱ4 ，Ｑ5 のベースに入力する。
トランジスタＱ81，Ｑ82のエミッタ電位は、ＩDA1 の電
流値をそのまま反映した電位となるので、トランジスタ
Ｑ4 ，Ｑ5 で構成される差動スイッチ４２においてもオ
ン・オフの２値出力ではなく、Ｄ／Ａを５ビットで構成
した場合には５ビットの電流駆動出力を高速に得ること
ができる。
【００９５】また、発光指令信号生成部第２構成部２２
ｂは、発光指令信号生成部第１構成部２２ａと同じ５ビ
ットＤ／Ａ構成であり、その電流源を決定する最低電位
をDA1GND端子として外部に出力している。これは、通常
はＤ／Ａは発光指令信号生成部第１構成部２２ａのみの
１個で十分であるので、DA1GND端子をオープン（開放）
として５ビット構成の発光指令信号生成部第２構成部２
２ｂを動作させない。若しくは、最初からこの発光指令
信号生成部第２構成部２２ｂはなくてもよいが、受光素
子２のモニタ電流のばらつき範囲が大きい、若しくは、
いろいろな受光素子２（或いは、半導体レーザ１）にも
利用したく発光指令信号生成部２２で設定する電流範囲
が大きい場合には、あまり大きな電流変化を１つのＤ／
Ａで行うと、Ｄ／Ａのリニアリティが悪くなったり、誤
差電流が発生する不都合がある。このため、５ビットの
発光指令信号生成部第２構成部２２ｂが付加されてい
る。さらに、より一層のダイナミックレンジが要求され
る場合には、３個以上のＤ／Ａ構成を並列接続して設け
るようにしてもよい。ここに、請求項５記載の発明が構
成されている。
ｂは、発光指令信号生成部第１構成部２２ａと同じ５ビ
ットＤ／Ａ構成であり、その電流源を決定する最低電位
をDA1GND端子として外部に出力している。これは、通常
はＤ／Ａは発光指令信号生成部第１構成部２２ａのみの
１個で十分であるので、DA1GND端子をオープン（開放）
として５ビット構成の発光指令信号生成部第２構成部２
２ｂを動作させない。若しくは、最初からこの発光指令
信号生成部第２構成部２２ｂはなくてもよいが、受光素
子２のモニタ電流のばらつき範囲が大きい、若しくは、
いろいろな受光素子２（或いは、半導体レーザ１）にも
利用したく発光指令信号生成部２２で設定する電流範囲
が大きい場合には、あまり大きな電流変化を１つのＤ／
Ａで行うと、Ｄ／Ａのリニアリティが悪くなったり、誤
差電流が発生する不都合がある。このため、５ビットの
発光指令信号生成部第２構成部２２ｂが付加されてい
る。さらに、より一層のダイナミックレンジが要求され
る場合には、３個以上のＤ／Ａ構成を並列接続して設け
るようにしてもよい。ここに、請求項５記載の発明が構
成されている。
【００９６】次に、発光指令信号生成部２２における電
流補償部について説明する。この電流補償部は発光指令
信号設定部２１中の電流補償部（電流ＩDA1 から差し引
かれる電流を補償する）とは異なり、電流ＩDA1 に加算
される電流を補償する。即ち、トランジスタＱ1 ，Ｑ83
のベース電流補償である。トランジスタＱ1 を例に採れ
ば、トランジスタＱ1 のエミッタ電位はその下の電流源
をなすトランジスタＱ85のコレクタ電流であるので、ト
ランジスタＱ1 のベース電流はトランジスタＱ85のベー
ス電流とほぼ同じであり、このトランジスタＱ85のベー
ス電流を、トランジスタＱ86，Ｑ87等で構成されるカレ
ントミラー回路８１により反転してＰＤ端子に流し込
む。
流補償部について説明する。この電流補償部は発光指令
信号設定部２１中の電流補償部（電流ＩDA1 から差し引
かれる電流を補償する）とは異なり、電流ＩDA1 に加算
される電流を補償する。即ち、トランジスタＱ1 ，Ｑ83
のベース電流補償である。トランジスタＱ1 を例に採れ
ば、トランジスタＱ1 のエミッタ電位はその下の電流源
をなすトランジスタＱ85のコレクタ電流であるので、ト
ランジスタＱ1 のベース電流はトランジスタＱ85のベー
ス電流とほぼ同じであり、このトランジスタＱ85のベー
ス電流を、トランジスタＱ86，Ｑ87等で構成されるカレ
ントミラー回路８１により反転してＰＤ端子に流し込
む。
【００９７】これらの関係を式を用いて表現すると、Ｎ
ＰＮトランジスタの電流増幅率をｈfen 、ＰＮＰトラン
ジスタの電流増幅率をｈfep 、トランジスタＱ1 のベー
ス電流をｉb 、トランジスタＱ87のコレクタ電流をＩと
すれば、まず、トランジスタＱ1 のエミッタ電流ｉ1
は、 ｉ1 ＝（１＋ｈfen ）・ｉb であり、トランジスタＱ85のベース電流ｉ2 は、 ｉ2 ＝（１＋ｈfen）・ｉb ／ｈfen となる。この電流がトランジスタＱ86，Ｑ87等で構成さ
れるカレントミラー回路８１を経ることにより、トラン
ジスタＱ87のコレクタ電流は Ｉ＝ｉb ／｛１＋（２／ｈfep） となる。例えば、電流増幅率ｈfep が１００であれば、
Ｉ≒０．９８ｉb となるので、補償回路がない場合のＩ
DA1 の電流誤差がｉb であることを考慮すれば、誤差が
１／５０となることが分かる。トランジスタＱ83のベー
ス電流についても同様のの回路構成で補償できる。
ＰＮトランジスタの電流増幅率をｈfen 、ＰＮＰトラン
ジスタの電流増幅率をｈfep 、トランジスタＱ1 のベー
ス電流をｉb 、トランジスタＱ87のコレクタ電流をＩと
すれば、まず、トランジスタＱ1 のエミッタ電流ｉ1
は、 ｉ1 ＝（１＋ｈfen ）・ｉb であり、トランジスタＱ85のベース電流ｉ2 は、 ｉ2 ＝（１＋ｈfen）・ｉb ／ｈfen となる。この電流がトランジスタＱ86，Ｑ87等で構成さ
れるカレントミラー回路８１を経ることにより、トラン
ジスタＱ87のコレクタ電流は Ｉ＝ｉb ／｛１＋（２／ｈfep） となる。例えば、電流増幅率ｈfep が１００であれば、
Ｉ≒０．９８ｉb となるので、補償回路がない場合のＩ
DA1 の電流誤差がｉb であることを考慮すれば、誤差が
１／５０となることが分かる。トランジスタＱ83のベー
ス電流についても同様のの回路構成で補償できる。
【００９８】さらに、補償の精度を上げたい場合であれ
ば、ベース電流補償型カレントミラー回路を用いれば、 Ｉ＝ｉb ／｛１＋（２／ｈfep 2） となるので、誤差をさらに１／５０（ｈfep が１００の
場合）に減らすことが可能となる。
ば、ベース電流補償型カレントミラー回路を用いれば、 Ｉ＝ｉb ／｛１＋（２／ｈfep 2） となるので、誤差をさらに１／５０（ｈfep が１００の
場合）に減らすことが可能となる。
【００９９】さらに、オフセット電流生成部について説
明する。前述したように、光・電気負帰還ループ３にお
いてリアルタイムで半導体レーザ１の光出力を制御する
ためにはこの半導体レーザ１の光出力を完全に０にする
ことはできず、このため、半導体レーザ１の光出力の最
小値を設定する必要がある。この最小値の設定を行うの
がオフセット電流生成部であり、図５に示した電源部６
１中、図１４に示した発光指令信号生成部第２構成部２
２ｂ中に、オフセット電流を設定するオフセット電流生
成部８２，８３が各々設けられている。これらのオフセ
ット電流生成部８２，８３により生成されたオフセット
電流は、ＰＤ端子において受光素子２のモニタ電流と比
較され、誤差増幅器２３により半導体レーザ１の順方向
電流となり、その電流値で半導体レーザ１のオフセット
発光量を設定することができる。
明する。前述したように、光・電気負帰還ループ３にお
いてリアルタイムで半導体レーザ１の光出力を制御する
ためにはこの半導体レーザ１の光出力を完全に０にする
ことはできず、このため、半導体レーザ１の光出力の最
小値を設定する必要がある。この最小値の設定を行うの
がオフセット電流生成部であり、図５に示した電源部６
１中、図１４に示した発光指令信号生成部第２構成部２
２ｂ中に、オフセット電流を設定するオフセット電流生
成部８２，８３が各々設けられている。これらのオフセ
ット電流生成部８２，８３により生成されたオフセット
電流は、ＰＤ端子において受光素子２のモニタ電流と比
較され、誤差増幅器２３により半導体レーザ１の順方向
電流となり、その電流値で半導体レーザ１のオフセット
発光量を設定することができる。
【０１００】まず、図５に示す電源部６１におけるオフ
セット電流生成部８２は、トランジスタＱ56と抵抗Ｒ25
とにより構成されており、トランジスタＱ56のエミッタ
電位は電源部６１において説明したように集積回路２０
（ＬＳＩ）内における安定電位であり、抵抗Ｒ25を外付
け抵抗若しくは可変抵抗とすることにより、所望の電流
を外部より設定することができる。この抵抗Ｒ25が請求
項１０又は１２記載の発明にいう外付け素子に該当す
る。
セット電流生成部８２は、トランジスタＱ56と抵抗Ｒ25
とにより構成されており、トランジスタＱ56のエミッタ
電位は電源部６１において説明したように集積回路２０
（ＬＳＩ）内における安定電位であり、抵抗Ｒ25を外付
け抵抗若しくは可変抵抗とすることにより、所望の電流
を外部より設定することができる。この抵抗Ｒ25が請求
項１０又は１２記載の発明にいう外付け素子に該当す
る。
【０１０１】また、発光指令信号生成部第２構成部２２
ｂ中のオフセット電流生成部８３は、トランジスタＱ88
と抵抗Ｒ51とで構成されており、抵抗Ｒ51を外付け抵抗
若しくは可変抵抗とすることにより、所望の電流を外部
より設定することができる。この抵抗Ｒ51も請求項１０
又は１２記載の発明にいう外付け素子に該当する。トラ
ンジスタＱ88のベース電位は、発光指令信号生成部２２
中の電流設定部により受光素子２のモニタ電流特性等に
合わせて予め設定された電位であるので、モニタ電流の
大きい受光素子の場合にはこのオフセット電流生成部８
３で生成されるオフセット電流も大きくなり、モニタ電
流の小さい受光素子の場合にはこのオフセット電流生成
部８３で生成されるオフセット電流も小さくなるよう
に、発光指令信号生成部２２中の電流設定部と連動して
オフセット電流を設定することができる。このような機
能が、請求項１１又は１２記載の発明にいう連動設定部
に相当し、発光指令信号生成部２２の最大電流とオフセ
ット電流とが連動して設定される。
ｂ中のオフセット電流生成部８３は、トランジスタＱ88
と抵抗Ｒ51とで構成されており、抵抗Ｒ51を外付け抵抗
若しくは可変抵抗とすることにより、所望の電流を外部
より設定することができる。この抵抗Ｒ51も請求項１０
又は１２記載の発明にいう外付け素子に該当する。トラ
ンジスタＱ88のベース電位は、発光指令信号生成部２２
中の電流設定部により受光素子２のモニタ電流特性等に
合わせて予め設定された電位であるので、モニタ電流の
大きい受光素子の場合にはこのオフセット電流生成部８
３で生成されるオフセット電流も大きくなり、モニタ電
流の小さい受光素子の場合にはこのオフセット電流生成
部８３で生成されるオフセット電流も小さくなるよう
に、発光指令信号生成部２２中の電流設定部と連動して
オフセット電流を設定することができる。このような機
能が、請求項１１又は１２記載の発明にいう連動設定部
に相当し、発光指令信号生成部２２の最大電流とオフセ
ット電流とが連動して設定される。
【０１０２】このように、２つのオフセット電流生成部
８２，８３で生成される電流を加算した電流がオフセッ
ト電流となるので、各々の外付け抵抗Ｒ25，Ｒ51を予め
適当な抵抗値に設定することにより、受光素子２のモニ
タ電流特性に合わせてその都度オフセット電流を設定し
なくても、所望の半導体レーザのオフセット発光を得る
ことができ、よって、調整工程を自動化することができ
る。
８２，８３で生成される電流を加算した電流がオフセッ
ト電流となるので、各々の外付け抵抗Ｒ25，Ｒ51を予め
適当な抵抗値に設定することにより、受光素子２のモニ
タ電流特性に合わせてその都度オフセット電流を設定し
なくても、所望の半導体レーザのオフセット発光を得る
ことができ、よって、調整工程を自動化することができ
る。
【０１０３】なお、本実施の形態では、電流駆動部２４
を電圧シフト部２５として光・電気負帰還ループ３経路
上の誤差増幅部２３内に組み込んだ例で説明したが、図
１５に示すように、電流駆動部２４を光・電気負帰還ル
ープ３とは別経路上に設けた構成例にも同様に適用でき
る。
を電圧シフト部２５として光・電気負帰還ループ３経路
上の誤差増幅部２３内に組み込んだ例で説明したが、図
１５に示すように、電流駆動部２４を光・電気負帰還ル
ープ３とは別経路上に設けた構成例にも同様に適用でき
る。
【０１０４】また、本実施の形態では、半導体レーザ制
御装置１３の大半をバイポーラトランジスタを用いた集
積回路２０として集積化した例で説明したが、必ずしも
バイポーラトランジスタにより集積化したものに限ら
ず、Ｃ‐ＭＯＳトランジスタを用いたもの、両者を組み
合わせたもの等であってもよく、さらには、集積化され
ていない構成にも適用し得る。
御装置１３の大半をバイポーラトランジスタを用いた集
積回路２０として集積化した例で説明したが、必ずしも
バイポーラトランジスタにより集積化したものに限ら
ず、Ｃ‐ＭＯＳトランジスタを用いたもの、両者を組み
合わせたもの等であってもよく、さらには、集積化され
ていない構成にも適用し得る。
【０１０５】
【発明の効果】請求項１記載の発明によれば、入力デー
タをパルス幅変調データと強度変調データとに変換する
データ変換手段と、パルス幅変調データに基づいてパル
ス幅変調した複数個のパルスを生成するパルス幅変調手
段と、これらのデータ変換手段とパルス幅変調手段との
出力に基づいて半導体レーザに対してパルス幅変調と強
度変調とを同時に行う発光指令信号生成部とを有して、
入力データに基づいて、前記入力データに対しパルス幅
変調と強度変調とを同時に行う発光指令信号を生成する
パルス幅変調・強度変調信号生成部と、半導体レーザ
と、この半導体レーザの光出力をモニタする受光素子
と、ともに光・電気負帰還ループを形成して前記受光素
子から得られる前記半導体レーザの光出力に比例した受
光信号と前記パルス幅変調・強度変調信号生成部から与
えられる発光指令信号とが等しくなるように前記半導体
レーザの順方向電流を制御する誤差増幅部と、前記光・
電気負帰還ループの制御電流との和又は差の電流により
前記半導体レーザの駆動を制御するように生成されて前
記パルス幅変調・強度変調信号生成部から与えられる発
光指令信号に応じた駆動電流を前記半導体レーザに順方
向電流として流す電流駆動部とを備え、これらのパルス
幅変調・強度変調信号生成部と誤差増幅部と電流駆動部
とが１チップの集積回路で形成され、前記発光指令信号
生成部の電流値を設定する外付け素子を有しているの
で、外付け素子を調整することにより半導体レーザ及び
受光素子の特性に合わせて所望の光出力が得られるよう
にモニタ電流を安定化させることができ、よって、支障
なく集積化を図ることができ、かつ、広範囲なモニタ電
流に対応することも可能となる。
タをパルス幅変調データと強度変調データとに変換する
データ変換手段と、パルス幅変調データに基づいてパル
ス幅変調した複数個のパルスを生成するパルス幅変調手
段と、これらのデータ変換手段とパルス幅変調手段との
出力に基づいて半導体レーザに対してパルス幅変調と強
度変調とを同時に行う発光指令信号生成部とを有して、
入力データに基づいて、前記入力データに対しパルス幅
変調と強度変調とを同時に行う発光指令信号を生成する
パルス幅変調・強度変調信号生成部と、半導体レーザ
と、この半導体レーザの光出力をモニタする受光素子
と、ともに光・電気負帰還ループを形成して前記受光素
子から得られる前記半導体レーザの光出力に比例した受
光信号と前記パルス幅変調・強度変調信号生成部から与
えられる発光指令信号とが等しくなるように前記半導体
レーザの順方向電流を制御する誤差増幅部と、前記光・
電気負帰還ループの制御電流との和又は差の電流により
前記半導体レーザの駆動を制御するように生成されて前
記パルス幅変調・強度変調信号生成部から与えられる発
光指令信号に応じた駆動電流を前記半導体レーザに順方
向電流として流す電流駆動部とを備え、これらのパルス
幅変調・強度変調信号生成部と誤差増幅部と電流駆動部
とが１チップの集積回路で形成され、前記発光指令信号
生成部の電流値を設定する外付け素子を有しているの
で、外付け素子を調整することにより半導体レーザ及び
受光素子の特性に合わせて所望の光出力が得られるよう
にモニタ電流を安定化させることができ、よって、支障
なく集積化を図ることができ、かつ、広範囲なモニタ電
流に対応することも可能となる。
【０１０６】請求項２記載の発明によれば、請求項１記
載の半導体レーザ制御装置と同様のパルス幅変調・強度
変調信号生成部と発光指令信号生成部と誤差増幅部と電
流駆動部とを備え、これらのパルス幅変調・強度変調信
号生成部と発光指令信号生成部と誤差増幅部と電流駆動
部とを１チップの集積回路で形成した上で、さらに、光
・電気負帰還ループの制御速度を設定する外付け素子を
有しているので、制御系の設計の自由度が増す上に、制
御速度も所望の値に自在に設定でき、よって、支障なく
集積化を図ることができる。
載の半導体レーザ制御装置と同様のパルス幅変調・強度
変調信号生成部と発光指令信号生成部と誤差増幅部と電
流駆動部とを備え、これらのパルス幅変調・強度変調信
号生成部と発光指令信号生成部と誤差増幅部と電流駆動
部とを１チップの集積回路で形成した上で、さらに、光
・電気負帰還ループの制御速度を設定する外付け素子を
有しているので、制御系の設計の自由度が増す上に、制
御速度も所望の値に自在に設定でき、よって、支障なく
集積化を図ることができる。
【０１０７】請求項３記載の発明によれば、請求項１記
載の半導体レーザ制御装置と同様のパルス幅変調・強度
変調信号生成部と誤差増幅部と電流駆動部とを備えた上
で、電源投入時に電源電圧が所定電位に達した時点で動
作開始を許容するスタートアップ部をも備え、これらの
パルス幅変調・強度変調信号生成部と誤差増幅部と電流
駆動部とスタートアップ部とを１チップの集積回路で形
成しており、スタートアップ部の制御により電源電圧が
所定電位に達してから動作開始が許容されるので、集積
回路のイニシャライズの高精度化を図ることができ、立
上り時の半導体レーザの保護を図ることもできる。
載の半導体レーザ制御装置と同様のパルス幅変調・強度
変調信号生成部と誤差増幅部と電流駆動部とを備えた上
で、電源投入時に電源電圧が所定電位に達した時点で動
作開始を許容するスタートアップ部をも備え、これらの
パルス幅変調・強度変調信号生成部と誤差増幅部と電流
駆動部とスタートアップ部とを１チップの集積回路で形
成しており、スタートアップ部の制御により電源電圧が
所定電位に達してから動作開始が許容されるので、集積
回路のイニシャライズの高精度化を図ることができ、立
上り時の半導体レーザの保護を図ることもできる。
【０１０８】請求項４記載の発明によれば、請求項１記
載の半導体レーザ制御装置と同様のパルス幅変調・強度
変調信号生成部と誤差増幅部と電流駆動部とを備えた上
で、電源投入時に電源電圧が所定電位に達するとともに
発光指令信号に対応する発光指令電流が所定電位に達し
た時点で動作開始を許容するスタートアップ部をも備
え、これらのパルス幅変調・強度変調信号生成部と誤差
増幅部と電流駆動部とスタートアップ部とを１チップの
集積回路で形成し、かつ、前記スタートアップ部が前記
集積回路外の制御信号によりこの集積回路の初期化を行
うリセット機能を有しているので、リセット機能を利用
することで集積回路を再イニシャライズすることもで
き、常に良好なる光出力波形を得ることができる。
載の半導体レーザ制御装置と同様のパルス幅変調・強度
変調信号生成部と誤差増幅部と電流駆動部とを備えた上
で、電源投入時に電源電圧が所定電位に達するとともに
発光指令信号に対応する発光指令電流が所定電位に達し
た時点で動作開始を許容するスタートアップ部をも備
え、これらのパルス幅変調・強度変調信号生成部と誤差
増幅部と電流駆動部とスタートアップ部とを１チップの
集積回路で形成し、かつ、前記スタートアップ部が前記
集積回路外の制御信号によりこの集積回路の初期化を行
うリセット機能を有しているので、リセット機能を利用
することで集積回路を再イニシャライズすることもで
き、常に良好なる光出力波形を得ることができる。
【０１０９】請求項５記載の発明によれば、請求項１記
載の半導体レーザ制御装置と同様の複数の発光指令信号
生成部を備えるパルス幅変調・強度変調信号生成部と誤
差増幅部と電流駆動部とを備え、これらのパルス幅変調
・強度変調信号生成部と誤差増幅部と電流駆動部とを１
チップの集積回路で形成した上で、さらに、光・電気負
帰還ループの制御速度を設定する外付け素子を有してい
るので、発光指令信号生成部が複数であり、広範囲のモ
ニタ電流に対応可能となるため、半導体レーザや受光素
子の仕様の違いにも対処し得る。
載の半導体レーザ制御装置と同様の複数の発光指令信号
生成部を備えるパルス幅変調・強度変調信号生成部と誤
差増幅部と電流駆動部とを備え、これらのパルス幅変調
・強度変調信号生成部と誤差増幅部と電流駆動部とを１
チップの集積回路で形成した上で、さらに、光・電気負
帰還ループの制御速度を設定する外付け素子を有してい
るので、発光指令信号生成部が複数であり、広範囲のモ
ニタ電流に対応可能となるため、半導体レーザや受光素
子の仕様の違いにも対処し得る。
【０１１０】請求項６記載の発明によれば、請求項１記
載の半導体レーザ制御装置と同様のパルス幅変調・強度
変調信号生成部と誤差増幅部と電流駆動部とを備え、こ
れらのパルス幅変調・強度変調信号生成部と誤差増幅部
と電流駆動部とを１チップの集積回路で形成した上で、
発光指令信号生成部の最大電流を可変させる外部制御電
圧の入力端子を有しているので、外部制御電圧によって
発光指令信号生成部の最大電流をダイナミックに可変す
ることで、動作時のシェーディング補正や光量の微調整
が可能となる。
載の半導体レーザ制御装置と同様のパルス幅変調・強度
変調信号生成部と誤差増幅部と電流駆動部とを備え、こ
れらのパルス幅変調・強度変調信号生成部と誤差増幅部
と電流駆動部とを１チップの集積回路で形成した上で、
発光指令信号生成部の最大電流を可変させる外部制御電
圧の入力端子を有しているので、外部制御電圧によって
発光指令信号生成部の最大電流をダイナミックに可変す
ることで、動作時のシェーディング補正や光量の微調整
が可能となる。
【０１１１】請求項７記載の発明によれば、請求項６記
載の半導体レーザ制御装置において、電源投入時に発光
指令信号に対応する発光指令電流が所定電流に達した時
点で動作開始を許容するスタートアップ部を備えている
ので、請求項３記載の発明と同様に、集積回路のイニシ
ャライズの高精度化を図ることができ、立上り時の半導
体レーザの保護を図ることもできる。
載の半導体レーザ制御装置において、電源投入時に発光
指令信号に対応する発光指令電流が所定電流に達した時
点で動作開始を許容するスタートアップ部を備えている
ので、請求項３記載の発明と同様に、集積回路のイニシ
ャライズの高精度化を図ることができ、立上り時の半導
体レーザの保護を図ることもできる。
【０１１２】請求項８記載の発明によれば、請求項６記
載の半導体レーザ制御装置において、発光指令信号に対
応する駆動電流を設定する加算電流設定部と、発光指令
信号生成部による最大電流とこの加算電流設定部による
最大電流とを連動させる連動部とを有しているので、請
求項６記載の発明においてダイナミックにシェーディン
グ補正する時、加算電流設定部による最大電流も連動す
るので、光出力波形を理想の方形波に近付けることがで
きる。
載の半導体レーザ制御装置において、発光指令信号に対
応する駆動電流を設定する加算電流設定部と、発光指令
信号生成部による最大電流とこの加算電流設定部による
最大電流とを連動させる連動部とを有しているので、請
求項６記載の発明においてダイナミックにシェーディン
グ補正する時、加算電流設定部による最大電流も連動す
るので、光出力波形を理想の方形波に近付けることがで
きる。
【０１１３】請求項９記載の発明によれば、請求項６記
載の半導体レーザ制御装置において、電源投入時に発光
指令信号に対応する発光指令電流が所定電流に達した時
点で動作開始を許容するスタートアップ部と、発光指令
信号に対応する駆動電流を設定する加算電流設定部と、
発光指令信号生成部による最大電流とこの加算電流設定
部による最大電流とを連動させる連動部とを有している
ので、請求項７記載の発明においてダイナミックにシェ
ーディング補正する時、加算電流設定部による最大電流
も連動するので、光出力波形を理想の方形波に近付ける
ことができる。
載の半導体レーザ制御装置において、電源投入時に発光
指令信号に対応する発光指令電流が所定電流に達した時
点で動作開始を許容するスタートアップ部と、発光指令
信号に対応する駆動電流を設定する加算電流設定部と、
発光指令信号生成部による最大電流とこの加算電流設定
部による最大電流とを連動させる連動部とを有している
ので、請求項７記載の発明においてダイナミックにシェ
ーディング補正する時、加算電流設定部による最大電流
も連動するので、光出力波形を理想の方形波に近付ける
ことができる。
【０１１４】請求項１０記載の発明によれば、請求項１
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備えた
上で、半導体レーザの光出力を所望の最小値とするオフ
セット電流を設定する外付け素子を有するオフセット設
定部をも備え、これらのパルス幅変調・強度変調信号生
成部と誤差増幅部と電流駆動部とオフセット設定部とを
１チップの集積回路で形成している。光・電気負帰還ル
ープにおいてリアルタイムで半導体レーザの光出力を制
御するためには、半導体レーザの光出力を完全に０とす
ることはできず、このため、半導体レーザの光出力を所
望の最小値とするオフセット電流を設定する必要がある
が、外付け素子を用いることによりオフセット設定部に
て所望のオフセット電流を簡単に設定できる。
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備えた
上で、半導体レーザの光出力を所望の最小値とするオフ
セット電流を設定する外付け素子を有するオフセット設
定部をも備え、これらのパルス幅変調・強度変調信号生
成部と誤差増幅部と電流駆動部とオフセット設定部とを
１チップの集積回路で形成している。光・電気負帰還ル
ープにおいてリアルタイムで半導体レーザの光出力を制
御するためには、半導体レーザの光出力を完全に０とす
ることはできず、このため、半導体レーザの光出力を所
望の最小値とするオフセット電流を設定する必要がある
が、外付け素子を用いることによりオフセット設定部に
て所望のオフセット電流を簡単に設定できる。
【０１１５】請求項１１記載の発明によれば、請求項１
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備えた
上で、発光指令信号生成部の最大電流と、半導体レーザ
の光出力を最小値とするオフセット電流とを連動させて
設定する外付け素子を有する連動設定部をも備え、これ
らのパルス幅変調・強度変調信号生成部と誤差増幅部と
電流駆動部と連動設定部とを１チップの集積回路で形成
しているので、オフセット電流の設定が発光指令信号生
成部の最大電流の設定に連動して行われるので、外付け
素子の値を変更しなくてもオフセット電流が一定となる
ように自動設定することができる。
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備えた
上で、発光指令信号生成部の最大電流と、半導体レーザ
の光出力を最小値とするオフセット電流とを連動させて
設定する外付け素子を有する連動設定部をも備え、これ
らのパルス幅変調・強度変調信号生成部と誤差増幅部と
電流駆動部と連動設定部とを１チップの集積回路で形成
しているので、オフセット電流の設定が発光指令信号生
成部の最大電流の設定に連動して行われるので、外付け
素子の値を変更しなくてもオフセット電流が一定となる
ように自動設定することができる。
【０１１６】請求項１２記載の発明によれば、請求項１
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備えた
上で、前記半導体レーザの光出力を所望の最小値とする
オフセット電流を設定する外付け素子を有するオフセッ
ト設定部と、発光指令信号生成部の最大電流と前記オフ
セット電流とを連動させて設定する外付け素子を有する
連動設定部とを備え、これらのパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とオフセット設定
部と連動設定部とを１チップの集積回路で形成している
ので、請求項１１記載の発明と同様に外付け素子の値を
変更しなくてもオフセット電流が一定となるように自動
設定し得る上に、オフセット設定部を利用することによ
り所望の特性を自在に持たせることも可能となる。
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備えた
上で、前記半導体レーザの光出力を所望の最小値とする
オフセット電流を設定する外付け素子を有するオフセッ
ト設定部と、発光指令信号生成部の最大電流と前記オフ
セット電流とを連動させて設定する外付け素子を有する
連動設定部とを備え、これらのパルス幅変調・強度変調
信号生成部と誤差増幅部と電流駆動部とオフセット設定
部と連動設定部とを１チップの集積回路で形成している
ので、請求項１１記載の発明と同様に外付け素子の値を
変更しなくてもオフセット電流が一定となるように自動
設定し得る上に、オフセット設定部を利用することによ
り所望の特性を自在に持たせることも可能となる。
【０１１７】請求項１３記載の発明によれば、請求項１
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備えた
上で、前記半導体レーザの出力端子の異常を検出する異
常検出部をも備え、これらのパルス幅変調・強度変調信
号生成部と誤差増幅部と電流駆動部と異常検出部とを１
チップの集積回路で形成しているので、半導体レーザが
劣化する場合に多少の劣化であれば光・電気負帰還ルー
プと電流駆動部の電流設定においてその値を検出するこ
とで設定し得るが、大幅に劣化し電流駆動部に大電流が
流れてしまう場合には集積回路の保護のためにも異常検
出が必要となるが、この異常検出部によってこの機能が
果たされる。
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備えた
上で、前記半導体レーザの出力端子の異常を検出する異
常検出部をも備え、これらのパルス幅変調・強度変調信
号生成部と誤差増幅部と電流駆動部と異常検出部とを１
チップの集積回路で形成しているので、半導体レーザが
劣化する場合に多少の劣化であれば光・電気負帰還ルー
プと電流駆動部の電流設定においてその値を検出するこ
とで設定し得るが、大幅に劣化し電流駆動部に大電流が
流れてしまう場合には集積回路の保護のためにも異常検
出が必要となるが、この異常検出部によってこの機能が
果たされる。
【０１１８】請求項１４記載の発明によれば、請求項１
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備え、
これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とを１チップの集積回路で形成した上
で、前記発光指令信号生成部は、基準となる電流に対し
てその基準電流のベース電流を経由するスイッチトラン
ジスタの数だけベース電流を補償するベース電流補償部
を有しているので、基準となる電流に対してその基準電
流のベース電流を経由するスイッチトランジスタの数だ
け加算することにより、ベース電流による誤差電流の発
生や特性変化を抑制でき、発光指令信号生成部の電流を
高精度化することができる。
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備え、
これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とを１チップの集積回路で形成した上
で、前記発光指令信号生成部は、基準となる電流に対し
てその基準電流のベース電流を経由するスイッチトラン
ジスタの数だけベース電流を補償するベース電流補償部
を有しているので、基準となる電流に対してその基準電
流のベース電流を経由するスイッチトランジスタの数だ
け加算することにより、ベース電流による誤差電流の発
生や特性変化を抑制でき、発光指令信号生成部の電流を
高精度化することができる。
【０１１９】請求項１５記載の発明によれば、請求項１
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備え、
これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とを１チップの集積回路で形成した上
で、前記発光指令信号生成部は、基準となる電流に対し
てその基準電流のベース電流を前記発光指令信号生成部
の電流値を設定する外付け素子を有するとともに、受光
素子により決定される絶対電流を流す発光指令信号生成
部は、基準となる電流に対してその基準電流のベース電
流を経由するスイッチトランジスタの数だけベース電流
を補償するベース電流補償部を有しているので、外付け
素子を調整することにより半導体レーザ及び受光素子の
特性に合わせて所望の光出力が得られるようにモニタ電
流を安定化させることができ、かつ、広範囲なモニタ電
流に対応することも可能となる上に、ベース電流による
誤差電流の発生や特性変化を抑制でき、発光指令信号生
成部の電流を高精度化することができる。
記載の半導体レーザ制御装置と同様のパルス幅変調・強
度変調信号生成部と誤差増幅部と電流駆動部とを備え、
これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とを１チップの集積回路で形成した上
で、前記発光指令信号生成部は、基準となる電流に対し
てその基準電流のベース電流を前記発光指令信号生成部
の電流値を設定する外付け素子を有するとともに、受光
素子により決定される絶対電流を流す発光指令信号生成
部は、基準となる電流に対してその基準電流のベース電
流を経由するスイッチトランジスタの数だけベース電流
を補償するベース電流補償部を有しているので、外付け
素子を調整することにより半導体レーザ及び受光素子の
特性に合わせて所望の光出力が得られるようにモニタ電
流を安定化させることができ、かつ、広範囲なモニタ電
流に対応することも可能となる上に、ベース電流による
誤差電流の発生や特性変化を抑制でき、発光指令信号生
成部の電流を高精度化することができる。
【図１】本発明の実施の一形態を示す概略ブロック図で
ある。
ある。
【図２】誤差増幅部及び電圧シフト部の構成例を示す回
路図である。
路図である。
【図３】半導体レーザの経時変化による動作電流及び微
分量子効率の変化の様子を示す特性図である。
分量子効率の変化の様子を示す特性図である。
【図４】半導体劣化検出部の構成例を示す回路図であ
る。
る。
【図５】電源部の構成例を示す回路図である。
【図６】スタートアップ部の構成例を示す回路図であ
る。
る。
【図７】発振回路の構成例を示す回路図である。
【図８】ラッチ回路の構成例を示す回路図である。
【図９】最終段のラッチ回路の構成例を示す回路図であ
る。
る。
【図１０】各部の波形を示すタイムチャートである。
【図１１】微分量子効率検出部の構成例を示す回路図で
ある。
ある。
【図１２】発光指令信号設定部の構成例を示す回路図で
ある。
ある。
【図１３】第１の発光指令信号生成部の構成例を示す回
路図である。
路図である。
【図１４】第２の発光指令信号生成部の構成例を示す回
路図である。
路図である。
【図１５】連動の有無による光出力制御例を示す特性図
である。
である。
【図１６】変形例を示すブロック図である。
【図１７】従来の電流駆動部によるＩDA2 加算方式を示
す回路図である。
す回路図である。
【図１８】ＩDA2 に伴うＰS の有無による光出力制御例
を示す特性図である。
を示す特性図である。
【図１９】パルス幅強度混合方式用の構成例を示すブロ
ック図である。
ック図である。
【図２０】パルス幅強度混合方式の光出力とドットイメ
ージとの関係を示す模式図である。
ージとの関係を示す模式図である。
【図２１】その波形生成法を示すタイムチャートであ
る。
る。
１ 被駆動半導体レーザ ２ 受光素子 ３ 光・電気負帰還ループ ２０ 集積回路 ２２ 発光指令信号生成部 ２３ 誤差増幅部 ２４ 電流駆動部 ３４ 加算電流設定部 ３５ スタートアップ部 ３５ａ 第１のスタートアップ部 ３５ｂ 第２のスタートアップ部 ６２ 異常検出部 ７３ ベース電流補償部 ８２，８３ オフセット設定部 ９１ 発光指令信号生成部 Ｒ25，Ｒ41，Ｒ51 外付け素子
Claims (15)
- 【請求項１】 入力データをパルス幅変調データと強度
変調データとに変換するデータ変換手段と、パルス幅変
調データに基づいてパルス幅変調した複数個のパルスを
生成するパルス幅変調手段と、これらのデータ変換手段
とパルス幅変調手段との出力に基づいて半導体レーザに
対してパルス幅変調と強度変調とを同時に行う発光指令
信号生成部とを有して、入力データに基づいて、前記入
力データに対しパルス幅変調と強度変調とを同時に行う
発光指令信号を生成するパルス幅変調・強度変調信号生
成部と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とが１チップの集積回路で形成され、前
記発光指令信号生成部の電流値を設定する外付け素子を
有することを特徴とする半導体レーザ制御装置。 - 【請求項２】 入力データに基づいて、前記入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成するパルス幅変調・強度変調信号生成部と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とが１チップの集積回路で形成され、前
記光・電気負帰還ループの制御速度を設定する外付け素
子を有することを特徴とする半導体レーザ制御装置。 - 【請求項３】 入力データに基づいて、前記入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成するパルス幅変調・強度変調信号生成部と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部と、 電源投入時に電源電圧が所定電位に達した時点で動作開
始を許容するスタートアップ部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とスタートアップ部とが１チップの集積
回路で形成されていることを特徴とする半導体レーザ制
御装置。 - 【請求項４】 入力データに基づいて、前記入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成するパルス幅変調・強度変調信号生成部と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部と、 電源投入時に電源電圧が所定電位に達するとともに発光
指令信号に対応する発光指令電流が所定電位に達した時
点で動作開始を許容するスタートアップ部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とスタートアップ部とが１チップの集積
回路で形成され、前記スタートアップ部が前記集積回路
外の制御信号によりこの集積回路の初期化を行うリセッ
ト機能を有することを特徴とする半導体レーザ制御装
置。 - 【請求項５】 入力データに基づいて、前記入力データ
に対しパルス幅変調と強度変調とを同時に行う発光指令
信号を生成する複数の発光指令信号生成部を備えるパル
ス幅変調・強度変調信号生成部と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とが１チップの集積回路で形成されてい
ることを特徴とする半導体レーザ制御装置。 - 【請求項６】 入力データをパルス幅変調データと強度
変調データとに変換するデータ変換手段と、パルス幅変
調データに基づいてパルス幅変調した複数個のパルスを
生成するパルス幅変調手段と、これらのデータ変換手段
とパルス幅変調手段との出力に基づいて半導体レーザに
対してパルス幅変調と強度変調とを同時に行う発光指令
信号生成部とを有して、入力データに基づいて、前記入
力データに対しパルス幅変調と強度変調とを同時に行う
発光指令信号を生成するパルス幅変調・強度変調信号生
成部と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とが１チップの集積回路で形成され、前
記発光指令信号生成部の最大電流を可変させる外部制御
電圧の入力端子を有することを特徴とする半導体レーザ
制御装置。 - 【請求項７】 電源投入時に発光指令信号に対応する発
光指令電流が所定電流に達した時点で動作開始を許容す
るスタートアップ部を備えることを特徴とする請求項６
記載の半導体レーザ制御装置。 - 【請求項８】 発光指令信号に対応する駆動電流を設定
する加算電流設定部と、発光指令信号生成部による最大
電流とこの加算電流設定部による最大電流とを連動させ
る連動部とを有することを特徴とする請求項６記載の半
導体レーザ制御装置。 - 【請求項９】 電源投入時に発光指令信号に対応する発
光指令電流が所定電流に達した時点で動作開始を許容す
るスタートアップ部と、発光指令信号に対応する駆動電
流を設定する加算電流設定部と、発光指令信号生成部に
よる最大電流とこの加算電流設定部による最大電流とを
連動させる連動部とを有することを特徴とする請求項６
記載の半導体レーザ制御装置。 - 【請求項１０】 入力データに基づいて、前記入力デー
タに対しパルス幅変調と強度変調とを同時に行う発光指
令信号を生成するパルス幅変調・強度変調信号生成部
と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部と、 半導体レーザの光出力を所望の最小値とするオフセット
電流を設定する外付け素子を有するオフセット設定部と
を備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とオフセット設定部とが１チップの集積
回路で形成されていることを特徴とする半導体レーザ制
御装置。 - 【請求項１１】 入力データをパルス幅変調データと強
度変調データとに変換するデータ変換手段と、パルス幅
変調データに基づいてパルス幅変調した複数個のパルス
を生成するパルス幅変調手段と、これらのデータ変換手
段とパルス幅変調手段との出力に基づいて半導体レーザ
に対してパルス幅変調と強度変調とを同時に行う発光指
令信号生成部とを有して、入力データに基づいて、前記
入力データに対しパルス幅変調と強度変調とを同時に行
う発光指令信号を生成するパルス幅変調・強度変調信号
生成部と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部と、 前記発光指令信号生成部の最大電流と、半導体レーザの
光出力を最小値とするオフセット電流とを連動させて設
定する外付け素子を有する連動設定部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部と連動設定部とが１チップの集積回路で
形成されていることを特徴とする半導体レーザ制御装
置。 - 【請求項１２】 入力データをパルス幅変調データと強
度変調データとに変換するデータ変換手段と、パルス幅
変調データに基づいてパルス幅変調した複数個のパルス
を生成するパルス幅変調手段と、これらのデータ変換手
段とパルス幅変調手段との出力に基づいて半導体レーザ
に対してパルス幅変調と強度変調とを同時に行う発光指
令信号生成部とを有して、入力データに基づいて、前記
入力データに対しパルス幅変調と強度変調とを同時に行
う発光指令信号を生成するパルス幅変調・強度変調信号
生成部と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部と、 前記半導体レーザの光出力を所望の最小値とするオフセ
ット電流を設定する外付け素子を有するオフセット設定
部と、 前記発光指令信号生成部の最大電流と前記オフセット電
流とを連動させて設定する外付け素子を有する連動設定
部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とオフセット設定部と連動設定部とが１
チップの集積回路で形成されていることを特徴とする半
導体レーザ制御装置。 - 【請求項１３】 入力データに基づいて、前記入力デー
タに対しパルス幅変調と強度変調とを同時に行う発光指
令信号を生成するパルス幅変調・強度変調信号生成部
と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部と、 前記半導体レーザの出力端子の異常を検出する異常検出
部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部と異常検出部とが１チップの集積回路で
形成されていることを特徴とする半導体レーザ制御装
置。 - 【請求項１４】 入力データをパルス幅変調データと強
度変調データとに変換するデータ変換手段と、パルス幅
変調データに基づいてパルス幅変調した複数個のパルス
を生成するパルス幅変調手段と、これらのデータ変換手
段とパルス幅変調手段との出力に基づいて半導体レーザ
に対してパルス幅変調と強度変調とを同時に行う発光指
令信号生成部とを有して、入力データに基づいて、前記
入力データに対しパルス幅変調と強度変調とを同時に行
う発光指令信号を生成するパルス幅変調・強度変調信号
生成部と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とが１チップの集積回路で形成され、前
記発光指令信号生成部は、基準となる電流に対してその
基準電流のベース電流を経由するスイッチトランジスタ
の数だけベース電流を補償するベース電流補償部を有す
ることを特徴とする半導体レーザ制御装置。 - 【請求項１５】 入力データをパルス幅変調データと強
度変調データとに変換するデータ変換手段と、パルス幅
変調データに基づいてパルス幅変調した複数個のパルス
を生成するパルス幅変調手段と、これらのデータ変換手
段とパルス幅変調手段との出力に基づいて半導体レーザ
に対してパルス幅変調と強度変調とを同時に行う発光指
令信号生成部とを有して、入力データに基づいて、前記
入力データに対しパルス幅変調と強度変調とを同時に行
う発光指令信号を生成するパルス幅変調・強度変調信号
生成部と、 半導体レーザと、この半導体レーザの光出力をモニタす
る受光素子と、ともに光・電気負帰還ループを形成して
前記受光素子から得られる前記半導体レーザの光出力に
比例した受光信号と前記パルス幅変調・強度変調信号生
成部から与えられる発光指令信号とが等しくなるように
前記半導体レーザの順方向電流を制御する誤差増幅部
と、 前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、 これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とが１チップの集積回路で形成され、前
記発光指令信号生成部は、基準となる電流に対してその
基準電流のベース電流を前記発光指令信号生成部の電流
値を設定する外付け素子を有するとともに、受光素子に
より決定される絶対電流を流す発光指令信号生成部は、
基準となる電流に対してその基準電流のベース電流を経
由するスイッチトランジスタの数だけベース電流を補償
するベース電流補償部を有することを特徴とする半導体
レーザ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15200797A JPH1093181A (ja) | 1996-07-26 | 1997-06-10 | 半導体レーザ制御装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19756996 | 1996-07-26 | ||
| JP8-197569 | 1996-07-26 | ||
| JP15200797A JPH1093181A (ja) | 1996-07-26 | 1997-06-10 | 半導体レーザ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1093181A true JPH1093181A (ja) | 1998-04-10 |
Family
ID=26481060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15200797A Pending JPH1093181A (ja) | 1996-07-26 | 1997-06-10 | 半導体レーザ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1093181A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061024A (ja) * | 2009-09-10 | 2011-03-24 | Ricoh Co Ltd | 半導体装置 |
-
1997
- 1997-06-10 JP JP15200797A patent/JPH1093181A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061024A (ja) * | 2009-09-10 | 2011-03-24 | Ricoh Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118798A (en) | Semiconductor laser control system | |
| JP2938721B2 (ja) | 半導体レーザ制御装置 | |
| US6097159A (en) | Drive circuit of light emitting element | |
| US4692606A (en) | Modulated light source with power stabilized according to data signal | |
| US20020064193A1 (en) | High-speed laser array driver | |
| EP0775969B1 (en) | Image forming apparatus and constant current circuit switching device for use therewith | |
| US7480320B2 (en) | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device | |
| JP4570862B2 (ja) | 半導体レーザ駆動回路 | |
| JP4170963B2 (ja) | Ｌｅｄ駆動回路 | |
| JP3423115B2 (ja) | 光信号送信装置 | |
| JP4581345B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP2006313917A (ja) | 半導体レーザ制御装置 | |
| JP4581346B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP3569383B2 (ja) | 半導体レーザ制御方法及び装置 | |
| JPH1079549A (ja) | 半導体レーザ制御装置 | |
| JPH1093181A (ja) | 半導体レーザ制御装置 | |
| JPH11298077A (ja) | 半導体レーザ制御装置 | |
| JPH09321376A (ja) | 半導体レーザ制御装置 | |
| JPH1079548A (ja) | 半導体レーザ制御装置 | |
| JP3607772B2 (ja) | 半導体レーザ制御方法及び装置 | |
| JP3891368B2 (ja) | 半導体レーザ制御装置 | |
| JP4026729B2 (ja) | 半導体レーザ制御装置 | |
| JPH1197787A (ja) | 半導体レーザ制御装置 | |
| JP2003347663A (ja) | 発光素子駆動装置及び発光素子駆動システム | |
| JP4581347B2 (ja) | 発光素子駆動装置及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20041224 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050406 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050526 |
|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20050620 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |