JP3891368B2 - 半導体レーザ制御装置 - Google Patents
半導体レーザ制御装置 Download PDFInfo
- Publication number
- JP3891368B2 JP3891368B2 JP25950097A JP25950097A JP3891368B2 JP 3891368 B2 JP3891368 B2 JP 3891368B2 JP 25950097 A JP25950097 A JP 25950097A JP 25950097 A JP25950097 A JP 25950097A JP 3891368 B2 JP3891368 B2 JP 3891368B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- semiconductor laser
- transistor
- unit
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レーザプリンタ、デジタル複写機、光ディスク装置、光通信装置等における光源として用いられる半導体レーザを駆動制御するための半導体レーザ制御装置に関する。
【０００２】
【従来の技術】
半導体レーザは極めて小型であって、かつ、駆動電流により高速に直接変調を行うことができるので、近年、レーザプリンタ等の光源として広く使用されている。
【０００３】
しかし、半導体レーザの駆動電流と光出力との関係は、温度により著しく変化するので、半導体レーザの光強度を所望の値に設定しようとする場合に問題となる。この問題を解決して半導体レーザの利点を活かすために、従来、様々なＡＰＣ（Ａutomatic Ｐower Ｃontrol）回路が提案されている。
【０００４】
このＡＰＣ回路は以下の▲１▼〜▲３▼の３つの方式に大別される。
▲１▼ 半導体レーザの光出力を受光素子によりモニタし、この受光素子に発生する半導体レーザの光出力に比例する受光電流に比例する信号と、発光レベル指令信号とが等しくなるように、常時、半導体レーザの順方向電流を制御する光・電気負帰還ループにより半導体レーザの光出力を所望の値に制御する方式。
▲２▼ パワー設定期間内には半導体レーザの光出力を受光素子によりモニタし、この受光素子に発生する受光電流（半導体レーザの光出力に比例する）に比例する信号と、発光レベル指令信号とが等しくなるように半導体レーザの順方向電流を制御し、パワー設定期間外にはパワー設定期間中に設定した半導体レーザの順方向の値を保持することにより、半導体レーザの光出力を所望の値に制御するとともに、パワー設定期間外にはパワー設定期間中に設定した半導体レーザの順方向電流を情報に基づいて変調することにより半導体レーザの光出力に情報を載せる方式。
▲３▼ 半導体レーザの温度を測定し、その測定した温度信号によって半導体レーザの順方向電流を制御したり、又は、半導体レーザの温度を一定とするように制御することで、半導体レーザの光出力を所望の値に制御する方式。
【０００５】
半導体レーザの光出力を所望の値とするためには、▲１▼の方式が望ましい。しかし、受光素子の動作速度や、光・電気負帰還ループを構成している増幅素子の動作速度等の限界により制御速度に限界が生じる。例えば、制御速度の目安として、光・電気負帰還ループの開ループでの交叉周波数を考慮した場合、この交叉周波数をｆ0 としたとき、半導体レーザの光出力のステップ応答特性は、
Ｐout ＝Ｐ0｛１−exp(−２πｆ0ｔ）｝
Ｐout ；半導体レーザの光出力
Ｐ0 ；半導体レーザの設定された光強度
ｔ ；時間
により近似される。
【０００６】
半導体レーザの多くの使用目的では、半導体レーザの光出力を変化させた直後から、設定された時間τ0 が経過するまでの全光量（光出力の積分値∫Ｐout・ｄｔ）が所定の値となることが必要とされ、
∫Ｐout ・ｄｔ＝Ｐ0・τ0｛１−（１／２πｆ0τ0 )［１−exp（−２πｆ0τ0 )］｝
のような式で表される。
【０００７】
仮に、τ0 ＝５０ns、誤差の許容範囲を０．４％とした場合、ｆ0 ＞８００ＭＨｚとしなければならず、これは極めて困難である。
【０００８】
また、▲２▼の方式では、▲１▼の方式による上記のような問題は発生せず、半導体レーザを高速に変調することが可能であるので多用されている。しかし、この▲２▼の方式によると、半導体レーザの光出力を常時制御している訳ではないので、外乱等により容易に半導体レーザの光量変動を生じてしまう。外乱としては、例えば、半導体レーザのドゥループ特性があり、半導体レーザの光量はこのドゥループ特性により容易に数％程度の誤差を生じてしまう。半導体レーザのドゥループ特性を抑制する試みとして、半導体レーザの熱時定数に半導体レーザ駆動電流の周波数特性を合わせて補償する方法などが提案されているが、半導体レーザの熱時定数は各半導体レーザ毎に個別にばらつきがあり、また、半導体レーザの周囲環境により異なる等の問題がある。
【０００９】
このような点を考慮した改良方式が、例えば、特開平２−２０５０８６号公報により提案されている。同公報によれば、図１６に示すように、半導体レーザ１の光出力を受光素子２によりモニタし、その出力と発光レベル指令信号（DATA）とが等しくなるように、常時、半導体レーザ１の順方向電流を制御する光・電気負帰還ループ３と、発光レベル指令信号（DATA）を半導体レーザ１の順方向電流に変換する電流駆動部４とを有し、光・電気負帰還ループ３の制御電流と電流駆動部４により生成された駆動電流の和（又は、差）の電流によって半導体レーザ１の光出力を制御する方式が開示されている。図示例では、前記光・電気負帰還ループ３は半導体レーザ１と受光素子２とＩDA1 なる定電流源５と反転増幅器６とにより構成され、この反転増幅器６の出力により、抵抗Ｒe とともに半導体レーザ１に直列に接続された駆動トランジスタ７を駆動制御するように構成されている。また、電流駆動部４はＩDA2 なる定電流源８により構成されている。
【００１０】
これによれば、半導体レーザ１を電流駆動部４により直接駆動する電流に相当する光出力をＰS とした場合、半導体レーザ１の光出力のステップ応答特性は、
Ｐout ＝Ｐ0 ＋（ＰS −Ｐ0 )｛１−exp(−２πｆ0ｔ )｝
で近似される。ＰS ≒Ｐ0 であれば、瞬時に半導体レーザの光出力がＰ0 に等しくなるので、ｆ0 の値は光・電気負帰還ループ３のみの場合に比べて小さくてよい。図１７（ａ）が光・電気負帰還ループ３のみによる場合の光出力の変化の様子を示すのに対し、図１７（ｂ）は電流駆動部４による定電流分ＩDA2 が付加された場合の光出力の変化の様子を示す。現実的には、ｆ0 ＝４０ＭＨｚ程度であればよく、この程度の交叉周波数であれば容易に実現できる。
【００１１】
次に、レーザプリンタを例に採り、１ドット多値化技術の経緯について説明する。レーザプリンタは、当初、ラインプリンタに代わるノンインパクトプリンタとして開発されたが、レーザプリンタの高速高解像性からイメージプリンタとしての適用が早くから検討され、ディザ法をベースとした様々な記録方法が実用化されている。また、近年の半導体技術の急速な進展により、処理可能な情報量が急速に増大し、レーザプリンタにおいては、１ドット多値化技術が実用化され、より確実にイメージプリンタとしての地位を固めつつある。しかしながら、現行の多値化レベルはハイエンド機においては８ビット相当の出力レベルを備えているが、ローエンド機では高々寡値程度に抑えられている。これは、一因としては情報量の多さもあるが、主として、１ドット多値化出力を実現する半導体レーザ制御変調部の回路規模が大きく高価であることによる。
【００１２】
現在、１ドット多値化出力を行う半導体レーザ制御変調方式としては、
Ａ．光強度変調方式
Ｂ．パルス幅変調方式
Ｃ．パルス幅強度混合変調方式
が提案されている。
【００１３】
Ａ．光強度変調方式（ＰＭ＝Ｐower Ｍodulation）
光出力自身を変化させて記録する方式であり、中間露光領域を利用して中間調記録を実現するため、印字プロセスの安定化が重要な要件であり、印字プロセスに対する要求が厳しくなる。しかしながら、半導体レーザの制御変調は容易となる。
【００１４】
Ｂ．パルス幅変調方式（ＰＷＭ＝Ｐulse Ｗidth Ｍodulation）
光出力レベルとしては２値であるが、その発光時間（つまり、パルス幅）を変化させて記録する方式であるので、ＰＭ方式と比較すると、中間露光領域の利用度が少なく、さらに、隣接ドットを結合させることにより中間露光領域を一層低減させることが可能となる（印字プロセス安定性に対する要求が低減する）。しかし、パルス幅設定を８ビット、かつ、隣接ドット結合を実現する場合には半導体レーザ制御変調部の構成は複雑となる。
【００１５】
Ｃ．パルス幅強度混合変調方式（ＰＷＭ＋ＰＭ方式）
ＰＭ方式では印字プロセスの安定化への要求が厳しくなり、ＰＷＭ方式では半導体レーザ制御変調部が複雑となる問題を有することから、これらのＰＭ方式とＰＷＭ方式とを組み合わせた方式であり、例えば、特開平６−３４７８５２号公報中に開示されている。
【００１６】
この変調方式は、基本的には２値記録方式であり、印字プロセスに対して安定であるＰＷＭ方式を基調とし、そのパルス間の移り変わり部をＰＭ方式により補完する方式である。この変調方式は、同じ階調数を実現する場合、各々単独の変調方式に比較して、必要となるパルス幅数、パワー値数が組み合わせることにより少なくなるので、各々の方式分の構成を容易に達成でき、印字プロセスに対して安定であると同時に集積化に適しており、小型化・低コスト化を図ることができる。
【００１７】
このような変調方式を実現するため、半導体レーザ制御装置には、基本的には図１８に示すような画像データと画素クロックとを入力とするパルス幅生成部及びデータ変調部１１が設けられ、このパルス幅生成部及びデータ変調部１１が図１６に例示したような回路構成の半導体レーザ制御部及び半導体レーザ駆動部１２に対する発光レベル指令信号なるDATAを出力するように構成されている。即ち、入力される画像データに従ってパルス幅生成部及びデータ変調部１１によりＰＷＭ方式を基調とし、その移り変わり部をＰＭ方式により補完する。その半導体レーザの光出力波形の基本概念図を図１９に示す。図１９にはパルス幅３値、パワー６値の合計１８階調を出力する場合における半導体レーザの光出力波形を模式的に示すものである。
【００１８】
この変調方式は、図示のように基本的にはＰＷＭ方式であるので、中間露光領域を利用する強度変調部は最小パルス幅で出力する必要がある。このような光出力を得るためには、例えば、図２０に示すようにパルス幅をＰＷＭとすると、ＰＷＭOUT とＰＷＭOUT＋ＰＭOUT（ＰＭOUT は最小パルス幅）、又は、ＰＷＭOUT とＰＭOUT （ＰＭOUT は最小パルス幅）との２パルスを生成すればよい。ＰＷＭOUT のパルスにおいて全ビットをＨレベルにし、ＰＭOUT のパルスにおいてデータに従って各ビットをオン・オフさせれば、図１９や図２０に示すような光出力の波形を得ることができる。図１９中、上段が右寄せの右モード、下段が左寄せの左モードを示す。
【００１９】
このような１ドット内でのパルス幅強度混合変調方式をより具体的に実現するため、Ｃ‐ＭＯＳデバイスを用いたＩＣ化によりパルス幅生成部を簡便に構成し、バイポーラトランジスタを用いたＩＣ化により光・電気負帰還ループ部の設計を容易にする提案が、例えば特開平６−３４７８５２号公報等によりなされている。
【００２０】
【発明が解決しようとする課題】
ところが、この特開平６−３４７８５２号公報に示される方式によっても、光・電気負帰還ループによる制御量を少なくする電流加算方式と、１ドット内でのパルス内でのパルス幅強度混合変調方式とを、より小型で省電力化を達成し得るように集積度を高めた構成で実現し、より高速かつ高精度に機能させるとともに、その集積回路若しくは半導体レーザの保護・安全を図る上では、まだ、改良の余地がある。特に、光・電気負帰還ループの一部を構成する誤差増幅部（例えば、図１６の電流駆動部４と反転増幅器６とが相当する）について考えても、例えば電源投入時等の電源電圧その他の不安定要素を含む過渡動作時の動作制御の適正化が必ずしも確保されていない。
【００２１】
そこで、本発明は、特に誤差増幅部、さらには電流駆動部付近の構成を工夫することで集積化を図りつつ、かつ、電源投入時等にあっても半導体レーザの光出力制御を適正に行なって半導体レーザの保護及び安全を確保し得る半導体レーザ制御装置を提供することを目的とする。
【００２２】
さらには、電源電圧の変動の影響を受けにくく、より高精度な光出力制御が可能な半導体レーザ制御装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明は、各請求項記載の発明に関して、入力データに基づいて、前記入力データに対してパルス幅変調と強度変調とを同時に行う発光指令信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザと、前記半導体レーザの光出力をモニタする受光素子とともに光・電気負帰還ループを形成して前記受光素子から得られる前記半導体レーザの光出力に比例した受光信号と前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号とが等しくなるように前記半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電流により前記半導体レーザの駆動を制御するように生成されて前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号に応じた駆動電流を前記半導体レーザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅部と電流駆動部とを１チップの集積回路で形成して、より小型で省電力化を達成することを前提とする。このような前提の下に、各請求項の発明毎に、各々以下のような手段を講ずるものである。
【００２４】
請求項１記載の発明は、電源投入時に電源電圧が所定電圧に達し前記集積回路内動作が所定の動作状態となるまでは強制的に前記半導体レーザの光出力をオフさせる半導体レーザ強制オフ部と、受光信号と発光指令信号との比較に基づく信号が入力される一対のトランジスタによる差動アンプと、前記トランジスタのコレクタが飽和する電位にならないようにコレクタ電位の下限値を制御する電圧リミット部とを備え、前記半導体レーザ強制オフ部は、電源投入時に電源電圧が所定電圧に達し前記集積回路内動作が所定の動作状態となるまでは前記差動アンプのトランジスタ出力を引き込む電流引込回路よりなり、前記電圧リミット部は、前記差動アンプのトランジスタ出力低下に伴いオンして前記トランジスタに余分な電流を流す電流付加回路よりなる。従って、電源投入時に電源電圧が所定電圧に達し集積回路内動作が所定の動作状態となるまでは半導体レーザの光出力をオフさせるので、光・電気負帰還ループ中に含まれる誤差増幅部に起因する電源投入時等の過渡動作時の集積回路若しくは半導体レーザの保護・安全を図ることができる。また、電圧リミット部により誤差増幅部の飽和を抑制するので、半導体レーザの強制オフが解除されたときの動作を安全なものとすることができる。従って、請求項１記載の発明の機能を確実に実現し得る上に、集積回路中に集積化構成することも容易である。
【００２６】
請求項２記載の発明は、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる電流源を備える。従って、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することで、半導体レーザが動作し始める前からその順方向電流の制御が可能となり、集積回路若しくは半導体レーザの保護・安全を図ることができる。
【００２７】
請求項３記載の発明は、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる第１の電流源と、集積回路内の基準電圧に基づき生成されて基準電圧の立上り後には前記第１の電流源に代わり前記誤差増幅器を動作させる第２の電流源とを備える。従って、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することで、半導体レーザが動作し始める前からその順方向電流の制御が可能となる上に、基準電圧が立上った後は基準電圧に依存する安定した第２の電流源による制御に移行するので、電源電圧の変動の影響を受けない安定した制御が可能となり、電源投入時から定常動作に渡って、常に、集積回路若しくは半導体レーザの保護・安全を図ることができる。
【００２９】
請求項４記載の発明は、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる電流源と、前記電源電圧の変動分を抑制する電源電圧変動抑制部とを備える。従って、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することで、半導体レーザが動作し始める前からその順方向電流の制御が可能となる上に、基準電圧が立上った後は電源電圧変動抑制部により電源電圧の変動が抑制された状態での制御となるので、電源電圧の変動の影響を受けない安定した制御が可能となり、電源投入時から定常動作に渡って、常に、集積回路若しくは半導体レーザの保護・安全を図ることができる。
【００３２】
【発明の実施の形態】
本発明の第一の実施の形態を図１ないし図１３に基づいて説明する。本発明の半導体レーザ制御装置は、例えば、レーザプリンタ等における光書込用に用いられる半導体レーザの光出力を制御するための制御装置として適用されている。ここに、本実施の形態にあっても基本的には前述したようなパルス幅強度混合変調方式や、光・電気負帰還ループの負担を軽減させる光・電気負帰還ループ＋加算電流値制御方式を踏襲しており、図１６ないし図２０で示した部分と同一部分は同一符号を用いて示す。
【００３３】
即ち、本実施の形態における半導体レーザ制御装置１３は、概略的には、図１８に示したように、パルス幅生成部及びデータ変調部１１と半導体レーザ制御部及び半導体レーザ駆動部（以下、略して半導体レーザ制御部及び駆動部という）１２とにより構成されている。
【００３４】
図２に、本実施の形態における半導体レーザ制御装置１３の、より詳細な構成例を示す。まず、本実施の形態では、入力データをパルス幅変調データと強度変調データとに変換した複数のパルスを生成するパルス幅生成部及びデータ変調部１１と半導体レーザ制御部及び駆動部１２とが、その一部の構成要素を除く殆どの要素に関して１チップの集積回路２０として集積化されて構成されている。より詳細には、一部の回路構成に関して後述する如く、バイポーラトランジスタにより１チップ化されている。ここに、パルス幅生成部及びデータ変調部１１に関しては、特に詳述しないが、例えば、タイミングの異なる複数のパルスを生成するＰＬＬ構成のパルス生成手段と、入力された画像データをパルス幅変調データと強度変調データとに変換する論理記述を含むデータ変換部と、このデータ変換部から得られるパルス幅変調データに従ってパルス生成手段の出力中からパルスを選択するパルス幅変調部等を備えて構成されるが、これらの論理記述等を実行するバイポーラトランジスタによる回路構成とされている。
【００３５】
以下では、半導体レーザ制御部及び駆動部１２側についての基本的な構成及び動作を説明する。まず、光・電気負帰還ループ３は、パルス幅変調・強度変調信号生成部を構成する発光指令信号設定部２１及び発光指令信号生成部２２と、誤差増幅部２３（反転増幅器６に相当する）と、電流駆動部２４と、半導体レーザ１及び受光素子２と、により構成されている。前記発光指令信号生成部２２は発光指令信号生成部第１構成部（図面上は「第１発光指令信号生成部」と表記する）２２ａと発光指令信号生成部第２構成部（図面上は「第２発光指令信号生成部」と表記する）２２ｂとにより構成されている。動作としては、変調されたデータに従って発光指令信号生成部第１構成部２２ａにて生成された電流と、半導体レーザ１の光出力に比例して受光素子２より出力されるモニタ電流とを比較し、その誤差分を誤差増幅部２３及び電流駆動部２４を介して半導体レーザ１の順方向電流に変換することにより光・電気負帰還ループ３を構成する。ここで、一般に半導体レーザ１の微分量子効率や受光素子２の光・電気変換受光感度には素子ばらつきがあるので、各々の特性に合わせて、電流値を設定する必要がある。このような素子ばらつきに関しては、前記発光指令信号設定部２１において、半導体レーザ１が所望の光出力となるように外部からの電流設定信号により電流値ＩDA1 、即ち、直流動作的には受光素子２のモニタ電流値を設定することにより、個体差を吸収して半導体レーザ１が常に所望の光出力となるように設定することが可能となる。前記電流駆動部２４は、例えば差動スイッチ構成で前記誤差増幅部２３の出力を所望の電位分瞬時に電圧シフトする高速電圧シフト部２５として構成されている。この高速電圧シフト部２５による電圧シフトは、瞬時に半導体レーザ１の順方向電流となり、半導体レーザ１の光出力の高速変調が可能とされている。特に、光・電気負帰還ループ３なる制御系内にこの電流駆動部２４として機能する高速電圧シフト部２５を有して光・電気負帰還ループ３側と同一の出力部を持たせることにより、集積回路２０を構成する上で、素子数の低減と消費電力の低減とを図れる。
【００３６】
また、半導体レーザ１の微分量子効率や発振閾値電流に関しては、用いる半導体レーザ１の経時変化や温度により大きく変動するため、使用する条件における各々の値を検出し、その検出値に応じて半導体レーザ１が所望の光量となる順方向電流で駆動することにより、図１７（ｂ）に示すような波形を得ることができる。半導体レーザ１の微分量子効率を検出し、電圧シフト量を設定する機能を実現するためのブロックが、図２中では、タイミング生成部３１、微分量子効率検出部３２、メモリ部３３及び加算電流設定部３４により構成されている。これにより、概略的には、タイミング生成部３１において誤差増幅部２３の制御速度より十分遅いタイミング信号を生成し、そのタイミングにおいて半導体レーザ１の微分量子効率を微分量子効率検出部３２により検出し、その検出結果をメモリ部３３に記録し、そのメモリ部３３のデータに従い、加算電流設定部３４の電流値を設定する。この動作は電源投入時若しくはリセット時（半導体レーザ１の光出力オフ時）といった所定のイニシャライズ時だけイニシャライズ動作として行われ、通常動作時には、加算電流設定部３４の電流値を保持する。
【００３７】
また、電源投入時のような電源電圧等の過渡時においても、レーザ光からの安全を確保したり、過大電流が流れることにより発生する半導体レーザ１の破壊や劣化から保護するためには、この半導体レーザ１の光出力は制御されなければならない。この機能は図２中に示すスタートアップ部３５において実現する。その基本的な動作としては、電源電圧が或る所定電位に達するまでは半導体レーザ１の光出力を強制オフとし、電源電圧が或る所定電位に達した後に半導体レーザ１の光出力をイニシャライズ設定が可能な状態とする。
【００３８】
つづいて、集積回路２０中に含まれる各部の構成及び動作について説明する。図１に誤差増幅部２３及び高速電圧シフト部２５のバイポーラトランジスタを用いた回路構成例を示す。まず、発光指令信号生成部２２（発光指令信号生成部第１構成部２２ａ）にあるＰＤ端子において、この発光指令信号生成部２２中の後述するＤ／Ａ変換部により入力されたデータを電流ＩDA1 に変換し、受光素子２より半導体レーザ１の光出力に比例して流れるモニタ電流ＩPDと比較し、その結果を発光指令信号生成部２２中のトランジスタＱ1 のベースにおいて検出する（図１２参照）。この結果は誤差増幅部２３に対する入力信号ERRORIN としてトランジスタＱ2 によるエミッタフォロワ５１を介した後、誤差増幅部２３の主体をなす一対のトランジスタＱ3 ，Ｑ4 による差動アンプ５２に入力される。この差動アンプ５２の出力はトランジスタＱ3 のコレクタ電位ＶQ3c に制御電圧として出力される。この制御電圧はトランジスタＱ5 、抵抗Ｒ1 、トランジスタＱ6 を介して電位シフトを受けた後、電圧電流変換されて半導体レーザ１の順方向電流となる。即ち、本実施の形態の場合、電流駆動部２４は、一対のトランジスタＱ7 ，Ｑ8 及び抵抗Ｒ1 ，Ｒ2 により構成される差動回路５３と、トランジスタＱ9 、抵抗Ｒ3 等による電流源５４とにより構成されている。よって、微分量子効率検出部３２により検出された所望の光出力を得るための電流が、電流源５４に設定され、抵抗Ｒ1 により高速駆動電圧に変換された後、トランジスタＱ6 ，Ｑ10により電圧シフトされ、制御電圧ＶQ3c と同様に電圧電流変換されて、ＬＤ端子を経て、半導体レーザ１の順方向電流となる。つまり、光・電気負帰還ループ３内で半導体レーザ１の光を電圧シフトにより瞬時に高速変調する電流駆動部２４を構成している。この電圧シフトは、トランジスタＱ6 ，Ｑ10等で構成されるエミッタフォロワを介して瞬時に半導体レーザ１の順方向電流となる。ここに、本実施の形態においては、前述したように、最終的に半導体レーザ１を駆動する駆動トランジスタ７と抵抗Ｒe とを集積回路２０に対して外付けとしており、この駆動トランジスタ７と抵抗Ｒe には、半導体レーザ１を駆動するために数十〜数百ｍＡ程度の電流を流す必要があるが、本実施の形態のような構成の場合、半導体レーザ制御部及び駆動部１２内部における電流は、駆動部（駆動トランジスタ７）につながる出力部においてもせいぜい数ｍＡで十分であるので、消費電力が低減し、集積化（ＬＳＩの開発）が容易となる。
【００３９】
この場合、電流駆動部２４における電流源５４の電流値はそのまま光出力に変換されるので、トランジスタＱ7 ，Ｑ8 及び抵抗Ｒ1 ，Ｒ2 により構成される高速の差動回路５３のスイッチングノイズや電源電圧の変動を抑制するため、本実施の形態では、トランジスタＱ9 のベースとＧＮＤとの間に安定化用のコンデンサＣ1 が接続されている。このコンデンサＣ1 の容量は、大きいほど電流源５４の安定化を図れるが、イニシャル動作に際して半導体レーザ１の微分量子効率を検出する際に、光・電気負帰還ループ３の制御速度より電流源５４の設定速度が遅くなると微分量子効率を正確に検出できなくなる不都合がある。よって、本実施の形態では、このコンデンサＣ1 が集積回路２０に対して外付け素子として設けられ、光・電気負帰還ループ３の制御速度に連動してその容量を設定することが可能とされている。よって、コンデンサＣ1 が集積回路２０内に含まれて構成される場合よりも容量を大きく設定することが容易にでき、電流源５４、従って、電流駆動部２４の一層の安定化を図ることができる。
【００４０】
次に、電源投入時や電源オフ時等の過渡時を考慮した構成及び動作について説明する。基本的に、電源投入時（電源オフ時）においては、電源電圧Ｖcc及び集積回路２０内の動作、詳細には、光・電気負帰還ループ３を構成するブロック、即ち、発光指令信号生成部２２、誤差増幅部２３及び電流駆動部２４が所定の動作状態となるまでは、半導体レーザ１の光出力は強制オフでなければならない。このような状況下で、半導体レーザ１の光出力を強制オフにするためには、差動アンプ５２における制御電圧、即ち、トランジスタＱ3 のコレクタ電位ＶQ3c を制御する必要がある。このため、差動アンプ５２に対しては電源電圧Ｖccが低い場合にも差動アンプ５２が動作するように電流を流す電流源５５が接続されている。この電流源５５はトランジスタＱ3 ，Ｑ4 のエミッタ側にコレクタが接続されたトランジスタＱ11と抵抗Ｒ4 とにより構成されている。そして、この電流源５５を電源電圧Ｖccに基づき直接動作させるため、トランジスタＱ11のベースに対してベースが接続されたトランジスタＱ12が設けられ、このトランジスタＱ12のコレクタと電源との間には抵抗Ｒ5 が接続され、エミッタとＧＮＤとの間には抵抗Ｒ6 が接続されている。ここに、電源電圧ＶccがトランジスタＱ12のベース・エミッタ間電位Ｖbe、一般には、０．７Ｖ程度を越えると、トランジスタＱ11もオンして差動アンプ５２に電流が流れ始める。一般に、半導体レーザ１は１Ｖ程度の電位がかかっても発光しないので、半導体レーザ１が動作し始める前に差動アンプ５２（従って、誤差増幅部２３）が動作して半導体レーザ１の順方向電流を制御するので、安全な半導体レーザ制御装置を実現できる。
【００４１】
また、本実施の形態では、誤差増幅部２３中の差動アンプ５２に対して半導体レーザ強制オフ部５６と電圧リミット部５７とが付加されている。半導体レーザ強制オフ部５６は、電源ラインに接続されて所定のオン信号（ERSTART 信号）によりオンするトランジスタＱ13と、このトランジスタＱ13のコレクタ側に接続されて電流引込回路となるカレントミラー回路５８をなす一対のトランジスタＱ14，Ｑ15とにより構成されており、トランジスタＱ15のコレクタが差動アンプ５２の出力ライン（トランジスタＱ3 のコレクタ）に接続されている。これにより、電源電圧Ｖcc及び集積回路２０内動作が所定の動作状態となるまではトランジスタＱ13のベースにオン信号（ERSTART 信号）が与えられてトランジスタＱ13がオンし、カレントミラー回路５８を介してトランジスタＱ3 のコレクタ電位ＶQ3c （制御電圧）から電流を流すので、トランジスタＱ3 のコレクタに接続された抵抗Ｒ7 に電流が流れる。これにより、差動アンプ５２の制御電圧が強制的にＬレベルとされ、電流駆動部２４等を経て半導体レーザ１の光出力は強制的にオフ状態に維持される。
【００４２】
ここに、強制オフが解除（オン信号（ERSTART 信号）がなくなる）されると、基本的には、半導体レーザ強制オフ部５６の動作が解除されるので、差動アンプ５２の動作が回復する。ところが、現実には半導体レーザ強制オフ部５６を設けただけでは、トランジスタＱ3 のコレクタ電位ＶQ3c を強制的にオフさせることはできるものの、トランジスタＱ3 が飽和状態に陥るため、強制オフ解除時にこのトランジスタＱ3 が飽和状態から回復する状態によっては制御電圧が不安定となってしまい、半導体レーザ１に対する制御が正常に働かないケースを生じてしまう。このようなトランジスタＱ3 の飽和状態を避けるために電圧リミット部５７が付加されている。この電圧リミット部５７はトランジスタＱ3 のコレクタ電位ＶQ3c の低下に伴いオンして電流付加回路を構成するトランジスタＱ16と、このトランジスタＱ16のベース側に接続されたトランジスタＱ17とにより構成されている。
【００４３】
従って、上述のように電源投入時に、電源電圧Ｖcc及び集積回路２０内動作が所定の動作状態となるまでは半導体レーザ強制オフ部５６によりトランジスタＱ3 のコレクタより電流を引き込むが、この電流の引き込みによりトランジスタＱ3 のコレクタ電位ＶQ3c が低下してくると、今度は、トランジスタＱ16がオンしてトランジスタＱ3 に対して余分な電流を流すことになる。これにより、トランジスタＱ3 のコレクタ電位ＶQ3c は低下して半導体レーザ１の光出力をオフさせるが、同時に、トランジスタＱ16側からの電流補給により飽和状態に陥ることはない。よって、誤差増幅部２３、特に差動アンプ５２の動作が安定し、強制オフが解除されたときには、半導体レーザ１の光出力を安定して制御することができる。
【００４４】
また、前記集積回路２０中にはタイミング生成部３１に接続されたスタートアップ部３５とともに電源部６１が設けられている。
【００４５】
図３に電源部６１のバイポーラトランジスタを用いた回路構成例を示す。この電源部６１においては、Ｑ51，Ｑ52，Ｒ21，Ｒ22，Ｒ23等で構成される回路においてバンドギャップリファレンスを形成し、
Ｖ＝（Ｑ53のエミッタ電位−Ｖbe）
が温度によりなるべく変化しないようにトランジスタのエミッタ面積や抵抗値を決定する。その結果、トランジスタＱ54，Ｑ55，Ｑ56の各々のエミッタ電位が温度特性を持たない安定電位となる。図３に示す回路構成の場合、トランジスタＱ54のエミッタに抵抗Ｒ24を接続することにより流れる電流をカレントミラー回路６３で折り返すことにより集積回路２０内で用いる基準電圧用の電流源を生成する。つまり、集積回路２０中、後述するスタートアップ部３５中等におけるVBBP端子をベース電位とするＰＮＰトランジスタを流れる電流は全て定電流源となり、VBBN端子をベース電位とするＮＰＮトランジスタを流れる電流は全て定電流源となり、各々のトランジスタのエミッタに接続される抵抗によりその電流値が決定される。
【００４６】
次に、スタートアップ部３５について説明する。このスタートアップ部３５は、電源投入時に電源電圧Ｖccがまだ所定の値に達するまでの期間に、半導体レーザ１に過大電流が流れることにより発生する半導体レーザ１の劣化や破損からの保護と、前記タイミング生成部３１において必要なイニシャライズ開始信号の生成を行う役目を担う。このスタートアップ部３５は図４に示すように第１のスタートアップ部３５ａと第２のスタートアップ部３５ｂとにより構成されている。なお、第２のスタートアップ部３５ｂに関しては、発光指令信号設定部２１とともに後述する。まず、第１のスタートアップ部３５ａでは、トランジスタＱ61，Ｑ62で構成される差動スイッチ６５において、電源電圧Ｖccが０Ｖより或る設定電位まではトランジスタＱ62がオンしており、電源電圧Ｖccが或る設定電位を超えて所定の電位となる範囲ではトランジスタＱ61がオンするように抵抗Ｒ31〜Ｒ37等を設定する。この場合、或る設定電位は、なるべく電源電圧Ｖccの所定の電位に近い電位に設定される。例えば、電源電圧の所定の電位が５．０Ｖの場合において、或る設定電位が２〜３Ｖ程度に設定した場合にはまだ集積回路２０は回路全体が所望の動作をしているとはいえないが、４．５Ｖ程度に設定すれば集積回路２０はほぼ回路全体が所望の動作をしていると考えてよく、より安全に半導体レーザ１の保護とイニシャライズ開始信号の生成とを行うことができる。
【００４７】
詳細には、トランジスタＱ62のベース電位はトランジスタＱ63のコレクタ電位をエミッタフォロワ６６を介して電圧シフトしているだけであり、トランジスタＱ62のベース電位はトランジスタＱ63のコレクタ電位により決定される。また、同様にトランジスタＱ61のベース電位はトランジスタＱ64がオフしている限りトランジスタＱ65のコレクタ電位により決定される。トランジスタＱ63のコレクタ電位は、トランジスタＱ66と抵抗Ｒ33とで構成される電流源の電流と電源電圧とより決定され、トランジスタＱ66と抵抗Ｒ33とで構成される電流源の電流をＩ1 、電源電圧をＶccとすると、トランジスタＱ63のコレクタ電位ＶQ63cは、
ＶQ63c＝Ｖcc−Ｉ1 ＊Ｒ31
となる。ここで、電流Ｉ1 はVBBNをベース電位とする定電流源であるので、Ｉ1 ＊Ｒ31は一定電位となる。本来、電源部６１も電源電圧より構成されているので、電源電圧が０Ｖであれば電流Ｉ1 も０となるが、或る設定電位はなるべく電源電圧の所定の電位に近い電位に設定するので、このトランジスタＱ61，Ｑ62で構成される差動スイッチ６５がスイッチングする状態（時間）においては、十分、電源部６１は機能しており、電流Ｉ1 も定電流になっているものとする。すると、ＶQ63cは電源電圧Ｖccに従い変化する。
【００４８】
トランジスタＱ65のコレクタ電位ＶQ65cは、上式と同様に、トランジスタＱ67と抵抗Ｒ34とで構成される電流源の電流をＩ2 とすると、
ＶQ65c＝Ｖcc−Ｉ2 ＊Ｒ32
となる。ここで、抵抗Ｒ34，Ｒ35が等しい抵抗値を有するものとして抵抗Ｒ36を流れる電流を考えると、
Ｖcc＝（Ｉ2 ＋Ｉ3 ）＊Ｒ36＋Ｖbe＋Ｉ2＊Ｒ35
となる。ここで、電流Ｉ3 はトランジスタＱ68と抵抗Ｒ37とで構成される定電流源の電流値、Ｖbeはトランジスタのベース・エミッタ間電圧である。
【００４９】
上式より、
ＶQ65c＝Ｉ3＊Ｒ36＋Ｖbe＋Ｉ2＊（Ｒ36＋Ｒ35−Ｒ32）
となる。ここで、Ｉ3＊Ｒ36 は電流Ｉ1 と同様に一定電位となり、Ｖbeもほぼ一定電位となるので、
Ｒ36＋Ｒ35＝Ｒ32
であれば、トランジスタＱ65のコレクタ電位ＶQ65cは電源電圧に依存しない一定電位にすることができる。つまり、トランジスタＱ65のコレクタ電位ＶQ65cは一定電位であり、トランジスタＱ63のコレクタ電位ＶQ63cは電源電圧Ｖccに従い変化するので、双方の電位を適当に設定することにより、電源投入時に電源電圧の変化に応じてトランジスタＱ61，Ｑ62で構成される差動スイッチ６５を適当なタイミングでスイッチングさせることが可能となる。その結果、電源電圧Ｖccが０Ｖより或る設定電位まで、つまり、トランジスタＱ62がオンしている状態では、トランジスタＱ62を流れるコレクタ電流はカレントミラー回路６７により反転され、トランジスタＱ69，Ｑ70がオンとなり、TDSTART端子 とPD端子との電位を強制的にほぼＶccと同電位にする。具体的制御としては、受光素子２のＰＤ端子の電位を強制的にＨレベルとすることにより誤差増幅器２３の出力が強制的なＬレベルとされ、半導体レーザ１の順方向電流が流れないように抑制することで半導体レーザ１の保護を行う。また、同時に、後述するように、TDSTART端子 の電位を強制的にＨレベルとすることで、タイミング生成部３１における発振回路を強制的に発振しないように抑制する。そして、電源電圧Ｖccが或る設定電位以上になる、つまり、トランジスタＱ61がオン状態に変化すると、半導体レーザ１の保護を解除して通常動作状態とし、かつ、前記タイミング生成部３１における発振回路の発振抑制を解除することにより発振開始信号とする。同時に、前記タイミング生成部３１の電流源を生成するVPTDSTART端子電位 を出力する。
【００５０】
前記タイミング生成部３１は、例えば、遅延回路を用いて構成することも可能であるが、本実施の形態では、発振回路とバイアス回路とラッチ回路とにより構成されている。概略的には、発振回路において生成された発振信号をラッチ回路にてラッチし、ラッチしたデータを次段に順次伝達することにより、例えば、Ｔ０〜Ｔ５なる６個のタイミング信号を生成し、最終タイミングと同時に前記発振回路を強制的に発振しないように抑制する構成とされている。前記微分量子効率検出部３２は、例えば、前記誤差増幅器２３の誤差出力中のピーク値を検出するサンプルホールド回路３８と、このサンプルホールド回路３８の出力値を所定値と比較する比較器３９とにより構成されている（図９参照）。前記メモリ部３３は、前記比較器３９の比較結果を前記タイミング生成部３１により生成されるタイミングＴ１〜Ｔ５に同期して保持する機能を有する。前記加算電流設定部３４は、例えば、５ビットのＤ／Ａ変換器により構成されている。これらのタイミング生成部３１、微分量子効率検出部３２、メモリ部３３及び加算電流設定部３４も各々バイポーラトランジスタにより集積化されて構成されている。
【００５１】
そこで、まず、前記タイミング生成部３１における発振回路３６のバイポーラトランジスタによる回路構成例を図５に示す。また、イニシャライズ時の概略動作を図８に示す。トランジスタＱ22のコレクタ電位ＶQ22cが図８中の発振動作として表され、このトランジスタＱ22のコレクタ電流が、トランジスタＱ24，Ｑ25で構成される差動スイッチ４６によりオン、オフし、トランジスタＱ22のコレクタ電流がオンの時にトランジスタＱ21のコレクタ電流よりも大きい場合には、トランジスタＱ22のコレクタ電位ＶQ22cは、各々の電流がコンデンサＣ1 へのチャージ、ディスチャージを繰り返すことにより発振する。
【００５２】
まず、図８中に示すタイミング０、即ち、電源投入時より、前記スタートアップ部３５から発振開始タイミング信号ＴＳが送られてくるまでの間は、TDSTART 端子の電位は強制的にＨレベル（殆どＶccと同電位）であり、また、VPTDSTART 端子は０Ｖであるので、VPTDSTART 端子より生成されるトランジスタＱ23のコレクタ電流は０であり、差動スイッチ４６もトランジスタＱ25がＬレベルであるが、トランジスタＱ23のコレクタ電流が０であるので、トランジスタＱ22のコレクタ電流も０となっている。
【００５３】
ここに、ラッチ回路３７の最終段の構成を示す図７を参照すると、VPTDSTART 端子の電位は０Ｖ、トランジスタＱ31のコレクタ電流は０Ａである。この結果、トランジスタＱ23のベース電位はＶccであり、トランジスタＱ23のコレクタ電流は０Ａとなる。また、差動スイッチ４６において、トランジスタＱ23のコレクタ電流が０Ａであり、トランジスタＱ25のベース電位がＬレベルであるので、トランジスタＱ22のコレクタ電流は０Ａとなる。
【００５４】
その後、発振開始タイミング信号ＴＳを過ぎると、トランジスタＱ22のコレクタ電流が流れ始め、差動スイッチ４６においてトランジスタＱ25がＬレベルであるので、トランジスタＱ23のコレクタ電流がトランジスタＱ22，Ｑ26によるカレントミラー回路４７により折り返され、トランジスタＱ22のコレクタ電流となる。このタイミングＴＳでは、電源部６１の電流は０であるので、トランジスタＱ22のコレクタ電流がトランジスタＱ21のコレクタ電流より大きい場合にはトランジスタＱ22のコレクタ電位ＶQ22c、即ち、TDSTART端子電位 は、徐々に低下する。そして、トランジスタＱ24のベース電位がトランジスタＱ25のべース電位と同電位若しくはより低下する瞬間に、差動スイッチ４６が動作し、トランジスタＱ24がオンとなりトランジスタＱ26のコレクタ電流、従って、トランジスタＱ22のコレクタ電流がオフとなり、トランジスタＱ25のベース電位はトランジスタＱ24のコレクタ電流と抵抗Ｒ11とで決まる電位分上昇する。この瞬間が、タイミングＴ０である。
【００５５】
タイミングＴ０を過ぎると、トランジスタＱ22のコレクタ電流がオフとなるので、トランジスタＱ22のコレクタ電位ＶQ22c、即ち、TDSTART端子電位 は、徐々に上昇する。そして、トランジスタＱ24のベース電位がトランジスタＱ25のベース電位と同電位若しくはより上昇する瞬間に、差動スイッチ４６が反転し、トランジスタＱ22のコレクタ電流がオンとなる発振動作を繰り返す。この発振の振幅は、トランジスタＱ24のコレクタ電流と抵抗Ｒ11とで決まる電位で決定され、周期はトランジスタＱ21のコレクタ電流、トランジスタＱ22のコレクタ電流、コンデンサＣ1 の容量により決定され、これらの値を適正に決定することにより所望のタイミング信号を得ることができる。
【００５６】
このような動作において、トランジスタＱ22のコレクタ電流がトランジスタＱ21のコレクタ電流の丁度２倍の時、トランジスタＱ21のコレクタ電流と、（トランジスタＱ22のコレクタ電流）−（トランジスタＱ21のコレクタ電流）なる電流とが等しくなり、コンデンサＣ1 にチャージ、ディスチャージされる単位時間当たりの電荷量が等しくなるので、図８中に示すような、立上り時間と立下り時間とが等しい三角波となる。
【００５７】
このような発振回路３６の発振出力としてトランジスタＱ25のベースに方形波が得られ、電圧シフト、スイング量調整、反転なる処理がなされた後、図８中に示すトランジスタＱX のエミッタ電位ＶQXE の出力波形が得られる。
【００５８】
次に、前記ラッチ回路３７の１構成単位となるラッチ回路４８の回路構成例を図６に示す。前記ラッチ回路３７は、本実施の形態においては、タイミング信号Ｔ０〜Ｔ５を生成するため、ラッチ回路４８が６段に接続されて構成されるが、図６にその１構成単位となりタイミング信号Ｔ０生成用のラッチ回路４８を示す。図示例にあっては、複数のトランジスタ、抵抗を構成要素として構成されており、この内、トランジスタＱ31〜Ｑ33で１つのスイッチ４９ａを形成し、また、トランジスタＱ34〜Ｑ36で１つのスイッチ４９ｂを形成している。前記スイッチ４９ａにおいては、前記トランジスタＱ33のコレクタ電流がオンの時、トランジスタＱ31のベース電位、即ち、データをトランジスタＱ37のベース電位及びエミッタ電位に反転して出力する。また、スイッチ４９ｂにおいては、トランジスタＱ36のコレクタ電流がオンの時、トランジスタＱ34のベースがトランジスタＱ37のエミッタに接続されるので、出力をそのまま保持する動作となる。
【００５９】
トランジスタＱ33のベースをCLK 、トランジスタＱ36のベースを／CLK （信号に関して、“／”は反転を示す）、トランジスタＱ31のベースをDATA0 、トランジスタＱ37のエミッタを出力Ｑとして、これらの関係を論理式で表すと、
Ｑ＝CLK・DATA0 ＋／CLK・Ｑ
となる。
【００６０】
ここで、前述したようにトランジスタＱX （図８参照）のエミッタ電位ＶQXE 、つまり、トランジスタＱ36のベース／CLK は、タイミングＴＳよりタイミングＴ０までＨレベルで出力保持状態にあり、また、トランジスタＱ38，Ｑ39等で構成される電流源５０は、スタートアップ部３５からのVPTDSTART をベース電位とすることにより、タイミングＴＳまでは電流が０でタイミングＴＳとなる瞬間より電流が流れるので、出力ＱはタイミングＴ０までＨレベルとなっている。タイミングＴ０となると、出力Ｑが初めてＬレベルとなり、タイミングＴ０以降、トランジスタＱ31のベース（入力データ）がＬレベルであるので、出力ＱはＬレベルの状態を保持する。この状態を、図８中のトランジスタＱ37のエミッタ電位ＶQ37E（タイミング信号Ｔ０）の波形として示す。
【００６１】
図示しない次段では、CLK を反転入力し、トランジスタＱ37のエミッタ電位ＶQ37EをDATA1 とすると、
Ｑ′＝／CLK・DATA1 ＋CLK・Ｑ′
とすることで、図８中にＶQ37(1)Eで示すタイミング信号Ｔ１を得ることができる。
【００６２】
以下、同様にタイミング信号Ｔ２〜Ｔ５を得ることができる。図８中のＶQ37(n)E における“ｎ”は段数１〜５を示す。
【００６３】
さらに、図７に示すように、タイミング信号Ｔ５を生成する最終段のラッチ回路４８L において、トランジスタＱ31のコレクタ電流は発振回路３６中のトランジスタＱ23のベースに与えられており、発振回路３６を駆動させる電圧とされている。従って、トランジスタＱ23のベース電位はタイミングＴＳからタイミングＴ５までの間、供給される。しかし、トランジスタＱ23のベース電位は、タイミングＴ５となる瞬間にトランジスタＱ23のコレクタ電流をオフさせると供給されない。
【００６４】
つまり、必要なタイミング信号を生成する間のみ発振し、所望のタイミング信号を生成し終わると同時に発振を停止することで、発振回路３６の発振動作が他の回路に雑音や電流変動等の悪影響を及ぼさない回路構成とされている。
【００６５】
次に、これらのタイミング信号により制御されるイニシャライズ時の概略動作を図８のタイムチャート、図９に示す微分量子効率検出部３２の回路構成例を参照して説明する。まず、半導体レーザ１の光出力を、タイミングＴＳに強制的なオフ状態より所望の最大発光状態とする。この最大発光値は、発光指令電流生成部２２において既に設定されているものとする。そして、タイミングＴ０に入力データを全て０としてオフセット発光状態とし、この状態をタイミングＴ５まで維持した後、タイミングＴ５以降を本来の入力データを受け付ける通常動作状態とする。光・電気負帰還ループ３を動作させるためには、半導体レーザ１の光出力を完全にオフにはさせず、わずかに光らせるオフセット発光が必要であり、実際には、半導体レーザ１の光出力は、設定した最大発光とオフセット発光との間で光・電気負帰還ループ３により制御される。
【００６６】
半導体レーザ１の光出力は、イニシャライズ時、即ち、電源投入時やリセット解除時において、必ず、図８に示すようなシーケンス動作を実行することにより微分量子効率をその度に検出し、適切な加算電流値を設定する。
【００６７】
図８中に示すような最大発光とオフセット発光との差分、即ち、動作電流Ｉop−発振閾値電流Ｉthが微分量子効率であるので、微分量子効率検出部３２中のサンプルホールド回路３８においてこの差分を検出する。概略的には、この差分は、最大発光時とオフセット発光時との間における、抵抗Ｒe （図２参照）の端子間電位の差に相当する。電流駆動部２４なる電圧シフト部２５が動作していない状態においては、この差分は、電流駆動部２４のトランジスタＱ9 （図１参照）の２つのケースにおけるエミッタ電位の差に依存する。そこで、最大発光時のこのトランジスタＱ9 のエミッタ電位をサンプルホールドし、タイミングＴ０においては０であった電圧シフト部２５の電位シフト量を加算電流設定部３４により徐々に変化させて、前記差分を、電圧シフト部２５における抵抗Ｒe の電位変化とすることにより微分量子効率を検出する。
【００６８】
詳細には、図９に示すようにトランジスタＱ9 のエミッタ電位、即ち、VCOMP 端子はトランジスタＱ42のエミッタフォロワ７５を介してトランジスタＱ43のベース電位となる。このトランジスタＱ43のベース電位はトランジスタＱ45等で構成される電流源７６の電流が流れている間は、トランジスタＱ41，Ｑ46，Ｑ47，Ｑ48等で構成されるボルテージフォロワ７７によりトランジスタＱ44のベース電位と同電位となる。タイミングＴ０で電流源７６の電流をオフさせると、トランジスタＱ43のベース電位の変化はVCOMP 端子の電位変化をそのまま示すが、トランジスタＱ44のベース電位はコンデンサＣ2 の容量が大きいほど変化せず、タイミングＴ０におけるトランジスタＱ43のベース電位、つまり、最大発光時のトランジスタＱ9 （図１参照）のエミッタ電位をサンプルホールドすることが可能となる。図８中の下部にこれらのトランジスタＱ43，Ｑ44によりサンプルホールドされる概略波形を示す。
【００６９】
サンプルホールドされたこれらのトランジスタＱ43，Ｑ44のベース電位をトランジスタＱ49，Ｑ50等による比較器３９に入力してその大小を比較し、比較結果をタイミング信号Ｔ１〜Ｔ５に同期してメモリ部３３にて保持する。従って、このメモリ部３３は、特に構成例を図示しないが、比較器３９の比較出力をタイミング信号Ｔ１〜Ｔ５に同期して保持し得る機能を有していればよく、例えば、タイミング生成部３１で用いたような５段のラッチ回路で構成し、比較器３９の比較においてトランジスタＱ43側のベース電位がトランジスタＱ44側のベース電位よりも高い場合にＬレベルを出力するように構成すればよい。
【００７０】
加算電流設定部３４は、２段の差動スイッチで構成される５個のスイッチと、これらのスイッチ部の電流源に電流を供給するカレントミラー回路と、各スイッチ部の出力を加算して電流駆動部２４（高速電圧シフト部２５）の出力とするカレントミラー回路とにより構成されている。ここに、５個のスイッチ部により基本的に５ビットのＤ／Ａ変換器が構成され、これらのスイッチ部の電流源は、最小ビット電流をＩ1 とすると、次のビットのスイッチ部では２＊Ｉ1 、さらに上位ビットのスイッチ部毎に４＊Ｉ1 ，８＊Ｉ1 ，１６＊Ｉ1 となるように設定されている。これにより、スイッチ部全体の出力電流としては最大３１＊Ｉ1 となり、この時に、電流駆動部２４（電圧シフト部２５）において設定される最大電流（最大電圧）が、前述した（動作電流Ｉop）−（発振閾値電流Ｉth）の最大値よりも大きくなるように設定する。
【００７１】
ここで、タイミングＴ０に、図８に示すように半導体レーザ１の光出力を最大発光状態よりオフセット発光状態とすると同時にスイッチ部の最上位ビットの電流を強制的に出力する。この状態では、最大発光状態からオフセット状態となって最上位ビットのスイッチ部の電流を強制的に出力することにより電圧シフト部の端子間電位にも電位変化を生ずるので、光・電気負帰還ループ３なる制御系により半導体レーザ１の光出力がオフセット発光状態となるように制御が働くので、これらの電位変化の差分を補うように変化する。このような変化分を微分量子効率検出部３２において検出しその出力を最大発光状態と比較し、その比較結果をメモリ部３３に格納する。メモリ部３３ではこの結果をタイミングＴ１においてラッチし、加算電流設定部３４の最上位ビットのスイッチ部を再設定し、最大発光状態の電位より大きい場合にはオフ、小さい場合にはオンとする。ここで、タイミングＴ１−Ｔ０は、この間に光・電気負帰還ループ３なる制御系が十分収束する時間に設定する必要がある。
【００７２】
タイミングＴ１においてもタイミングＴ０の場合と同様に、上位２ビット目を強制的に出力させ、タイミングＴ２にてその結果を再設定する。本実施の形態では、微分量子効率を５ビット分のＤ／Ａの精度で検出しているので、５ビット分、同様に繰り返して行う。この時のベース電位の変化の様子を図示すると、図８中の下部に示すトランジスタＱ44のベース電位の場合と同様になる。この場合の図示例は、下位ビットより順に
１，１，１，０，１
となった場合の波形を示している。
【００７３】
本実施の形態では、微分量子効率検出部３２及び加算電流設定部３４の検出精度を５ビットとしているが、さらにビット数を増やして検出精度を上げれば、図１７（ｂ）に示す光出力波形において、ＰS 分の光出力分が所望の光出力となり、光・電気負帰還ループ３なる制御系による光出力の制御分が少なくなり、光出力波形がより理想的な方形波に近付く。
【００７４】
次いで、パルス幅変調・強度変調信号生成部を構成する発光指令信号設定部２１及び発光指令信号生成部２２のバイポーラトランジスタを用いた回路構成例を図１０ないし図１２に示す。図１０が発光指令信号設定部２１、図１１が発光指令信号生成部第１構成部２２ａ、図１２が発光指令信号生成部第２構成部２２ｂを示す。
【００７５】
まず、発光指令信号設定部２１の構成としては、発光指令信号生成部２２の電流設定、加算電流設定部３４の電流設定、発光指令信号生成部２２の電流のベース電流補償部、及び、発光指令信号生成部２２の電流と加算電流設定部３４の電流とを連動させて外部信号より調整する部分により構成されており、各々の部分を図１０に示す回路例により説明する。
【００７６】
発光指令信号生成部２２の電流設定は、トランジスタＱ71のエミッタ電位と抵抗Ｒ41とにより行われる。ここに、前記発光指令信号生成部２２の電流は、直流的には受光素子２のモニタ電流であるので、集積回路２０（ＬＳＩ）内部の温度変化の影響を受けない電流とする必要がある。つまり、トランジスタＱ71のエミッタ電位は安定な電位、抵抗Ｒ41は絶対精度の要求される抵抗である必要がある。このため、トランジスタＱ71のエミッタ電位は電源部６１において生成した安定電位であるVREF11端子電位をトランジスタＱ72〜Ｑ75等で構成されるボルテージフォロワ７１を介して生成し、この端子を外部端子として、抵抗Ｒ41を絶対精度、温度特性の良好な外付け抵抗若しくは可変抵抗とする。この抵抗Ｒ41の抵抗値を変化させることにより半導体レーザ１及び受光素子２の特性に合わせて所望の光出力を得るための調整が可能となる。
【００７７】
加算電流設定部３４の電流設定はトランジスタＱ71のエミッタ電位を基準にトランジスタＱ71，Ｑ76，Ｑ77を介してトランジスタＱ71のエミッタ電位とほぼ同電位となるトランジスタＱ78のエミッタ電位と抵抗Ｒ42とにより決定し、IDA2SET 端子より加算電流設定部３４へ出力する。
【００７８】
発光指令信号生成部２２の電流のベース電流補償部は、トランジスタＱ77のベース電流により行う。発光指令信号生成部２２の電流は、上述したように外部の受光素子２により決定される絶対電流である必要があるが、例えば、図１０に示す回路構成例の場合、トランジスタＱ71のエミッタ電位と抵抗Ｒ41とで決定される基準電流は絶対電流であるがその電流がカレントミラー回路７２で反転された後、例えば、最下位ビットを流れる発光指令信号生成部２２での電流は、スイッチトランジスタＱ81〜Ｑ83を経由してＰＤ端子より電流を引くので、これらのスイッチトランジスタを３個経由していることによる各々のトランジスタのベース電流誤差が発生している。最下位ビットだけでなく、他のビットに関しても同様である。このようなベース電流誤差を補償するためにトランジスタＱ77のベース電流量を調整する。即ち、基準となる電流に対してその基準電流のベース電流を経由するスイッチトランジスタの数だけ加算することにより、ベース電流による誤差電流の発生や特性変化を抑制することが可能となり、容易にベース電流補償を行える。
【００７９】
次に、発光指令信号生成部２２の電流と加算電流設定部３４の電流とを連動して外部信号より調整する部分について説明する。前述したように、発光指令信号生成部２２の電流設定と加算電流設定部３４の電流設定とはトランジスタＱ71のエミッタ電位と抵抗Ｒ41とにより決定され、また、上述したようにトランジスタＱ71のエミッタ電位はVREF11端子電位を入力とし、トランジスタＱ72〜Ｑ75等で構成されるボルテージフォロワ７１の出力となっているが、VREF11端子と並列に抵抗Ｒ43，Ｒ44、トランジスタＱ79を介してVCONT 端子より制御電圧を入力させる構成とすることにより、この制御電圧によってトランジスタＱ71のエミッタ電位を変化させる。つまり、発光指令信号生成部２２の電流と加算電流設定部３４の電流とを連動させて増減させることが可能となる。
【００８０】
例えば、抵抗Ｒ44，Ｒ45の抵抗値が等しい場合には、VREF11端子の電位ＶVREF11とVCONT 端子の電位ＶVCONT とは等価となり、トランジスタＱ71のエミッタ電位Ｖq71eは、
Ｖq71e＝（ＶVREF11＋ＶVCONT ）／２
となる。例えば、電位ＶVREF11を１〔Ｖ〕とし、電位ＶVCONT を０〜２〔Ｖ〕動かすとトランジスタＱ71のエミッタ電位Ｖq71eは０．５〔Ｖ〕〜１．５〔Ｖ〕動かすことが可能となる。
【００８１】
この場合の概略波形を図１３に示す。一般に、レーザプリンタ等において、半導体レーザ１の光出力をポリゴンミラー等を介して感光体等にスキャニング露光する場合に、感光体までの距離や収束しているビームの形状の変化などの影響により、所謂光学系におけるシェーディングを生じ、その補正等をするために半導体レーザ１の光出力をダイナミックに微調整し、若しくは、光量設定時に微調整する等のニーズがある。図１３（ａ）は初期状態の光出力波形を示し、図１３（ｂ）（ｃ）に動作時において発光指令信号生成部２１の電流を変化させた場合の光出力波形を示し、何れにしても定常出力としては制御系（光・電気負帰還ループ３）による制御により所望の光出力が得られるが、立上り時には、発光指令信号生成部２２の電流を大きくしただけの場合には図１３（ｂ）に示すように鈍った波形となる（発光指令信号生成部２２の電流を小さくしただけの場合にはオーバシュート波形となってしまう）。この点、上記のように発光指令信号生成部２２の電流と加算電流設定部３４の電流とを連動させて増減させた場合には、図１３（ｃ）に示すようになる。即ち、その加算電流設定部３４における電流設定値が連動して変化するので、上述したシェーディング補正や半導体レーザ１の光出力の微調整時にも、どのようにVCONT 端子を動かしても常に図１３（ｃ）に示すような制御系の制御量が小さくなり、理想的な方形波を得ることができる。
【００８２】
ところで、発光指令信号生成部２１との関連で前記第２のスタートアップ部３５ａについて説明する。前述したようにトランジスタＱ71のエミッタ電位Ｖq71eはボルテージフォロワ７１の出力であり、その制御速度や安定性をコンデンサＣ3 （図１０参照）により制御しているが、電源投入時、電源がこのボルテージフォロワ７１より高速に立上るとすると、トランジスタＱ71のエミッタ電位が所望の値となる以前に加算電流設定部３４の設定等が行われることになり、半導体レーザ１の光出力が所望の値や光出力とならなくなってしまう可能性がある。この第２のスタートアップ部３５ａはこの課題を解決するためのものであり、トランジスタＱ71のエミッタ電位、即ち、VR端子の電位が或る設定電位を超える（ボルテージフォロワ７１が動作状態となる）まで、第１のスタートアップ部３５ａと同様にタイミング生成部３１を起動せず、トランジスタＱ71のエミッタ電位VRが或る設定電位に達して初めてタイミング生成部３１を起動させるように構成されている。なお、図４に示すスタートアップ部３５においては、第１のスタートアップ部３５ａと第２のスタートアップ部３５ｂとが論理積（ＡＮＤ）接続されており、電源電圧Ｖccと発光指令信号生成部２１の電流との両方がともに所望の状態となって初めてイニシャライズ及び全回路動作を開始させる構成とされている。
【００８３】
次いで、発光指令信号生成部２２について説明する。この発光指令信号生成部２２は５ビット（ｂ０，ｂ１，ｂ２，ｂ３，ｂ４）のＤ／Ａ変換器と電流加算駆動部とを含み、さらに発光指令信号生成部２２用の電流補償部、オフセット電流生成部を含んで構成されている。発光指令信号生成部２２は、２つの５ビットＤ／Ａ構成を並列に持ち、前述したような発光指令信号生成部第１構成部２２ａと発光指令信号生成部第２構成部２２ｂとにより構成されている。
【００８４】
もっとも、発光指令信号生成部第１構成部２２ａに関して、より高精度に光出力を設定したい場合であれば、Ｄ／Ａ変換器のビット数を増やしてもよい。或いは、パルス幅変調を主体とする場合であれば、Ｄ／Ａ変換器のビット数を減らしてもよい。さらには、その電流生成法に関しても、図示例のようにカレントミラー回路による電流の反転と抵抗ラダー型Ｄ／Ａを組合せてもよい。
【００８５】
電流加算駆動部は、電流ＩDA1 とその反転電流とを各々トランジスタＱ81，Ｑ82のエミッタ電位で検出し、エミッタフォロワＱ83，Ｑ84を介した後、誤差増幅器２３及び電流駆動部２４中の差動スイッチ４２を構成するトランジスタＱ4 ，Ｑ5 のベースに入力する。トランジスタＱ81，Ｑ82のエミッタ電位は、ＩDA1 の電流値をそのまま反映した電位となるので、トランジスタＱ4 ，Ｑ5 で構成される差動スイッチ４２においてもオン・オフの２値出力ではなく、Ｄ／Ａを５ビットで構成した場合には５ビットの電流駆動出力を高速に得ることができる。
【００８６】
また、発光指令信号生成部第２構成部２２ｂは、発光指令信号生成部第１構成部２２ａと同じ５ビットＤ／Ａ構成であり、その電流源を決定する最低電位をDA1GND端子として外部に出力している。これは、通常はＤ／Ａは発光指令信号生成部第１構成部２２ａのみの１個で十分であるので、DA1GND端子をオープン（開放）として５ビット構成の発光指令信号生成部第２構成部２２ｂを動作させない。若しくは、最初からこの発光指令信号生成部第２構成部２２ｂはなくてもよいが、受光素子２のモニタ電流のばらつき範囲が大きい、若しくは、いろいろな受光素子２（或いは、半導体レーザ１）にも利用したく発光指令信号生成部２２で設定する電流範囲が大きい場合には、あまり大きな電流変化を１つのＤ／Ａで行うと、Ｄ／Ａのリニアリティが悪くなったり、誤差電流が発生する不都合がある。このため、５ビットの発光指令信号生成部第２構成部２２ｂが付加されている。さらに、より一層のダイナミックレンジが要求される場合には、３個以上のＤ／Ａ構成を並列接続して設けるようにしてもよい。
【００８７】
次に、発光指令信号生成部２２における電流補償部について説明する。この電流補償部は発光指令信号設定部２１中の電流補償部（電流ＩDA1 から差し引かれる電流を補償する）とは異なり、電流ＩDA1 に加算される電流を補償する。即ち、トランジスタＱ1 ，Ｑ83のベース電流補償である。トランジスタＱ1 を例に採れば、トランジスタＱ1 のエミッタ電位はその下の電流源をなすトランジスタＱ85のコレクタ電流であるので、トランジスタＱ1 のベース電流はトランジスタＱ85のベース電流とほぼ同じであり、このトランジスタＱ85のベース電流を、トランジスタＱ86，Ｑ87等で構成されるカレントミラー回路８１により反転してＰＤ端子に流し込む。
【００８８】
これらの関係を式を用いて表現すると、ＮＰＮトランジスタの電流増幅率をｈfen 、ＰＮＰトランジスタの電流増幅率をｈfep 、トランジスタＱ1 のベース電流をｉb 、トランジスタＱ87のコレクタ電流をＩとすれば、まず、トランジスタＱ1 のエミッタ電流ｉ1 は、
ｉ1 ＝（１＋ｈfen ）・ｉb
であり、トランジスタＱ85のベース電流ｉ2 は、
ｉ2 ＝（１＋ｈfen）・ｉb ／ｈfen
となる。この電流がトランジスタＱ86，Ｑ87等で構成されるカレントミラー回路８１を経ることにより、トランジスタＱ87のコレクタ電流は
Ｉ＝ｉb ／｛１＋（２／ｈfep）
となる。例えば、電流増幅率ｈfep が１００であれば、Ｉ≒０．９８ｉb となるので、補償回路がない場合のＩDA1 の電流誤差がｉb であることを考慮すれば、誤差が１／５０となることが分かる。トランジスタＱ83のベース電流についても同様の回路構成で補償できる。
【００８９】
さらに、補償の精度を上げたい場合であれば、ベース電流補償型カレントミラー回路を用いれば、
Ｉ＝ｉb ／｛１＋（２／ｈfep 2）
となるので、誤差をさらに１／５０（ｈfep が１００の場合）に減らすことが可能となる。
【００９０】
さらに、オフセット電流生成部について説明する。前述したように、光・電気負帰還ループ３においてリアルタイムで半導体レーザ１の光出力を制御するためにはこの半導体レーザ１の光出力を完全に０にすることはできず、このため、半導体レーザ１の光出力の最小値を設定する必要がある。この最小値の設定を行うのがオフセット電流生成部であり、図３に示した電源部６１中、図１３に示した発光指令信号生成部第２構成部２２ｂ中に、オフセット電流を設定するオフセット電流生成部８２，８３が各々設けられている。これらのオフセット電流生成部８２，８３により生成されたオフセット電流は、ＰＤ端子において受光素子２のモニタ電流と比較され、誤差増幅器２３により半導体レーザ１の順方向電流となり、その電流値で半導体レーザ１のオフセット発光量を設定することができる。
【００９１】
まず、図３に示す電源部６１におけるオフセット電流生成部８２は、トランジスタＱ56と抵抗Ｒ25とにより構成されており、トランジスタＱ56のエミッタ電位は電源部６１において説明したように集積回路２０（ＬＳＩ）内における安定電位であり、抵抗Ｒ25を外付け抵抗若しくは可変抵抗とすることにより、所望の電流を外部より設定することができる。
【００９２】
また、発光指令信号生成部第２構成部２２ｂ中のオフセット電流生成部８３は、トランジスタＱ88と抵抗Ｒ51とで構成されており、抵抗Ｒ51を外付け抵抗若しくは可変抵抗とすることにより、所望の電流を外部より設定することができる。トランジスタＱ88のベース電位は、発光指令信号生成部２２中の電流設定部により受光素子２のモニタ電流特性等に合わせて予め設定された電位であるので、モニタ電流の大きい受光素子の場合にはこのオフセット電流生成部８３で生成されるオフセット電流も大きくなり、モニタ電流の小さい受光素子の場合にはこのオフセット電流生成部８３で生成されるオフセット電流も小さくなるように、発光指令信号生成部２２中の電流設定部と連動してオフセット電流を設定することができる。
【００９３】
このように、２つのオフセット電流生成部８２，８３で生成される電流を加算した電流がオフセット電流となるので、各々の外付け抵抗Ｒ25，Ｒ51を予め適当な抵抗値に設定することにより、受光素子２のモニタ電流特性に合わせてその都度オフセット電流を設定しなくても、所望の半導体レーザのオフセット発光を得ることができ、よって、調整工程を自動化することができる。
【００９４】
なお、本実施の形態では、５ビットＤ／Ａ構成を発光指令信号生成部第１構成部２２ａと発光指令信号生成部第２構成部２２ｂとして２つ別個に設けて発光指令信号生成部２２を構成したが、これらのＤ／Ａ構成を共通化させて１つの回路として発光指令信号生成部として構成するようにしてもよい。
【００９５】
本発明の第二の実施の形態を図１４に基づいて説明する。前記実施の形態で示した部分と同一部分は同一符号を用いて示し、説明も省略する（以下の実施の形態でも同様とする）。本実施の形態では、電流源５５を第１の電流源とした場合、電流源９１が第２の電流源として付加されている。この電流源９１はトランジスタＱ11に並列に接続されたトランジスタＱ91と抵抗Ｒ4 とにより構成されたもので、トランジスタＱ91のベースには集積回路２０の電流源用の基準電圧が与えられている。即ち、この第２の電流源９１は電源電圧Ｖccに依存しない基準電圧により動作する。また、トランジスタＱ12側に対しては基準電圧立上り後にこのトランジスタＱ12をオフさせるためのトランジスタＱ92と抵抗Ｒ91，Ｒ92とが設けられている。このトランジスタＱ92は前記トランジスタＱ12に並列に接続されているとともに、前記トランジスタＱ92のベースには集積回路２０の電流源用の基準電圧が与えられている。
【００９６】
このような構成において、電源投入時などの過渡時には前述したように第１の電流源５５の働きにより基準電圧の立上り前から差動アンプ５２が動作することにより半導体レーザ１の光出力が制御される。ところが、第１の電流源５５だけによる場合、この第１の電流源５５が電源電圧Ｖccを電源として動作するため、本来の定常動作時にあっては電源電圧Ｖccの変動の影響を受けてしまうことになる。この点、本実施の形態では、集積回路２０内の基準電圧が電源投入後に所定電圧に立ち上がると、トランジスタＱ92がオンしてトランジスタＱ12のコレクタ電流を吸い込むのでトランジスタＱ12がオフに切換えられる。同時に、トランジスタＱ91もオン状態となり、差動アンプ５２に対して第２の電流源９１が機能することになる。即ち、電源電圧Ｖccが低い過渡動作時には第１の電流源５５が機能するが、集積回路２０内の基準電圧が立ち上がると第１の電流源５５に代わって電源電圧Ｖccに依存しない第２の電流源９１が差動アンプ５２の基準電流源となる。よって、定常動作時にも、電源電圧変動の影響を受けることなく安定に動作する半導体レーザ制御装置となる。
【００９７】
本発明の第三の実施の形態を図１５に基づいて説明する。本実施の形態では、第２の電流源９１に代えて、電源電圧変動抑制部９２が誤差増幅部２３中に付加されている。この電源電圧変動抑制部９２は電源電圧ＶccラインとＧＮＤとの間に接続されたトランジスタＱ92と抵抗Ｒ93，Ｒ94とによる電流源９３と、差動アンプ５２のトランジスタＱ3 のコレクタとＧＮＤとの間に接続されたトランジスタＱ93と抵抗Ｒ95とによる電流源９４とよりなり、トランジスタＱ92のベースは集積回路２０の基準電圧ラインに接続され、トランジスタＱ93のベースはトランジスタＱ92のコレクタに接続されている。
【００９８】
このような構成において、電源電圧Ｖccに基づき動作する電流源５５のみによる場合に、定常動作時に電源電圧Ｖccが変動した場合に変動して問題となるのは、差動アンプ５２の制御電圧、即ち、トランジスタＱ3 のコレクタ電位ＶQ3C である。従って、このコレクタ電位ＶQ3C の変動を抑制できれば問題はない。
【００９９】
いま、電流源９３に流れる電流をＩ4 、電流源９４に流れる電流をＩ5 、トランジスタＱ3 のコレクタ電流をＩc とすると、電流Ｉ5 は、
Ｉ5 ＝（Ｖcc−Ｉ4・Ｒ93−Ｖbe）／Ｒ95
であるので、トランジスタＱ3 のコレクタ電位ＶQ3C は、
となる。ここで、Ｒ7 ＝Ｒ95とすれば、
ＶQ3C ＝Ｉ4 ・Ｒ93−Ｉc ・Ｒ7 ＋Ｖbe
となる。
【０１００】
この式によれば、Ｉ4 ・Ｒ93もＩc ・Ｒ7 も集積回路２０の基準電圧に基づき生成される安定電位であり、Ｖbeはトランジスタのばらつきや温度により変化はするが半導体レーザ１が変調駆動される時間よりも十分に長い時間オーダでの変化であるので、トランジスタＱ3 のコレクタ電位ＶQ3C は電源電圧Ｖccの変動が抑制された安定電位と考えてよいものとなる。よって、差動アンプ５２の電流源として電流源５５を設けただけの構成でも支障ないものとなる。
【０１０１】
【発明の効果】
請求項１記載の発明によれば、入力データに基づいて、前記入力データに対してパルス幅変調と強度変調とを同時に行う発光指令信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザと、前記半導体レーザの光出力をモニタする受光素子とともに光・電気負帰還ループを形成して前記受光素子から得られる前記半導体レーザの光出力に比例した受光信号と前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号とが等しくなるように前記半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電流により前記半導体レーザの駆動を制御するように生成されて前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号に応じた駆動電流を前記半導体レーザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅部と電流駆動部とを１チップの集積回路で形成するとともに、誤差増幅部中に、電源投入時に電源電圧が所定電圧に達し集積回路内動作が所定の動作状態となるまでは強制的に半導体レーザの光出力をオフさせる強制ＬＤオフ部と、前記誤差増幅部の飽和を抑制する電圧リミット部とを備えるので、より小型で省電力化を達成し得る集積化れた構成の下に、電源投入時に電源電圧が所定電圧に達し集積回路内動作が所定の動作状態となるまでは半導体レーザの光出力をオフさせることで、光・電気負帰還ループ中に含まれる誤差増幅部に起因する電源投入時等の過渡動作時の集積回路若しくは半導体レーザの保護・安全を図ることができ、また、電圧リミット部により誤差増幅部の飽和を抑制することにより、半導体レーザの強制オフが解除されたときの動作の安全性を確実に確保することができる。
【０１０２】
また、請求項１記載の発明によれば、前記半導体レーザ制御装置において、誤差増幅部は、受光信号と発光指令信号との比較に基づく信号が入力される一対のトランジスタによる差動アンプを備え、強制ＬＤオフ部は、電源投入時に電源電圧が所定電圧に達し集積回路内動作が所定の動作状態となるまでは前記差動アンプのトランジスタ出力を引き込む電流引込回路よりなり、電圧リミット部は、前記差動アンプのトランジスタ出力低下に伴いオンして前記トランジスタに余分な電流を流す電流付加回路よりなるので、請求項１記載の発明の機能を確実に実現できる上に、集積回路中に集積化構成することも容易となる。
【０１０３】
請求項２記載の発明によれば、請求項１記載の発明と同様な集積化構成の下に、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる電流源を備えるので、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することにより、半導体レーザが動作し始める前からその順方向電流の制御を行なえ、集積回路若しくは半導体レーザの保護・安全を確実に図ることができる。
【０１０４】
請求項３記載の発明によれば、請求項１記載の発明と同様な集積化構成の下に、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる第１の電流源と、集積回路内の基準電圧に基づき生成されて基準電圧の立上り後には前記第１の電流源に代わり前記誤差増幅器を動作させる第２の電流源とを備えるので、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することにより、半導体レーザが動作し始める前からその順方向電流の制御を行なえる上に、基準電圧が立上った後は基準電圧に依存する安定した第２の電流源による制御に移行することにより、電源電圧の変動の影響を受けない安定した制御を行なえ、電源投入時から定常動作に渡って、常に、集積回路若しくは半導体レーザの保護・安全を確実に図ることができる。
【０１０６】
請求項４記載の発明によれば、請求項１記載の発明と同様な集積化構成の下に、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる電流源と、前記電源電圧の変動分を抑制する電源電圧変動抑制部とを備えるので、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することにより、半導体レーザが動作し始める前からその順方向電流の制御を行なうことができる上に、基準電圧が立上った後は電源電圧変動抑制部により電源電圧の変動が抑制された状態での制御となることにより、電源電圧の変動の影響を受けない安定した制御を行なうことができ、電源投入時から定常動作に渡って、常に、集積回路若しくは半導体レーザの保護・安全を確実に図ることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の誤差増幅部及び電圧シフト部の構成例を示す回路図である。
【図２】全体構成を示す概略ブロック図である。
【図３】電源部の構成例を示す回路図である。
【図４】スタートアップ部の構成例を示す回路図である。
【図５】発振回路の構成例を示す回路図である。
【図６】ラッチ回路の構成例を示す回路図である。
【図７】最終段のラッチ回路の構成例を示す回路図である。
【図８】各部の波形を示すタイムチャートである。
【図９】微分量子効率検出部の構成例を示す回路図である。
【図１０】発光指令信号設定部の構成例を示す回路図である。
【図１１】第１の発光指令信号生成部の構成例を示す回路図である。
【図１２】第２の発光指令信号生成部の構成例を示す回路図である。
【図１３】連動の有無による光出力制御例を示す特性図である。
【図１４】本発明の第二の実施の形態の誤差増幅部及び電圧シフト部の構成例を示す回路図である。
【図１５】本発明の第三の実施の形態の誤差増幅部及び電圧シフト部の構成例を示す回路図である。
【図１６】従来の電流駆動部によるＩDA2 加算方式を示す回路図である。
【図１７】ＩDA2 に伴うＰS の有無による光出力制御例を示す特性図である。
【図１８】パルス幅強度混合方式用の構成例を示すブロック図である。
【図１９】パルス幅強度混合方式の光出力とドットイメージとの関係を示す模式図である。
【図２０】その波形生成法を示すタイムチャートである。
【符号の説明】
１ 半導体レーザ
２ 受光素子
３ 光・電気負帰還ループ
２０ 集積回路
２１，２２ パルス幅変調・強度変調信号生成部
２３ 誤差増幅部
２４ 電流駆動部
５２ 差動アンプ
５５ 電流源、第１の電流源
５６ 半導体レーザ強制オフ部
５７ 電圧リミット部
５８ 電流引込回路
９１ 第２の電流源
９２ 電源電圧変動抑制部
Ｑ3 ，Ｑ4 一対のトランジスタ
Ｑ16 電流付加回路
Ｃ1 コンデンサ
【発明の属する技術分野】
本発明は、レーザプリンタ、デジタル複写機、光ディスク装置、光通信装置等における光源として用いられる半導体レーザを駆動制御するための半導体レーザ制御装置に関する。
【０００２】
【従来の技術】
半導体レーザは極めて小型であって、かつ、駆動電流により高速に直接変調を行うことができるので、近年、レーザプリンタ等の光源として広く使用されている。
【０００３】
しかし、半導体レーザの駆動電流と光出力との関係は、温度により著しく変化するので、半導体レーザの光強度を所望の値に設定しようとする場合に問題となる。この問題を解決して半導体レーザの利点を活かすために、従来、様々なＡＰＣ（Ａutomatic Ｐower Ｃontrol）回路が提案されている。
【０００４】
このＡＰＣ回路は以下の▲１▼〜▲３▼の３つの方式に大別される。
▲１▼ 半導体レーザの光出力を受光素子によりモニタし、この受光素子に発生する半導体レーザの光出力に比例する受光電流に比例する信号と、発光レベル指令信号とが等しくなるように、常時、半導体レーザの順方向電流を制御する光・電気負帰還ループにより半導体レーザの光出力を所望の値に制御する方式。
▲２▼ パワー設定期間内には半導体レーザの光出力を受光素子によりモニタし、この受光素子に発生する受光電流（半導体レーザの光出力に比例する）に比例する信号と、発光レベル指令信号とが等しくなるように半導体レーザの順方向電流を制御し、パワー設定期間外にはパワー設定期間中に設定した半導体レーザの順方向の値を保持することにより、半導体レーザの光出力を所望の値に制御するとともに、パワー設定期間外にはパワー設定期間中に設定した半導体レーザの順方向電流を情報に基づいて変調することにより半導体レーザの光出力に情報を載せる方式。
▲３▼ 半導体レーザの温度を測定し、その測定した温度信号によって半導体レーザの順方向電流を制御したり、又は、半導体レーザの温度を一定とするように制御することで、半導体レーザの光出力を所望の値に制御する方式。
【０００５】
半導体レーザの光出力を所望の値とするためには、▲１▼の方式が望ましい。しかし、受光素子の動作速度や、光・電気負帰還ループを構成している増幅素子の動作速度等の限界により制御速度に限界が生じる。例えば、制御速度の目安として、光・電気負帰還ループの開ループでの交叉周波数を考慮した場合、この交叉周波数をｆ0 としたとき、半導体レーザの光出力のステップ応答特性は、
Ｐout ＝Ｐ0｛１−exp(−２πｆ0ｔ）｝
Ｐout ；半導体レーザの光出力
Ｐ0 ；半導体レーザの設定された光強度
ｔ ；時間
により近似される。
【０００６】
半導体レーザの多くの使用目的では、半導体レーザの光出力を変化させた直後から、設定された時間τ0 が経過するまでの全光量（光出力の積分値∫Ｐout・ｄｔ）が所定の値となることが必要とされ、
∫Ｐout ・ｄｔ＝Ｐ0・τ0｛１−（１／２πｆ0τ0 )［１−exp（−２πｆ0τ0 )］｝
のような式で表される。
【０００７】
仮に、τ0 ＝５０ns、誤差の許容範囲を０．４％とした場合、ｆ0 ＞８００ＭＨｚとしなければならず、これは極めて困難である。
【０００８】
また、▲２▼の方式では、▲１▼の方式による上記のような問題は発生せず、半導体レーザを高速に変調することが可能であるので多用されている。しかし、この▲２▼の方式によると、半導体レーザの光出力を常時制御している訳ではないので、外乱等により容易に半導体レーザの光量変動を生じてしまう。外乱としては、例えば、半導体レーザのドゥループ特性があり、半導体レーザの光量はこのドゥループ特性により容易に数％程度の誤差を生じてしまう。半導体レーザのドゥループ特性を抑制する試みとして、半導体レーザの熱時定数に半導体レーザ駆動電流の周波数特性を合わせて補償する方法などが提案されているが、半導体レーザの熱時定数は各半導体レーザ毎に個別にばらつきがあり、また、半導体レーザの周囲環境により異なる等の問題がある。
【０００９】
このような点を考慮した改良方式が、例えば、特開平２−２０５０８６号公報により提案されている。同公報によれば、図１６に示すように、半導体レーザ１の光出力を受光素子２によりモニタし、その出力と発光レベル指令信号（DATA）とが等しくなるように、常時、半導体レーザ１の順方向電流を制御する光・電気負帰還ループ３と、発光レベル指令信号（DATA）を半導体レーザ１の順方向電流に変換する電流駆動部４とを有し、光・電気負帰還ループ３の制御電流と電流駆動部４により生成された駆動電流の和（又は、差）の電流によって半導体レーザ１の光出力を制御する方式が開示されている。図示例では、前記光・電気負帰還ループ３は半導体レーザ１と受光素子２とＩDA1 なる定電流源５と反転増幅器６とにより構成され、この反転増幅器６の出力により、抵抗Ｒe とともに半導体レーザ１に直列に接続された駆動トランジスタ７を駆動制御するように構成されている。また、電流駆動部４はＩDA2 なる定電流源８により構成されている。
【００１０】
これによれば、半導体レーザ１を電流駆動部４により直接駆動する電流に相当する光出力をＰS とした場合、半導体レーザ１の光出力のステップ応答特性は、
Ｐout ＝Ｐ0 ＋（ＰS −Ｐ0 )｛１−exp(−２πｆ0ｔ )｝
で近似される。ＰS ≒Ｐ0 であれば、瞬時に半導体レーザの光出力がＰ0 に等しくなるので、ｆ0 の値は光・電気負帰還ループ３のみの場合に比べて小さくてよい。図１７（ａ）が光・電気負帰還ループ３のみによる場合の光出力の変化の様子を示すのに対し、図１７（ｂ）は電流駆動部４による定電流分ＩDA2 が付加された場合の光出力の変化の様子を示す。現実的には、ｆ0 ＝４０ＭＨｚ程度であればよく、この程度の交叉周波数であれば容易に実現できる。
【００１１】
次に、レーザプリンタを例に採り、１ドット多値化技術の経緯について説明する。レーザプリンタは、当初、ラインプリンタに代わるノンインパクトプリンタとして開発されたが、レーザプリンタの高速高解像性からイメージプリンタとしての適用が早くから検討され、ディザ法をベースとした様々な記録方法が実用化されている。また、近年の半導体技術の急速な進展により、処理可能な情報量が急速に増大し、レーザプリンタにおいては、１ドット多値化技術が実用化され、より確実にイメージプリンタとしての地位を固めつつある。しかしながら、現行の多値化レベルはハイエンド機においては８ビット相当の出力レベルを備えているが、ローエンド機では高々寡値程度に抑えられている。これは、一因としては情報量の多さもあるが、主として、１ドット多値化出力を実現する半導体レーザ制御変調部の回路規模が大きく高価であることによる。
【００１２】
現在、１ドット多値化出力を行う半導体レーザ制御変調方式としては、
Ａ．光強度変調方式
Ｂ．パルス幅変調方式
Ｃ．パルス幅強度混合変調方式
が提案されている。
【００１３】
Ａ．光強度変調方式（ＰＭ＝Ｐower Ｍodulation）
光出力自身を変化させて記録する方式であり、中間露光領域を利用して中間調記録を実現するため、印字プロセスの安定化が重要な要件であり、印字プロセスに対する要求が厳しくなる。しかしながら、半導体レーザの制御変調は容易となる。
【００１４】
Ｂ．パルス幅変調方式（ＰＷＭ＝Ｐulse Ｗidth Ｍodulation）
光出力レベルとしては２値であるが、その発光時間（つまり、パルス幅）を変化させて記録する方式であるので、ＰＭ方式と比較すると、中間露光領域の利用度が少なく、さらに、隣接ドットを結合させることにより中間露光領域を一層低減させることが可能となる（印字プロセス安定性に対する要求が低減する）。しかし、パルス幅設定を８ビット、かつ、隣接ドット結合を実現する場合には半導体レーザ制御変調部の構成は複雑となる。
【００１５】
Ｃ．パルス幅強度混合変調方式（ＰＷＭ＋ＰＭ方式）
ＰＭ方式では印字プロセスの安定化への要求が厳しくなり、ＰＷＭ方式では半導体レーザ制御変調部が複雑となる問題を有することから、これらのＰＭ方式とＰＷＭ方式とを組み合わせた方式であり、例えば、特開平６−３４７８５２号公報中に開示されている。
【００１６】
この変調方式は、基本的には２値記録方式であり、印字プロセスに対して安定であるＰＷＭ方式を基調とし、そのパルス間の移り変わり部をＰＭ方式により補完する方式である。この変調方式は、同じ階調数を実現する場合、各々単独の変調方式に比較して、必要となるパルス幅数、パワー値数が組み合わせることにより少なくなるので、各々の方式分の構成を容易に達成でき、印字プロセスに対して安定であると同時に集積化に適しており、小型化・低コスト化を図ることができる。
【００１７】
このような変調方式を実現するため、半導体レーザ制御装置には、基本的には図１８に示すような画像データと画素クロックとを入力とするパルス幅生成部及びデータ変調部１１が設けられ、このパルス幅生成部及びデータ変調部１１が図１６に例示したような回路構成の半導体レーザ制御部及び半導体レーザ駆動部１２に対する発光レベル指令信号なるDATAを出力するように構成されている。即ち、入力される画像データに従ってパルス幅生成部及びデータ変調部１１によりＰＷＭ方式を基調とし、その移り変わり部をＰＭ方式により補完する。その半導体レーザの光出力波形の基本概念図を図１９に示す。図１９にはパルス幅３値、パワー６値の合計１８階調を出力する場合における半導体レーザの光出力波形を模式的に示すものである。
【００１８】
この変調方式は、図示のように基本的にはＰＷＭ方式であるので、中間露光領域を利用する強度変調部は最小パルス幅で出力する必要がある。このような光出力を得るためには、例えば、図２０に示すようにパルス幅をＰＷＭとすると、ＰＷＭOUT とＰＷＭOUT＋ＰＭOUT（ＰＭOUT は最小パルス幅）、又は、ＰＷＭOUT とＰＭOUT （ＰＭOUT は最小パルス幅）との２パルスを生成すればよい。ＰＷＭOUT のパルスにおいて全ビットをＨレベルにし、ＰＭOUT のパルスにおいてデータに従って各ビットをオン・オフさせれば、図１９や図２０に示すような光出力の波形を得ることができる。図１９中、上段が右寄せの右モード、下段が左寄せの左モードを示す。
【００１９】
このような１ドット内でのパルス幅強度混合変調方式をより具体的に実現するため、Ｃ‐ＭＯＳデバイスを用いたＩＣ化によりパルス幅生成部を簡便に構成し、バイポーラトランジスタを用いたＩＣ化により光・電気負帰還ループ部の設計を容易にする提案が、例えば特開平６−３４７８５２号公報等によりなされている。
【００２０】
【発明が解決しようとする課題】
ところが、この特開平６−３４７８５２号公報に示される方式によっても、光・電気負帰還ループによる制御量を少なくする電流加算方式と、１ドット内でのパルス内でのパルス幅強度混合変調方式とを、より小型で省電力化を達成し得るように集積度を高めた構成で実現し、より高速かつ高精度に機能させるとともに、その集積回路若しくは半導体レーザの保護・安全を図る上では、まだ、改良の余地がある。特に、光・電気負帰還ループの一部を構成する誤差増幅部（例えば、図１６の電流駆動部４と反転増幅器６とが相当する）について考えても、例えば電源投入時等の電源電圧その他の不安定要素を含む過渡動作時の動作制御の適正化が必ずしも確保されていない。
【００２１】
そこで、本発明は、特に誤差増幅部、さらには電流駆動部付近の構成を工夫することで集積化を図りつつ、かつ、電源投入時等にあっても半導体レーザの光出力制御を適正に行なって半導体レーザの保護及び安全を確保し得る半導体レーザ制御装置を提供することを目的とする。
【００２２】
さらには、電源電圧の変動の影響を受けにくく、より高精度な光出力制御が可能な半導体レーザ制御装置を提供することを目的とする。
【００２３】
【課題を解決するための手段】
本発明は、各請求項記載の発明に関して、入力データに基づいて、前記入力データに対してパルス幅変調と強度変調とを同時に行う発光指令信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザと、前記半導体レーザの光出力をモニタする受光素子とともに光・電気負帰還ループを形成して前記受光素子から得られる前記半導体レーザの光出力に比例した受光信号と前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号とが等しくなるように前記半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電流により前記半導体レーザの駆動を制御するように生成されて前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号に応じた駆動電流を前記半導体レーザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅部と電流駆動部とを１チップの集積回路で形成して、より小型で省電力化を達成することを前提とする。このような前提の下に、各請求項の発明毎に、各々以下のような手段を講ずるものである。
【００２４】
請求項１記載の発明は、電源投入時に電源電圧が所定電圧に達し前記集積回路内動作が所定の動作状態となるまでは強制的に前記半導体レーザの光出力をオフさせる半導体レーザ強制オフ部と、受光信号と発光指令信号との比較に基づく信号が入力される一対のトランジスタによる差動アンプと、前記トランジスタのコレクタが飽和する電位にならないようにコレクタ電位の下限値を制御する電圧リミット部とを備え、前記半導体レーザ強制オフ部は、電源投入時に電源電圧が所定電圧に達し前記集積回路内動作が所定の動作状態となるまでは前記差動アンプのトランジスタ出力を引き込む電流引込回路よりなり、前記電圧リミット部は、前記差動アンプのトランジスタ出力低下に伴いオンして前記トランジスタに余分な電流を流す電流付加回路よりなる。従って、電源投入時に電源電圧が所定電圧に達し集積回路内動作が所定の動作状態となるまでは半導体レーザの光出力をオフさせるので、光・電気負帰還ループ中に含まれる誤差増幅部に起因する電源投入時等の過渡動作時の集積回路若しくは半導体レーザの保護・安全を図ることができる。また、電圧リミット部により誤差増幅部の飽和を抑制するので、半導体レーザの強制オフが解除されたときの動作を安全なものとすることができる。従って、請求項１記載の発明の機能を確実に実現し得る上に、集積回路中に集積化構成することも容易である。
【００２６】
請求項２記載の発明は、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる電流源を備える。従って、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することで、半導体レーザが動作し始める前からその順方向電流の制御が可能となり、集積回路若しくは半導体レーザの保護・安全を図ることができる。
【００２７】
請求項３記載の発明は、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる第１の電流源と、集積回路内の基準電圧に基づき生成されて基準電圧の立上り後には前記第１の電流源に代わり前記誤差増幅器を動作させる第２の電流源とを備える。従って、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することで、半導体レーザが動作し始める前からその順方向電流の制御が可能となる上に、基準電圧が立上った後は基準電圧に依存する安定した第２の電流源による制御に移行するので、電源電圧の変動の影響を受けない安定した制御が可能となり、電源投入時から定常動作に渡って、常に、集積回路若しくは半導体レーザの保護・安全を図ることができる。
【００２９】
請求項４記載の発明は、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる電流源と、前記電源電圧の変動分を抑制する電源電圧変動抑制部とを備える。従って、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することで、半導体レーザが動作し始める前からその順方向電流の制御が可能となる上に、基準電圧が立上った後は電源電圧変動抑制部により電源電圧の変動が抑制された状態での制御となるので、電源電圧の変動の影響を受けない安定した制御が可能となり、電源投入時から定常動作に渡って、常に、集積回路若しくは半導体レーザの保護・安全を図ることができる。
【００３２】
【発明の実施の形態】
本発明の第一の実施の形態を図１ないし図１３に基づいて説明する。本発明の半導体レーザ制御装置は、例えば、レーザプリンタ等における光書込用に用いられる半導体レーザの光出力を制御するための制御装置として適用されている。ここに、本実施の形態にあっても基本的には前述したようなパルス幅強度混合変調方式や、光・電気負帰還ループの負担を軽減させる光・電気負帰還ループ＋加算電流値制御方式を踏襲しており、図１６ないし図２０で示した部分と同一部分は同一符号を用いて示す。
【００３３】
即ち、本実施の形態における半導体レーザ制御装置１３は、概略的には、図１８に示したように、パルス幅生成部及びデータ変調部１１と半導体レーザ制御部及び半導体レーザ駆動部（以下、略して半導体レーザ制御部及び駆動部という）１２とにより構成されている。
【００３４】
図２に、本実施の形態における半導体レーザ制御装置１３の、より詳細な構成例を示す。まず、本実施の形態では、入力データをパルス幅変調データと強度変調データとに変換した複数のパルスを生成するパルス幅生成部及びデータ変調部１１と半導体レーザ制御部及び駆動部１２とが、その一部の構成要素を除く殆どの要素に関して１チップの集積回路２０として集積化されて構成されている。より詳細には、一部の回路構成に関して後述する如く、バイポーラトランジスタにより１チップ化されている。ここに、パルス幅生成部及びデータ変調部１１に関しては、特に詳述しないが、例えば、タイミングの異なる複数のパルスを生成するＰＬＬ構成のパルス生成手段と、入力された画像データをパルス幅変調データと強度変調データとに変換する論理記述を含むデータ変換部と、このデータ変換部から得られるパルス幅変調データに従ってパルス生成手段の出力中からパルスを選択するパルス幅変調部等を備えて構成されるが、これらの論理記述等を実行するバイポーラトランジスタによる回路構成とされている。
【００３５】
以下では、半導体レーザ制御部及び駆動部１２側についての基本的な構成及び動作を説明する。まず、光・電気負帰還ループ３は、パルス幅変調・強度変調信号生成部を構成する発光指令信号設定部２１及び発光指令信号生成部２２と、誤差増幅部２３（反転増幅器６に相当する）と、電流駆動部２４と、半導体レーザ１及び受光素子２と、により構成されている。前記発光指令信号生成部２２は発光指令信号生成部第１構成部（図面上は「第１発光指令信号生成部」と表記する）２２ａと発光指令信号生成部第２構成部（図面上は「第２発光指令信号生成部」と表記する）２２ｂとにより構成されている。動作としては、変調されたデータに従って発光指令信号生成部第１構成部２２ａにて生成された電流と、半導体レーザ１の光出力に比例して受光素子２より出力されるモニタ電流とを比較し、その誤差分を誤差増幅部２３及び電流駆動部２４を介して半導体レーザ１の順方向電流に変換することにより光・電気負帰還ループ３を構成する。ここで、一般に半導体レーザ１の微分量子効率や受光素子２の光・電気変換受光感度には素子ばらつきがあるので、各々の特性に合わせて、電流値を設定する必要がある。このような素子ばらつきに関しては、前記発光指令信号設定部２１において、半導体レーザ１が所望の光出力となるように外部からの電流設定信号により電流値ＩDA1 、即ち、直流動作的には受光素子２のモニタ電流値を設定することにより、個体差を吸収して半導体レーザ１が常に所望の光出力となるように設定することが可能となる。前記電流駆動部２４は、例えば差動スイッチ構成で前記誤差増幅部２３の出力を所望の電位分瞬時に電圧シフトする高速電圧シフト部２５として構成されている。この高速電圧シフト部２５による電圧シフトは、瞬時に半導体レーザ１の順方向電流となり、半導体レーザ１の光出力の高速変調が可能とされている。特に、光・電気負帰還ループ３なる制御系内にこの電流駆動部２４として機能する高速電圧シフト部２５を有して光・電気負帰還ループ３側と同一の出力部を持たせることにより、集積回路２０を構成する上で、素子数の低減と消費電力の低減とを図れる。
【００３６】
また、半導体レーザ１の微分量子効率や発振閾値電流に関しては、用いる半導体レーザ１の経時変化や温度により大きく変動するため、使用する条件における各々の値を検出し、その検出値に応じて半導体レーザ１が所望の光量となる順方向電流で駆動することにより、図１７（ｂ）に示すような波形を得ることができる。半導体レーザ１の微分量子効率を検出し、電圧シフト量を設定する機能を実現するためのブロックが、図２中では、タイミング生成部３１、微分量子効率検出部３２、メモリ部３３及び加算電流設定部３４により構成されている。これにより、概略的には、タイミング生成部３１において誤差増幅部２３の制御速度より十分遅いタイミング信号を生成し、そのタイミングにおいて半導体レーザ１の微分量子効率を微分量子効率検出部３２により検出し、その検出結果をメモリ部３３に記録し、そのメモリ部３３のデータに従い、加算電流設定部３４の電流値を設定する。この動作は電源投入時若しくはリセット時（半導体レーザ１の光出力オフ時）といった所定のイニシャライズ時だけイニシャライズ動作として行われ、通常動作時には、加算電流設定部３４の電流値を保持する。
【００３７】
また、電源投入時のような電源電圧等の過渡時においても、レーザ光からの安全を確保したり、過大電流が流れることにより発生する半導体レーザ１の破壊や劣化から保護するためには、この半導体レーザ１の光出力は制御されなければならない。この機能は図２中に示すスタートアップ部３５において実現する。その基本的な動作としては、電源電圧が或る所定電位に達するまでは半導体レーザ１の光出力を強制オフとし、電源電圧が或る所定電位に達した後に半導体レーザ１の光出力をイニシャライズ設定が可能な状態とする。
【００３８】
つづいて、集積回路２０中に含まれる各部の構成及び動作について説明する。図１に誤差増幅部２３及び高速電圧シフト部２５のバイポーラトランジスタを用いた回路構成例を示す。まず、発光指令信号生成部２２（発光指令信号生成部第１構成部２２ａ）にあるＰＤ端子において、この発光指令信号生成部２２中の後述するＤ／Ａ変換部により入力されたデータを電流ＩDA1 に変換し、受光素子２より半導体レーザ１の光出力に比例して流れるモニタ電流ＩPDと比較し、その結果を発光指令信号生成部２２中のトランジスタＱ1 のベースにおいて検出する（図１２参照）。この結果は誤差増幅部２３に対する入力信号ERRORIN としてトランジスタＱ2 によるエミッタフォロワ５１を介した後、誤差増幅部２３の主体をなす一対のトランジスタＱ3 ，Ｑ4 による差動アンプ５２に入力される。この差動アンプ５２の出力はトランジスタＱ3 のコレクタ電位ＶQ3c に制御電圧として出力される。この制御電圧はトランジスタＱ5 、抵抗Ｒ1 、トランジスタＱ6 を介して電位シフトを受けた後、電圧電流変換されて半導体レーザ１の順方向電流となる。即ち、本実施の形態の場合、電流駆動部２４は、一対のトランジスタＱ7 ，Ｑ8 及び抵抗Ｒ1 ，Ｒ2 により構成される差動回路５３と、トランジスタＱ9 、抵抗Ｒ3 等による電流源５４とにより構成されている。よって、微分量子効率検出部３２により検出された所望の光出力を得るための電流が、電流源５４に設定され、抵抗Ｒ1 により高速駆動電圧に変換された後、トランジスタＱ6 ，Ｑ10により電圧シフトされ、制御電圧ＶQ3c と同様に電圧電流変換されて、ＬＤ端子を経て、半導体レーザ１の順方向電流となる。つまり、光・電気負帰還ループ３内で半導体レーザ１の光を電圧シフトにより瞬時に高速変調する電流駆動部２４を構成している。この電圧シフトは、トランジスタＱ6 ，Ｑ10等で構成されるエミッタフォロワを介して瞬時に半導体レーザ１の順方向電流となる。ここに、本実施の形態においては、前述したように、最終的に半導体レーザ１を駆動する駆動トランジスタ７と抵抗Ｒe とを集積回路２０に対して外付けとしており、この駆動トランジスタ７と抵抗Ｒe には、半導体レーザ１を駆動するために数十〜数百ｍＡ程度の電流を流す必要があるが、本実施の形態のような構成の場合、半導体レーザ制御部及び駆動部１２内部における電流は、駆動部（駆動トランジスタ７）につながる出力部においてもせいぜい数ｍＡで十分であるので、消費電力が低減し、集積化（ＬＳＩの開発）が容易となる。
【００３９】
この場合、電流駆動部２４における電流源５４の電流値はそのまま光出力に変換されるので、トランジスタＱ7 ，Ｑ8 及び抵抗Ｒ1 ，Ｒ2 により構成される高速の差動回路５３のスイッチングノイズや電源電圧の変動を抑制するため、本実施の形態では、トランジスタＱ9 のベースとＧＮＤとの間に安定化用のコンデンサＣ1 が接続されている。このコンデンサＣ1 の容量は、大きいほど電流源５４の安定化を図れるが、イニシャル動作に際して半導体レーザ１の微分量子効率を検出する際に、光・電気負帰還ループ３の制御速度より電流源５４の設定速度が遅くなると微分量子効率を正確に検出できなくなる不都合がある。よって、本実施の形態では、このコンデンサＣ1 が集積回路２０に対して外付け素子として設けられ、光・電気負帰還ループ３の制御速度に連動してその容量を設定することが可能とされている。よって、コンデンサＣ1 が集積回路２０内に含まれて構成される場合よりも容量を大きく設定することが容易にでき、電流源５４、従って、電流駆動部２４の一層の安定化を図ることができる。
【００４０】
次に、電源投入時や電源オフ時等の過渡時を考慮した構成及び動作について説明する。基本的に、電源投入時（電源オフ時）においては、電源電圧Ｖcc及び集積回路２０内の動作、詳細には、光・電気負帰還ループ３を構成するブロック、即ち、発光指令信号生成部２２、誤差増幅部２３及び電流駆動部２４が所定の動作状態となるまでは、半導体レーザ１の光出力は強制オフでなければならない。このような状況下で、半導体レーザ１の光出力を強制オフにするためには、差動アンプ５２における制御電圧、即ち、トランジスタＱ3 のコレクタ電位ＶQ3c を制御する必要がある。このため、差動アンプ５２に対しては電源電圧Ｖccが低い場合にも差動アンプ５２が動作するように電流を流す電流源５５が接続されている。この電流源５５はトランジスタＱ3 ，Ｑ4 のエミッタ側にコレクタが接続されたトランジスタＱ11と抵抗Ｒ4 とにより構成されている。そして、この電流源５５を電源電圧Ｖccに基づき直接動作させるため、トランジスタＱ11のベースに対してベースが接続されたトランジスタＱ12が設けられ、このトランジスタＱ12のコレクタと電源との間には抵抗Ｒ5 が接続され、エミッタとＧＮＤとの間には抵抗Ｒ6 が接続されている。ここに、電源電圧ＶccがトランジスタＱ12のベース・エミッタ間電位Ｖbe、一般には、０．７Ｖ程度を越えると、トランジスタＱ11もオンして差動アンプ５２に電流が流れ始める。一般に、半導体レーザ１は１Ｖ程度の電位がかかっても発光しないので、半導体レーザ１が動作し始める前に差動アンプ５２（従って、誤差増幅部２３）が動作して半導体レーザ１の順方向電流を制御するので、安全な半導体レーザ制御装置を実現できる。
【００４１】
また、本実施の形態では、誤差増幅部２３中の差動アンプ５２に対して半導体レーザ強制オフ部５６と電圧リミット部５７とが付加されている。半導体レーザ強制オフ部５６は、電源ラインに接続されて所定のオン信号（ERSTART 信号）によりオンするトランジスタＱ13と、このトランジスタＱ13のコレクタ側に接続されて電流引込回路となるカレントミラー回路５８をなす一対のトランジスタＱ14，Ｑ15とにより構成されており、トランジスタＱ15のコレクタが差動アンプ５２の出力ライン（トランジスタＱ3 のコレクタ）に接続されている。これにより、電源電圧Ｖcc及び集積回路２０内動作が所定の動作状態となるまではトランジスタＱ13のベースにオン信号（ERSTART 信号）が与えられてトランジスタＱ13がオンし、カレントミラー回路５８を介してトランジスタＱ3 のコレクタ電位ＶQ3c （制御電圧）から電流を流すので、トランジスタＱ3 のコレクタに接続された抵抗Ｒ7 に電流が流れる。これにより、差動アンプ５２の制御電圧が強制的にＬレベルとされ、電流駆動部２４等を経て半導体レーザ１の光出力は強制的にオフ状態に維持される。
【００４２】
ここに、強制オフが解除（オン信号（ERSTART 信号）がなくなる）されると、基本的には、半導体レーザ強制オフ部５６の動作が解除されるので、差動アンプ５２の動作が回復する。ところが、現実には半導体レーザ強制オフ部５６を設けただけでは、トランジスタＱ3 のコレクタ電位ＶQ3c を強制的にオフさせることはできるものの、トランジスタＱ3 が飽和状態に陥るため、強制オフ解除時にこのトランジスタＱ3 が飽和状態から回復する状態によっては制御電圧が不安定となってしまい、半導体レーザ１に対する制御が正常に働かないケースを生じてしまう。このようなトランジスタＱ3 の飽和状態を避けるために電圧リミット部５７が付加されている。この電圧リミット部５７はトランジスタＱ3 のコレクタ電位ＶQ3c の低下に伴いオンして電流付加回路を構成するトランジスタＱ16と、このトランジスタＱ16のベース側に接続されたトランジスタＱ17とにより構成されている。
【００４３】
従って、上述のように電源投入時に、電源電圧Ｖcc及び集積回路２０内動作が所定の動作状態となるまでは半導体レーザ強制オフ部５６によりトランジスタＱ3 のコレクタより電流を引き込むが、この電流の引き込みによりトランジスタＱ3 のコレクタ電位ＶQ3c が低下してくると、今度は、トランジスタＱ16がオンしてトランジスタＱ3 に対して余分な電流を流すことになる。これにより、トランジスタＱ3 のコレクタ電位ＶQ3c は低下して半導体レーザ１の光出力をオフさせるが、同時に、トランジスタＱ16側からの電流補給により飽和状態に陥ることはない。よって、誤差増幅部２３、特に差動アンプ５２の動作が安定し、強制オフが解除されたときには、半導体レーザ１の光出力を安定して制御することができる。
【００４４】
また、前記集積回路２０中にはタイミング生成部３１に接続されたスタートアップ部３５とともに電源部６１が設けられている。
【００４５】
図３に電源部６１のバイポーラトランジスタを用いた回路構成例を示す。この電源部６１においては、Ｑ51，Ｑ52，Ｒ21，Ｒ22，Ｒ23等で構成される回路においてバンドギャップリファレンスを形成し、
Ｖ＝（Ｑ53のエミッタ電位−Ｖbe）
が温度によりなるべく変化しないようにトランジスタのエミッタ面積や抵抗値を決定する。その結果、トランジスタＱ54，Ｑ55，Ｑ56の各々のエミッタ電位が温度特性を持たない安定電位となる。図３に示す回路構成の場合、トランジスタＱ54のエミッタに抵抗Ｒ24を接続することにより流れる電流をカレントミラー回路６３で折り返すことにより集積回路２０内で用いる基準電圧用の電流源を生成する。つまり、集積回路２０中、後述するスタートアップ部３５中等におけるVBBP端子をベース電位とするＰＮＰトランジスタを流れる電流は全て定電流源となり、VBBN端子をベース電位とするＮＰＮトランジスタを流れる電流は全て定電流源となり、各々のトランジスタのエミッタに接続される抵抗によりその電流値が決定される。
【００４６】
次に、スタートアップ部３５について説明する。このスタートアップ部３５は、電源投入時に電源電圧Ｖccがまだ所定の値に達するまでの期間に、半導体レーザ１に過大電流が流れることにより発生する半導体レーザ１の劣化や破損からの保護と、前記タイミング生成部３１において必要なイニシャライズ開始信号の生成を行う役目を担う。このスタートアップ部３５は図４に示すように第１のスタートアップ部３５ａと第２のスタートアップ部３５ｂとにより構成されている。なお、第２のスタートアップ部３５ｂに関しては、発光指令信号設定部２１とともに後述する。まず、第１のスタートアップ部３５ａでは、トランジスタＱ61，Ｑ62で構成される差動スイッチ６５において、電源電圧Ｖccが０Ｖより或る設定電位まではトランジスタＱ62がオンしており、電源電圧Ｖccが或る設定電位を超えて所定の電位となる範囲ではトランジスタＱ61がオンするように抵抗Ｒ31〜Ｒ37等を設定する。この場合、或る設定電位は、なるべく電源電圧Ｖccの所定の電位に近い電位に設定される。例えば、電源電圧の所定の電位が５．０Ｖの場合において、或る設定電位が２〜３Ｖ程度に設定した場合にはまだ集積回路２０は回路全体が所望の動作をしているとはいえないが、４．５Ｖ程度に設定すれば集積回路２０はほぼ回路全体が所望の動作をしていると考えてよく、より安全に半導体レーザ１の保護とイニシャライズ開始信号の生成とを行うことができる。
【００４７】
詳細には、トランジスタＱ62のベース電位はトランジスタＱ63のコレクタ電位をエミッタフォロワ６６を介して電圧シフトしているだけであり、トランジスタＱ62のベース電位はトランジスタＱ63のコレクタ電位により決定される。また、同様にトランジスタＱ61のベース電位はトランジスタＱ64がオフしている限りトランジスタＱ65のコレクタ電位により決定される。トランジスタＱ63のコレクタ電位は、トランジスタＱ66と抵抗Ｒ33とで構成される電流源の電流と電源電圧とより決定され、トランジスタＱ66と抵抗Ｒ33とで構成される電流源の電流をＩ1 、電源電圧をＶccとすると、トランジスタＱ63のコレクタ電位ＶQ63cは、
ＶQ63c＝Ｖcc−Ｉ1 ＊Ｒ31
となる。ここで、電流Ｉ1 はVBBNをベース電位とする定電流源であるので、Ｉ1 ＊Ｒ31は一定電位となる。本来、電源部６１も電源電圧より構成されているので、電源電圧が０Ｖであれば電流Ｉ1 も０となるが、或る設定電位はなるべく電源電圧の所定の電位に近い電位に設定するので、このトランジスタＱ61，Ｑ62で構成される差動スイッチ６５がスイッチングする状態（時間）においては、十分、電源部６１は機能しており、電流Ｉ1 も定電流になっているものとする。すると、ＶQ63cは電源電圧Ｖccに従い変化する。
【００４８】
トランジスタＱ65のコレクタ電位ＶQ65cは、上式と同様に、トランジスタＱ67と抵抗Ｒ34とで構成される電流源の電流をＩ2 とすると、
ＶQ65c＝Ｖcc−Ｉ2 ＊Ｒ32
となる。ここで、抵抗Ｒ34，Ｒ35が等しい抵抗値を有するものとして抵抗Ｒ36を流れる電流を考えると、
Ｖcc＝（Ｉ2 ＋Ｉ3 ）＊Ｒ36＋Ｖbe＋Ｉ2＊Ｒ35
となる。ここで、電流Ｉ3 はトランジスタＱ68と抵抗Ｒ37とで構成される定電流源の電流値、Ｖbeはトランジスタのベース・エミッタ間電圧である。
【００４９】
上式より、
ＶQ65c＝Ｉ3＊Ｒ36＋Ｖbe＋Ｉ2＊（Ｒ36＋Ｒ35−Ｒ32）
となる。ここで、Ｉ3＊Ｒ36 は電流Ｉ1 と同様に一定電位となり、Ｖbeもほぼ一定電位となるので、
Ｒ36＋Ｒ35＝Ｒ32
であれば、トランジスタＱ65のコレクタ電位ＶQ65cは電源電圧に依存しない一定電位にすることができる。つまり、トランジスタＱ65のコレクタ電位ＶQ65cは一定電位であり、トランジスタＱ63のコレクタ電位ＶQ63cは電源電圧Ｖccに従い変化するので、双方の電位を適当に設定することにより、電源投入時に電源電圧の変化に応じてトランジスタＱ61，Ｑ62で構成される差動スイッチ６５を適当なタイミングでスイッチングさせることが可能となる。その結果、電源電圧Ｖccが０Ｖより或る設定電位まで、つまり、トランジスタＱ62がオンしている状態では、トランジスタＱ62を流れるコレクタ電流はカレントミラー回路６７により反転され、トランジスタＱ69，Ｑ70がオンとなり、TDSTART端子 とPD端子との電位を強制的にほぼＶccと同電位にする。具体的制御としては、受光素子２のＰＤ端子の電位を強制的にＨレベルとすることにより誤差増幅器２３の出力が強制的なＬレベルとされ、半導体レーザ１の順方向電流が流れないように抑制することで半導体レーザ１の保護を行う。また、同時に、後述するように、TDSTART端子 の電位を強制的にＨレベルとすることで、タイミング生成部３１における発振回路を強制的に発振しないように抑制する。そして、電源電圧Ｖccが或る設定電位以上になる、つまり、トランジスタＱ61がオン状態に変化すると、半導体レーザ１の保護を解除して通常動作状態とし、かつ、前記タイミング生成部３１における発振回路の発振抑制を解除することにより発振開始信号とする。同時に、前記タイミング生成部３１の電流源を生成するVPTDSTART端子電位 を出力する。
【００５０】
前記タイミング生成部３１は、例えば、遅延回路を用いて構成することも可能であるが、本実施の形態では、発振回路とバイアス回路とラッチ回路とにより構成されている。概略的には、発振回路において生成された発振信号をラッチ回路にてラッチし、ラッチしたデータを次段に順次伝達することにより、例えば、Ｔ０〜Ｔ５なる６個のタイミング信号を生成し、最終タイミングと同時に前記発振回路を強制的に発振しないように抑制する構成とされている。前記微分量子効率検出部３２は、例えば、前記誤差増幅器２３の誤差出力中のピーク値を検出するサンプルホールド回路３８と、このサンプルホールド回路３８の出力値を所定値と比較する比較器３９とにより構成されている（図９参照）。前記メモリ部３３は、前記比較器３９の比較結果を前記タイミング生成部３１により生成されるタイミングＴ１〜Ｔ５に同期して保持する機能を有する。前記加算電流設定部３４は、例えば、５ビットのＤ／Ａ変換器により構成されている。これらのタイミング生成部３１、微分量子効率検出部３２、メモリ部３３及び加算電流設定部３４も各々バイポーラトランジスタにより集積化されて構成されている。
【００５１】
そこで、まず、前記タイミング生成部３１における発振回路３６のバイポーラトランジスタによる回路構成例を図５に示す。また、イニシャライズ時の概略動作を図８に示す。トランジスタＱ22のコレクタ電位ＶQ22cが図８中の発振動作として表され、このトランジスタＱ22のコレクタ電流が、トランジスタＱ24，Ｑ25で構成される差動スイッチ４６によりオン、オフし、トランジスタＱ22のコレクタ電流がオンの時にトランジスタＱ21のコレクタ電流よりも大きい場合には、トランジスタＱ22のコレクタ電位ＶQ22cは、各々の電流がコンデンサＣ1 へのチャージ、ディスチャージを繰り返すことにより発振する。
【００５２】
まず、図８中に示すタイミング０、即ち、電源投入時より、前記スタートアップ部３５から発振開始タイミング信号ＴＳが送られてくるまでの間は、TDSTART 端子の電位は強制的にＨレベル（殆どＶccと同電位）であり、また、VPTDSTART 端子は０Ｖであるので、VPTDSTART 端子より生成されるトランジスタＱ23のコレクタ電流は０であり、差動スイッチ４６もトランジスタＱ25がＬレベルであるが、トランジスタＱ23のコレクタ電流が０であるので、トランジスタＱ22のコレクタ電流も０となっている。
【００５３】
ここに、ラッチ回路３７の最終段の構成を示す図７を参照すると、VPTDSTART 端子の電位は０Ｖ、トランジスタＱ31のコレクタ電流は０Ａである。この結果、トランジスタＱ23のベース電位はＶccであり、トランジスタＱ23のコレクタ電流は０Ａとなる。また、差動スイッチ４６において、トランジスタＱ23のコレクタ電流が０Ａであり、トランジスタＱ25のベース電位がＬレベルであるので、トランジスタＱ22のコレクタ電流は０Ａとなる。
【００５４】
その後、発振開始タイミング信号ＴＳを過ぎると、トランジスタＱ22のコレクタ電流が流れ始め、差動スイッチ４６においてトランジスタＱ25がＬレベルであるので、トランジスタＱ23のコレクタ電流がトランジスタＱ22，Ｑ26によるカレントミラー回路４７により折り返され、トランジスタＱ22のコレクタ電流となる。このタイミングＴＳでは、電源部６１の電流は０であるので、トランジスタＱ22のコレクタ電流がトランジスタＱ21のコレクタ電流より大きい場合にはトランジスタＱ22のコレクタ電位ＶQ22c、即ち、TDSTART端子電位 は、徐々に低下する。そして、トランジスタＱ24のベース電位がトランジスタＱ25のべース電位と同電位若しくはより低下する瞬間に、差動スイッチ４６が動作し、トランジスタＱ24がオンとなりトランジスタＱ26のコレクタ電流、従って、トランジスタＱ22のコレクタ電流がオフとなり、トランジスタＱ25のベース電位はトランジスタＱ24のコレクタ電流と抵抗Ｒ11とで決まる電位分上昇する。この瞬間が、タイミングＴ０である。
【００５５】
タイミングＴ０を過ぎると、トランジスタＱ22のコレクタ電流がオフとなるので、トランジスタＱ22のコレクタ電位ＶQ22c、即ち、TDSTART端子電位 は、徐々に上昇する。そして、トランジスタＱ24のベース電位がトランジスタＱ25のベース電位と同電位若しくはより上昇する瞬間に、差動スイッチ４６が反転し、トランジスタＱ22のコレクタ電流がオンとなる発振動作を繰り返す。この発振の振幅は、トランジスタＱ24のコレクタ電流と抵抗Ｒ11とで決まる電位で決定され、周期はトランジスタＱ21のコレクタ電流、トランジスタＱ22のコレクタ電流、コンデンサＣ1 の容量により決定され、これらの値を適正に決定することにより所望のタイミング信号を得ることができる。
【００５６】
このような動作において、トランジスタＱ22のコレクタ電流がトランジスタＱ21のコレクタ電流の丁度２倍の時、トランジスタＱ21のコレクタ電流と、（トランジスタＱ22のコレクタ電流）−（トランジスタＱ21のコレクタ電流）なる電流とが等しくなり、コンデンサＣ1 にチャージ、ディスチャージされる単位時間当たりの電荷量が等しくなるので、図８中に示すような、立上り時間と立下り時間とが等しい三角波となる。
【００５７】
このような発振回路３６の発振出力としてトランジスタＱ25のベースに方形波が得られ、電圧シフト、スイング量調整、反転なる処理がなされた後、図８中に示すトランジスタＱX のエミッタ電位ＶQXE の出力波形が得られる。
【００５８】
次に、前記ラッチ回路３７の１構成単位となるラッチ回路４８の回路構成例を図６に示す。前記ラッチ回路３７は、本実施の形態においては、タイミング信号Ｔ０〜Ｔ５を生成するため、ラッチ回路４８が６段に接続されて構成されるが、図６にその１構成単位となりタイミング信号Ｔ０生成用のラッチ回路４８を示す。図示例にあっては、複数のトランジスタ、抵抗を構成要素として構成されており、この内、トランジスタＱ31〜Ｑ33で１つのスイッチ４９ａを形成し、また、トランジスタＱ34〜Ｑ36で１つのスイッチ４９ｂを形成している。前記スイッチ４９ａにおいては、前記トランジスタＱ33のコレクタ電流がオンの時、トランジスタＱ31のベース電位、即ち、データをトランジスタＱ37のベース電位及びエミッタ電位に反転して出力する。また、スイッチ４９ｂにおいては、トランジスタＱ36のコレクタ電流がオンの時、トランジスタＱ34のベースがトランジスタＱ37のエミッタに接続されるので、出力をそのまま保持する動作となる。
【００５９】
トランジスタＱ33のベースをCLK 、トランジスタＱ36のベースを／CLK （信号に関して、“／”は反転を示す）、トランジスタＱ31のベースをDATA0 、トランジスタＱ37のエミッタを出力Ｑとして、これらの関係を論理式で表すと、
Ｑ＝CLK・DATA0 ＋／CLK・Ｑ
となる。
【００６０】
ここで、前述したようにトランジスタＱX （図８参照）のエミッタ電位ＶQXE 、つまり、トランジスタＱ36のベース／CLK は、タイミングＴＳよりタイミングＴ０までＨレベルで出力保持状態にあり、また、トランジスタＱ38，Ｑ39等で構成される電流源５０は、スタートアップ部３５からのVPTDSTART をベース電位とすることにより、タイミングＴＳまでは電流が０でタイミングＴＳとなる瞬間より電流が流れるので、出力ＱはタイミングＴ０までＨレベルとなっている。タイミングＴ０となると、出力Ｑが初めてＬレベルとなり、タイミングＴ０以降、トランジスタＱ31のベース（入力データ）がＬレベルであるので、出力ＱはＬレベルの状態を保持する。この状態を、図８中のトランジスタＱ37のエミッタ電位ＶQ37E（タイミング信号Ｔ０）の波形として示す。
【００６１】
図示しない次段では、CLK を反転入力し、トランジスタＱ37のエミッタ電位ＶQ37EをDATA1 とすると、
Ｑ′＝／CLK・DATA1 ＋CLK・Ｑ′
とすることで、図８中にＶQ37(1)Eで示すタイミング信号Ｔ１を得ることができる。
【００６２】
以下、同様にタイミング信号Ｔ２〜Ｔ５を得ることができる。図８中のＶQ37(n)E における“ｎ”は段数１〜５を示す。
【００６３】
さらに、図７に示すように、タイミング信号Ｔ５を生成する最終段のラッチ回路４８L において、トランジスタＱ31のコレクタ電流は発振回路３６中のトランジスタＱ23のベースに与えられており、発振回路３６を駆動させる電圧とされている。従って、トランジスタＱ23のベース電位はタイミングＴＳからタイミングＴ５までの間、供給される。しかし、トランジスタＱ23のベース電位は、タイミングＴ５となる瞬間にトランジスタＱ23のコレクタ電流をオフさせると供給されない。
【００６４】
つまり、必要なタイミング信号を生成する間のみ発振し、所望のタイミング信号を生成し終わると同時に発振を停止することで、発振回路３６の発振動作が他の回路に雑音や電流変動等の悪影響を及ぼさない回路構成とされている。
【００６５】
次に、これらのタイミング信号により制御されるイニシャライズ時の概略動作を図８のタイムチャート、図９に示す微分量子効率検出部３２の回路構成例を参照して説明する。まず、半導体レーザ１の光出力を、タイミングＴＳに強制的なオフ状態より所望の最大発光状態とする。この最大発光値は、発光指令電流生成部２２において既に設定されているものとする。そして、タイミングＴ０に入力データを全て０としてオフセット発光状態とし、この状態をタイミングＴ５まで維持した後、タイミングＴ５以降を本来の入力データを受け付ける通常動作状態とする。光・電気負帰還ループ３を動作させるためには、半導体レーザ１の光出力を完全にオフにはさせず、わずかに光らせるオフセット発光が必要であり、実際には、半導体レーザ１の光出力は、設定した最大発光とオフセット発光との間で光・電気負帰還ループ３により制御される。
【００６６】
半導体レーザ１の光出力は、イニシャライズ時、即ち、電源投入時やリセット解除時において、必ず、図８に示すようなシーケンス動作を実行することにより微分量子効率をその度に検出し、適切な加算電流値を設定する。
【００６７】
図８中に示すような最大発光とオフセット発光との差分、即ち、動作電流Ｉop−発振閾値電流Ｉthが微分量子効率であるので、微分量子効率検出部３２中のサンプルホールド回路３８においてこの差分を検出する。概略的には、この差分は、最大発光時とオフセット発光時との間における、抵抗Ｒe （図２参照）の端子間電位の差に相当する。電流駆動部２４なる電圧シフト部２５が動作していない状態においては、この差分は、電流駆動部２４のトランジスタＱ9 （図１参照）の２つのケースにおけるエミッタ電位の差に依存する。そこで、最大発光時のこのトランジスタＱ9 のエミッタ電位をサンプルホールドし、タイミングＴ０においては０であった電圧シフト部２５の電位シフト量を加算電流設定部３４により徐々に変化させて、前記差分を、電圧シフト部２５における抵抗Ｒe の電位変化とすることにより微分量子効率を検出する。
【００６８】
詳細には、図９に示すようにトランジスタＱ9 のエミッタ電位、即ち、VCOMP 端子はトランジスタＱ42のエミッタフォロワ７５を介してトランジスタＱ43のベース電位となる。このトランジスタＱ43のベース電位はトランジスタＱ45等で構成される電流源７６の電流が流れている間は、トランジスタＱ41，Ｑ46，Ｑ47，Ｑ48等で構成されるボルテージフォロワ７７によりトランジスタＱ44のベース電位と同電位となる。タイミングＴ０で電流源７６の電流をオフさせると、トランジスタＱ43のベース電位の変化はVCOMP 端子の電位変化をそのまま示すが、トランジスタＱ44のベース電位はコンデンサＣ2 の容量が大きいほど変化せず、タイミングＴ０におけるトランジスタＱ43のベース電位、つまり、最大発光時のトランジスタＱ9 （図１参照）のエミッタ電位をサンプルホールドすることが可能となる。図８中の下部にこれらのトランジスタＱ43，Ｑ44によりサンプルホールドされる概略波形を示す。
【００６９】
サンプルホールドされたこれらのトランジスタＱ43，Ｑ44のベース電位をトランジスタＱ49，Ｑ50等による比較器３９に入力してその大小を比較し、比較結果をタイミング信号Ｔ１〜Ｔ５に同期してメモリ部３３にて保持する。従って、このメモリ部３３は、特に構成例を図示しないが、比較器３９の比較出力をタイミング信号Ｔ１〜Ｔ５に同期して保持し得る機能を有していればよく、例えば、タイミング生成部３１で用いたような５段のラッチ回路で構成し、比較器３９の比較においてトランジスタＱ43側のベース電位がトランジスタＱ44側のベース電位よりも高い場合にＬレベルを出力するように構成すればよい。
【００７０】
加算電流設定部３４は、２段の差動スイッチで構成される５個のスイッチと、これらのスイッチ部の電流源に電流を供給するカレントミラー回路と、各スイッチ部の出力を加算して電流駆動部２４（高速電圧シフト部２５）の出力とするカレントミラー回路とにより構成されている。ここに、５個のスイッチ部により基本的に５ビットのＤ／Ａ変換器が構成され、これらのスイッチ部の電流源は、最小ビット電流をＩ1 とすると、次のビットのスイッチ部では２＊Ｉ1 、さらに上位ビットのスイッチ部毎に４＊Ｉ1 ，８＊Ｉ1 ，１６＊Ｉ1 となるように設定されている。これにより、スイッチ部全体の出力電流としては最大３１＊Ｉ1 となり、この時に、電流駆動部２４（電圧シフト部２５）において設定される最大電流（最大電圧）が、前述した（動作電流Ｉop）−（発振閾値電流Ｉth）の最大値よりも大きくなるように設定する。
【００７１】
ここで、タイミングＴ０に、図８に示すように半導体レーザ１の光出力を最大発光状態よりオフセット発光状態とすると同時にスイッチ部の最上位ビットの電流を強制的に出力する。この状態では、最大発光状態からオフセット状態となって最上位ビットのスイッチ部の電流を強制的に出力することにより電圧シフト部の端子間電位にも電位変化を生ずるので、光・電気負帰還ループ３なる制御系により半導体レーザ１の光出力がオフセット発光状態となるように制御が働くので、これらの電位変化の差分を補うように変化する。このような変化分を微分量子効率検出部３２において検出しその出力を最大発光状態と比較し、その比較結果をメモリ部３３に格納する。メモリ部３３ではこの結果をタイミングＴ１においてラッチし、加算電流設定部３４の最上位ビットのスイッチ部を再設定し、最大発光状態の電位より大きい場合にはオフ、小さい場合にはオンとする。ここで、タイミングＴ１−Ｔ０は、この間に光・電気負帰還ループ３なる制御系が十分収束する時間に設定する必要がある。
【００７２】
タイミングＴ１においてもタイミングＴ０の場合と同様に、上位２ビット目を強制的に出力させ、タイミングＴ２にてその結果を再設定する。本実施の形態では、微分量子効率を５ビット分のＤ／Ａの精度で検出しているので、５ビット分、同様に繰り返して行う。この時のベース電位の変化の様子を図示すると、図８中の下部に示すトランジスタＱ44のベース電位の場合と同様になる。この場合の図示例は、下位ビットより順に
１，１，１，０，１
となった場合の波形を示している。
【００７３】
本実施の形態では、微分量子効率検出部３２及び加算電流設定部３４の検出精度を５ビットとしているが、さらにビット数を増やして検出精度を上げれば、図１７（ｂ）に示す光出力波形において、ＰS 分の光出力分が所望の光出力となり、光・電気負帰還ループ３なる制御系による光出力の制御分が少なくなり、光出力波形がより理想的な方形波に近付く。
【００７４】
次いで、パルス幅変調・強度変調信号生成部を構成する発光指令信号設定部２１及び発光指令信号生成部２２のバイポーラトランジスタを用いた回路構成例を図１０ないし図１２に示す。図１０が発光指令信号設定部２１、図１１が発光指令信号生成部第１構成部２２ａ、図１２が発光指令信号生成部第２構成部２２ｂを示す。
【００７５】
まず、発光指令信号設定部２１の構成としては、発光指令信号生成部２２の電流設定、加算電流設定部３４の電流設定、発光指令信号生成部２２の電流のベース電流補償部、及び、発光指令信号生成部２２の電流と加算電流設定部３４の電流とを連動させて外部信号より調整する部分により構成されており、各々の部分を図１０に示す回路例により説明する。
【００７６】
発光指令信号生成部２２の電流設定は、トランジスタＱ71のエミッタ電位と抵抗Ｒ41とにより行われる。ここに、前記発光指令信号生成部２２の電流は、直流的には受光素子２のモニタ電流であるので、集積回路２０（ＬＳＩ）内部の温度変化の影響を受けない電流とする必要がある。つまり、トランジスタＱ71のエミッタ電位は安定な電位、抵抗Ｒ41は絶対精度の要求される抵抗である必要がある。このため、トランジスタＱ71のエミッタ電位は電源部６１において生成した安定電位であるVREF11端子電位をトランジスタＱ72〜Ｑ75等で構成されるボルテージフォロワ７１を介して生成し、この端子を外部端子として、抵抗Ｒ41を絶対精度、温度特性の良好な外付け抵抗若しくは可変抵抗とする。この抵抗Ｒ41の抵抗値を変化させることにより半導体レーザ１及び受光素子２の特性に合わせて所望の光出力を得るための調整が可能となる。
【００７７】
加算電流設定部３４の電流設定はトランジスタＱ71のエミッタ電位を基準にトランジスタＱ71，Ｑ76，Ｑ77を介してトランジスタＱ71のエミッタ電位とほぼ同電位となるトランジスタＱ78のエミッタ電位と抵抗Ｒ42とにより決定し、IDA2SET 端子より加算電流設定部３４へ出力する。
【００７８】
発光指令信号生成部２２の電流のベース電流補償部は、トランジスタＱ77のベース電流により行う。発光指令信号生成部２２の電流は、上述したように外部の受光素子２により決定される絶対電流である必要があるが、例えば、図１０に示す回路構成例の場合、トランジスタＱ71のエミッタ電位と抵抗Ｒ41とで決定される基準電流は絶対電流であるがその電流がカレントミラー回路７２で反転された後、例えば、最下位ビットを流れる発光指令信号生成部２２での電流は、スイッチトランジスタＱ81〜Ｑ83を経由してＰＤ端子より電流を引くので、これらのスイッチトランジスタを３個経由していることによる各々のトランジスタのベース電流誤差が発生している。最下位ビットだけでなく、他のビットに関しても同様である。このようなベース電流誤差を補償するためにトランジスタＱ77のベース電流量を調整する。即ち、基準となる電流に対してその基準電流のベース電流を経由するスイッチトランジスタの数だけ加算することにより、ベース電流による誤差電流の発生や特性変化を抑制することが可能となり、容易にベース電流補償を行える。
【００７９】
次に、発光指令信号生成部２２の電流と加算電流設定部３４の電流とを連動して外部信号より調整する部分について説明する。前述したように、発光指令信号生成部２２の電流設定と加算電流設定部３４の電流設定とはトランジスタＱ71のエミッタ電位と抵抗Ｒ41とにより決定され、また、上述したようにトランジスタＱ71のエミッタ電位はVREF11端子電位を入力とし、トランジスタＱ72〜Ｑ75等で構成されるボルテージフォロワ７１の出力となっているが、VREF11端子と並列に抵抗Ｒ43，Ｒ44、トランジスタＱ79を介してVCONT 端子より制御電圧を入力させる構成とすることにより、この制御電圧によってトランジスタＱ71のエミッタ電位を変化させる。つまり、発光指令信号生成部２２の電流と加算電流設定部３４の電流とを連動させて増減させることが可能となる。
【００８０】
例えば、抵抗Ｒ44，Ｒ45の抵抗値が等しい場合には、VREF11端子の電位ＶVREF11とVCONT 端子の電位ＶVCONT とは等価となり、トランジスタＱ71のエミッタ電位Ｖq71eは、
Ｖq71e＝（ＶVREF11＋ＶVCONT ）／２
となる。例えば、電位ＶVREF11を１〔Ｖ〕とし、電位ＶVCONT を０〜２〔Ｖ〕動かすとトランジスタＱ71のエミッタ電位Ｖq71eは０．５〔Ｖ〕〜１．５〔Ｖ〕動かすことが可能となる。
【００８１】
この場合の概略波形を図１３に示す。一般に、レーザプリンタ等において、半導体レーザ１の光出力をポリゴンミラー等を介して感光体等にスキャニング露光する場合に、感光体までの距離や収束しているビームの形状の変化などの影響により、所謂光学系におけるシェーディングを生じ、その補正等をするために半導体レーザ１の光出力をダイナミックに微調整し、若しくは、光量設定時に微調整する等のニーズがある。図１３（ａ）は初期状態の光出力波形を示し、図１３（ｂ）（ｃ）に動作時において発光指令信号生成部２１の電流を変化させた場合の光出力波形を示し、何れにしても定常出力としては制御系（光・電気負帰還ループ３）による制御により所望の光出力が得られるが、立上り時には、発光指令信号生成部２２の電流を大きくしただけの場合には図１３（ｂ）に示すように鈍った波形となる（発光指令信号生成部２２の電流を小さくしただけの場合にはオーバシュート波形となってしまう）。この点、上記のように発光指令信号生成部２２の電流と加算電流設定部３４の電流とを連動させて増減させた場合には、図１３（ｃ）に示すようになる。即ち、その加算電流設定部３４における電流設定値が連動して変化するので、上述したシェーディング補正や半導体レーザ１の光出力の微調整時にも、どのようにVCONT 端子を動かしても常に図１３（ｃ）に示すような制御系の制御量が小さくなり、理想的な方形波を得ることができる。
【００８２】
ところで、発光指令信号生成部２１との関連で前記第２のスタートアップ部３５ａについて説明する。前述したようにトランジスタＱ71のエミッタ電位Ｖq71eはボルテージフォロワ７１の出力であり、その制御速度や安定性をコンデンサＣ3 （図１０参照）により制御しているが、電源投入時、電源がこのボルテージフォロワ７１より高速に立上るとすると、トランジスタＱ71のエミッタ電位が所望の値となる以前に加算電流設定部３４の設定等が行われることになり、半導体レーザ１の光出力が所望の値や光出力とならなくなってしまう可能性がある。この第２のスタートアップ部３５ａはこの課題を解決するためのものであり、トランジスタＱ71のエミッタ電位、即ち、VR端子の電位が或る設定電位を超える（ボルテージフォロワ７１が動作状態となる）まで、第１のスタートアップ部３５ａと同様にタイミング生成部３１を起動せず、トランジスタＱ71のエミッタ電位VRが或る設定電位に達して初めてタイミング生成部３１を起動させるように構成されている。なお、図４に示すスタートアップ部３５においては、第１のスタートアップ部３５ａと第２のスタートアップ部３５ｂとが論理積（ＡＮＤ）接続されており、電源電圧Ｖccと発光指令信号生成部２１の電流との両方がともに所望の状態となって初めてイニシャライズ及び全回路動作を開始させる構成とされている。
【００８３】
次いで、発光指令信号生成部２２について説明する。この発光指令信号生成部２２は５ビット（ｂ０，ｂ１，ｂ２，ｂ３，ｂ４）のＤ／Ａ変換器と電流加算駆動部とを含み、さらに発光指令信号生成部２２用の電流補償部、オフセット電流生成部を含んで構成されている。発光指令信号生成部２２は、２つの５ビットＤ／Ａ構成を並列に持ち、前述したような発光指令信号生成部第１構成部２２ａと発光指令信号生成部第２構成部２２ｂとにより構成されている。
【００８４】
もっとも、発光指令信号生成部第１構成部２２ａに関して、より高精度に光出力を設定したい場合であれば、Ｄ／Ａ変換器のビット数を増やしてもよい。或いは、パルス幅変調を主体とする場合であれば、Ｄ／Ａ変換器のビット数を減らしてもよい。さらには、その電流生成法に関しても、図示例のようにカレントミラー回路による電流の反転と抵抗ラダー型Ｄ／Ａを組合せてもよい。
【００８５】
電流加算駆動部は、電流ＩDA1 とその反転電流とを各々トランジスタＱ81，Ｑ82のエミッタ電位で検出し、エミッタフォロワＱ83，Ｑ84を介した後、誤差増幅器２３及び電流駆動部２４中の差動スイッチ４２を構成するトランジスタＱ4 ，Ｑ5 のベースに入力する。トランジスタＱ81，Ｑ82のエミッタ電位は、ＩDA1 の電流値をそのまま反映した電位となるので、トランジスタＱ4 ，Ｑ5 で構成される差動スイッチ４２においてもオン・オフの２値出力ではなく、Ｄ／Ａを５ビットで構成した場合には５ビットの電流駆動出力を高速に得ることができる。
【００８６】
また、発光指令信号生成部第２構成部２２ｂは、発光指令信号生成部第１構成部２２ａと同じ５ビットＤ／Ａ構成であり、その電流源を決定する最低電位をDA1GND端子として外部に出力している。これは、通常はＤ／Ａは発光指令信号生成部第１構成部２２ａのみの１個で十分であるので、DA1GND端子をオープン（開放）として５ビット構成の発光指令信号生成部第２構成部２２ｂを動作させない。若しくは、最初からこの発光指令信号生成部第２構成部２２ｂはなくてもよいが、受光素子２のモニタ電流のばらつき範囲が大きい、若しくは、いろいろな受光素子２（或いは、半導体レーザ１）にも利用したく発光指令信号生成部２２で設定する電流範囲が大きい場合には、あまり大きな電流変化を１つのＤ／Ａで行うと、Ｄ／Ａのリニアリティが悪くなったり、誤差電流が発生する不都合がある。このため、５ビットの発光指令信号生成部第２構成部２２ｂが付加されている。さらに、より一層のダイナミックレンジが要求される場合には、３個以上のＤ／Ａ構成を並列接続して設けるようにしてもよい。
【００８７】
次に、発光指令信号生成部２２における電流補償部について説明する。この電流補償部は発光指令信号設定部２１中の電流補償部（電流ＩDA1 から差し引かれる電流を補償する）とは異なり、電流ＩDA1 に加算される電流を補償する。即ち、トランジスタＱ1 ，Ｑ83のベース電流補償である。トランジスタＱ1 を例に採れば、トランジスタＱ1 のエミッタ電位はその下の電流源をなすトランジスタＱ85のコレクタ電流であるので、トランジスタＱ1 のベース電流はトランジスタＱ85のベース電流とほぼ同じであり、このトランジスタＱ85のベース電流を、トランジスタＱ86，Ｑ87等で構成されるカレントミラー回路８１により反転してＰＤ端子に流し込む。
【００８８】
これらの関係を式を用いて表現すると、ＮＰＮトランジスタの電流増幅率をｈfen 、ＰＮＰトランジスタの電流増幅率をｈfep 、トランジスタＱ1 のベース電流をｉb 、トランジスタＱ87のコレクタ電流をＩとすれば、まず、トランジスタＱ1 のエミッタ電流ｉ1 は、
ｉ1 ＝（１＋ｈfen ）・ｉb
であり、トランジスタＱ85のベース電流ｉ2 は、
ｉ2 ＝（１＋ｈfen）・ｉb ／ｈfen
となる。この電流がトランジスタＱ86，Ｑ87等で構成されるカレントミラー回路８１を経ることにより、トランジスタＱ87のコレクタ電流は
Ｉ＝ｉb ／｛１＋（２／ｈfep）
となる。例えば、電流増幅率ｈfep が１００であれば、Ｉ≒０．９８ｉb となるので、補償回路がない場合のＩDA1 の電流誤差がｉb であることを考慮すれば、誤差が１／５０となることが分かる。トランジスタＱ83のベース電流についても同様の回路構成で補償できる。
【００８９】
さらに、補償の精度を上げたい場合であれば、ベース電流補償型カレントミラー回路を用いれば、
Ｉ＝ｉb ／｛１＋（２／ｈfep 2）
となるので、誤差をさらに１／５０（ｈfep が１００の場合）に減らすことが可能となる。
【００９０】
さらに、オフセット電流生成部について説明する。前述したように、光・電気負帰還ループ３においてリアルタイムで半導体レーザ１の光出力を制御するためにはこの半導体レーザ１の光出力を完全に０にすることはできず、このため、半導体レーザ１の光出力の最小値を設定する必要がある。この最小値の設定を行うのがオフセット電流生成部であり、図３に示した電源部６１中、図１３に示した発光指令信号生成部第２構成部２２ｂ中に、オフセット電流を設定するオフセット電流生成部８２，８３が各々設けられている。これらのオフセット電流生成部８２，８３により生成されたオフセット電流は、ＰＤ端子において受光素子２のモニタ電流と比較され、誤差増幅器２３により半導体レーザ１の順方向電流となり、その電流値で半導体レーザ１のオフセット発光量を設定することができる。
【００９１】
まず、図３に示す電源部６１におけるオフセット電流生成部８２は、トランジスタＱ56と抵抗Ｒ25とにより構成されており、トランジスタＱ56のエミッタ電位は電源部６１において説明したように集積回路２０（ＬＳＩ）内における安定電位であり、抵抗Ｒ25を外付け抵抗若しくは可変抵抗とすることにより、所望の電流を外部より設定することができる。
【００９２】
また、発光指令信号生成部第２構成部２２ｂ中のオフセット電流生成部８３は、トランジスタＱ88と抵抗Ｒ51とで構成されており、抵抗Ｒ51を外付け抵抗若しくは可変抵抗とすることにより、所望の電流を外部より設定することができる。トランジスタＱ88のベース電位は、発光指令信号生成部２２中の電流設定部により受光素子２のモニタ電流特性等に合わせて予め設定された電位であるので、モニタ電流の大きい受光素子の場合にはこのオフセット電流生成部８３で生成されるオフセット電流も大きくなり、モニタ電流の小さい受光素子の場合にはこのオフセット電流生成部８３で生成されるオフセット電流も小さくなるように、発光指令信号生成部２２中の電流設定部と連動してオフセット電流を設定することができる。
【００９３】
このように、２つのオフセット電流生成部８２，８３で生成される電流を加算した電流がオフセット電流となるので、各々の外付け抵抗Ｒ25，Ｒ51を予め適当な抵抗値に設定することにより、受光素子２のモニタ電流特性に合わせてその都度オフセット電流を設定しなくても、所望の半導体レーザのオフセット発光を得ることができ、よって、調整工程を自動化することができる。
【００９４】
なお、本実施の形態では、５ビットＤ／Ａ構成を発光指令信号生成部第１構成部２２ａと発光指令信号生成部第２構成部２２ｂとして２つ別個に設けて発光指令信号生成部２２を構成したが、これらのＤ／Ａ構成を共通化させて１つの回路として発光指令信号生成部として構成するようにしてもよい。
【００９５】
本発明の第二の実施の形態を図１４に基づいて説明する。前記実施の形態で示した部分と同一部分は同一符号を用いて示し、説明も省略する（以下の実施の形態でも同様とする）。本実施の形態では、電流源５５を第１の電流源とした場合、電流源９１が第２の電流源として付加されている。この電流源９１はトランジスタＱ11に並列に接続されたトランジスタＱ91と抵抗Ｒ4 とにより構成されたもので、トランジスタＱ91のベースには集積回路２０の電流源用の基準電圧が与えられている。即ち、この第２の電流源９１は電源電圧Ｖccに依存しない基準電圧により動作する。また、トランジスタＱ12側に対しては基準電圧立上り後にこのトランジスタＱ12をオフさせるためのトランジスタＱ92と抵抗Ｒ91，Ｒ92とが設けられている。このトランジスタＱ92は前記トランジスタＱ12に並列に接続されているとともに、前記トランジスタＱ92のベースには集積回路２０の電流源用の基準電圧が与えられている。
【００９６】
このような構成において、電源投入時などの過渡時には前述したように第１の電流源５５の働きにより基準電圧の立上り前から差動アンプ５２が動作することにより半導体レーザ１の光出力が制御される。ところが、第１の電流源５５だけによる場合、この第１の電流源５５が電源電圧Ｖccを電源として動作するため、本来の定常動作時にあっては電源電圧Ｖccの変動の影響を受けてしまうことになる。この点、本実施の形態では、集積回路２０内の基準電圧が電源投入後に所定電圧に立ち上がると、トランジスタＱ92がオンしてトランジスタＱ12のコレクタ電流を吸い込むのでトランジスタＱ12がオフに切換えられる。同時に、トランジスタＱ91もオン状態となり、差動アンプ５２に対して第２の電流源９１が機能することになる。即ち、電源電圧Ｖccが低い過渡動作時には第１の電流源５５が機能するが、集積回路２０内の基準電圧が立ち上がると第１の電流源５５に代わって電源電圧Ｖccに依存しない第２の電流源９１が差動アンプ５２の基準電流源となる。よって、定常動作時にも、電源電圧変動の影響を受けることなく安定に動作する半導体レーザ制御装置となる。
【００９７】
本発明の第三の実施の形態を図１５に基づいて説明する。本実施の形態では、第２の電流源９１に代えて、電源電圧変動抑制部９２が誤差増幅部２３中に付加されている。この電源電圧変動抑制部９２は電源電圧ＶccラインとＧＮＤとの間に接続されたトランジスタＱ92と抵抗Ｒ93，Ｒ94とによる電流源９３と、差動アンプ５２のトランジスタＱ3 のコレクタとＧＮＤとの間に接続されたトランジスタＱ93と抵抗Ｒ95とによる電流源９４とよりなり、トランジスタＱ92のベースは集積回路２０の基準電圧ラインに接続され、トランジスタＱ93のベースはトランジスタＱ92のコレクタに接続されている。
【００９８】
このような構成において、電源電圧Ｖccに基づき動作する電流源５５のみによる場合に、定常動作時に電源電圧Ｖccが変動した場合に変動して問題となるのは、差動アンプ５２の制御電圧、即ち、トランジスタＱ3 のコレクタ電位ＶQ3C である。従って、このコレクタ電位ＶQ3C の変動を抑制できれば問題はない。
【００９９】
いま、電流源９３に流れる電流をＩ4 、電流源９４に流れる電流をＩ5 、トランジスタＱ3 のコレクタ電流をＩc とすると、電流Ｉ5 は、
Ｉ5 ＝（Ｖcc−Ｉ4・Ｒ93−Ｖbe）／Ｒ95
であるので、トランジスタＱ3 のコレクタ電位ＶQ3C は、
ＶQ3C ＝Ｉ4 ・Ｒ93−Ｉc ・Ｒ7 ＋Ｖbe
となる。
【０１００】
この式によれば、Ｉ4 ・Ｒ93もＩc ・Ｒ7 も集積回路２０の基準電圧に基づき生成される安定電位であり、Ｖbeはトランジスタのばらつきや温度により変化はするが半導体レーザ１が変調駆動される時間よりも十分に長い時間オーダでの変化であるので、トランジスタＱ3 のコレクタ電位ＶQ3C は電源電圧Ｖccの変動が抑制された安定電位と考えてよいものとなる。よって、差動アンプ５２の電流源として電流源５５を設けただけの構成でも支障ないものとなる。
【０１０１】
【発明の効果】
請求項１記載の発明によれば、入力データに基づいて、前記入力データに対してパルス幅変調と強度変調とを同時に行う発光指令信号を生成するパルス幅変調・強度変調信号生成部と、半導体レーザと、前記半導体レーザの光出力をモニタする受光素子とともに光・電気負帰還ループを形成して前記受光素子から得られる前記半導体レーザの光出力に比例した受光信号と前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号とが等しくなるように前記半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電流により前記半導体レーザの駆動を制御するように生成されて前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号に応じた駆動電流を前記半導体レーザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅部と電流駆動部とを１チップの集積回路で形成するとともに、誤差増幅部中に、電源投入時に電源電圧が所定電圧に達し集積回路内動作が所定の動作状態となるまでは強制的に半導体レーザの光出力をオフさせる強制ＬＤオフ部と、前記誤差増幅部の飽和を抑制する電圧リミット部とを備えるので、より小型で省電力化を達成し得る集積化れた構成の下に、電源投入時に電源電圧が所定電圧に達し集積回路内動作が所定の動作状態となるまでは半導体レーザの光出力をオフさせることで、光・電気負帰還ループ中に含まれる誤差増幅部に起因する電源投入時等の過渡動作時の集積回路若しくは半導体レーザの保護・安全を図ることができ、また、電圧リミット部により誤差増幅部の飽和を抑制することにより、半導体レーザの強制オフが解除されたときの動作の安全性を確実に確保することができる。
【０１０２】
また、請求項１記載の発明によれば、前記半導体レーザ制御装置において、誤差増幅部は、受光信号と発光指令信号との比較に基づく信号が入力される一対のトランジスタによる差動アンプを備え、強制ＬＤオフ部は、電源投入時に電源電圧が所定電圧に達し集積回路内動作が所定の動作状態となるまでは前記差動アンプのトランジスタ出力を引き込む電流引込回路よりなり、電圧リミット部は、前記差動アンプのトランジスタ出力低下に伴いオンして前記トランジスタに余分な電流を流す電流付加回路よりなるので、請求項１記載の発明の機能を確実に実現できる上に、集積回路中に集積化構成することも容易となる。
【０１０３】
請求項２記載の発明によれば、請求項１記載の発明と同様な集積化構成の下に、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる電流源を備えるので、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することにより、半導体レーザが動作し始める前からその順方向電流の制御を行なえ、集積回路若しくは半導体レーザの保護・安全を確実に図ることができる。
【０１０４】
請求項３記載の発明によれば、請求項１記載の発明と同様な集積化構成の下に、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる第１の電流源と、集積回路内の基準電圧に基づき生成されて基準電圧の立上り後には前記第１の電流源に代わり前記誤差増幅器を動作させる第２の電流源とを備えるので、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することにより、半導体レーザが動作し始める前からその順方向電流の制御を行なえる上に、基準電圧が立上った後は基準電圧に依存する安定した第２の電流源による制御に移行することにより、電源電圧の変動の影響を受けない安定した制御を行なえ、電源投入時から定常動作に渡って、常に、集積回路若しくは半導体レーザの保護・安全を確実に図ることができる。
【０１０６】
請求項４記載の発明によれば、請求項１記載の発明と同様な集積化構成の下に、誤差増幅部中に、電源投入時に集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる電流源と、前記電源電圧の変動分を抑制する電源電圧変動抑制部とを備えるので、基準電圧が立上って定常動作に移る前から光・電気負帰還ループ中に含まれる誤差増幅部が動作することにより、半導体レーザが動作し始める前からその順方向電流の制御を行なうことができる上に、基準電圧が立上った後は電源電圧変動抑制部により電源電圧の変動が抑制された状態での制御となることにより、電源電圧の変動の影響を受けない安定した制御を行なうことができ、電源投入時から定常動作に渡って、常に、集積回路若しくは半導体レーザの保護・安全を確実に図ることができる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態の誤差増幅部及び電圧シフト部の構成例を示す回路図である。
【図２】全体構成を示す概略ブロック図である。
【図３】電源部の構成例を示す回路図である。
【図４】スタートアップ部の構成例を示す回路図である。
【図５】発振回路の構成例を示す回路図である。
【図６】ラッチ回路の構成例を示す回路図である。
【図７】最終段のラッチ回路の構成例を示す回路図である。
【図８】各部の波形を示すタイムチャートである。
【図９】微分量子効率検出部の構成例を示す回路図である。
【図１０】発光指令信号設定部の構成例を示す回路図である。
【図１１】第１の発光指令信号生成部の構成例を示す回路図である。
【図１２】第２の発光指令信号生成部の構成例を示す回路図である。
【図１３】連動の有無による光出力制御例を示す特性図である。
【図１４】本発明の第二の実施の形態の誤差増幅部及び電圧シフト部の構成例を示す回路図である。
【図１５】本発明の第三の実施の形態の誤差増幅部及び電圧シフト部の構成例を示す回路図である。
【図１６】従来の電流駆動部によるＩDA2 加算方式を示す回路図である。
【図１７】ＩDA2 に伴うＰS の有無による光出力制御例を示す特性図である。
【図１８】パルス幅強度混合方式用の構成例を示すブロック図である。
【図１９】パルス幅強度混合方式の光出力とドットイメージとの関係を示す模式図である。
【図２０】その波形生成法を示すタイムチャートである。
【符号の説明】
１ 半導体レーザ
２ 受光素子
３ 光・電気負帰還ループ
２０ 集積回路
２１，２２ パルス幅変調・強度変調信号生成部
２３ 誤差増幅部
２４ 電流駆動部
５２ 差動アンプ
５５ 電流源、第１の電流源
５６ 半導体レーザ強制オフ部
５７ 電圧リミット部
５８ 電流引込回路
９１ 第２の電流源
９２ 電源電圧変動抑制部
Ｑ3 ，Ｑ4 一対のトランジスタ
Ｑ16 電流付加回路
Ｃ1 コンデンサ
Claims (4)
- 入力データに基づいて、前記入力データに対してパルス幅変調と強度変調とを同時に行う発光指令信号を生成するパルス幅変調・強度変調信号生成部と、
半導体レーザと、前記半導体レーザの光出力をモニタする受光素子とともに光・電気負帰還ループを形成して前記受光素子から得られる前記半導体レーザの光出力に比例した受光信号と前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号とが等しくなるように前記半導体レーザの順方向電流を制御する誤差増幅部と、
前記光・電気負帰還ループの制御電流との和又は差の電流により前記半導体レーザの駆動を制御するように生成されて前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号に応じた駆動電流を前記半導体レーザに順方向電流として流す電流駆動部とを備え、
これらのパルス幅変調・強度変調信号生成部と誤差増幅部と電流駆動部とを１チップの集積回路で形成するとともに、
前記誤差増幅部中に、電源投入時に電源電圧が所定電圧に達し前記集積回路内動作が所定の動作状態となるまでは強制的に前記半導体レーザの光出力をオフさせる半導体レーザ強制オフ部と、受光信号と発光指令信号との比較に基づく信号が入力される一対のトランジスタによる差動アンプと、前記トランジスタのコレクタが飽和する電位にならないようにコレクタ電位の下限値を制御する電圧リミット部とを備え、
前記半導体レーザ強制オフ部は、電源投入時に電源電圧が所定電圧に達し前記集積回路内動作が所定の動作状態となるまでは前記差動アンプのトランジスタ出力を引き込む電流引込回路よりなり、
前記電圧リミット部は、前記差動アンプのトランジスタ出力低下に伴いオンして前記トランジスタに余分な電流を流す電流付加回路よりなることを特徴とする半導体レーザ制御装置。 - 入力データに基づいて、前記入力データに対してパルス幅変調と強度変調とを同時に行う発光指令信号を生成するパルス幅変調・強度変調信号生成部と、
半導体レーザと、前記半導体レーザの光出力をモニタする受光素子とともに光・電気負帰還ループを形成して前記受光素子から得られる前記半導体レーザの光出力に比例した受光信号と前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号とが等しくなるように前記半導体レーザの順方向電流を制御する誤差増幅部と、
前記光・電気負帰還ループの制御電流との和又は差の電流により前記半導体レーザの駆動を制御するように生成されて前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号に応じた駆動電流を前記半導体レーザに順方向電流として流す電流駆動部とを備え、
これらのパルス幅変調・強度変調信号生成部と誤差増幅部と電流駆動部とを１チップの集積回路で形成するとともに、
前記誤差増幅部中に、電源投入時に前記集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる電流源を備えることを特徴とする半導体レーザ制御装置。 - 入力データに基づいて、前記入力データに対してパルス幅変調と強度変調とを同時に行う発光指令信号を生成するパルス幅変調・強度変調信号生成部と、
半導体レーザと、前記半導体レーザの光出力をモニタする受光素子とともに光・電気負帰還ループを形成して前記受光素子から得られる前記半導体レーザの光出力に比例した受光信号と前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号とが等しくなるように前記半導体レーザの順方向電流を制御する誤差増幅部と、
前記光・電気負帰還ループの制御電流との和又は差の電流により前記半導体レーザの駆動を制御するように生成されて前記パルス幅変調・強度変調信号生成部から与えられる発 光指令信号に応じた駆動電流を前記半導体レーザに順方向電流として流す電流駆動部とを備え、
これらのパルス幅変調・強度変調信号生成部と誤差増幅部と電流駆動部とを１チップの集積回路で形成するとともに、
前記誤差増幅部中に、電源投入時に前記集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる第１の電流源と、前記集積回路内の基準電圧に基づき生成されて基準電圧の立上り後には前記第１の電流源に代わり前記誤差増幅器を動作させる第２の電流源とを備えることを特徴とする半導体レーザ制御装置。 - 入力データに基づいて、前記入力データに対してパルス幅変調と強度変調とを同時に行う発光指令信号を生成するパルス幅変調・強度変調信号生成部と、
半導体レーザと、前記半導体レーザの光出力をモニタする受光素子とともに光・電気負帰還ループを形成して前記受光素子から得られる前記半導体レーザの光出力に比例した受光信号と前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号とが等しくなるように前記半導体レーザの順方向電流を制御する誤差増幅部と、
前記光・電気負帰還ループの制御電流との和又は差の電流により前記半導体レーザの駆動を制御するように生成されて前記パルス幅変調・強度変調信号生成部から与えられる発光指令信号に応じた駆動電流を前記半導体レーザに順方向電流として流す電流駆動部とを備え、
これらのパルス幅変調・強度変調信号生成部と誤差増幅部と電流駆動部とを１チップの集積回路で形成するとともに、
前記誤差増幅部中に、電源投入時に前記集積回路内の基準電圧の立上り前から電源電圧に基づきこの誤差増幅部を動作させる電流源と、前記電源電圧の変動分を抑制する電源電圧変動抑制部とを備えることを特徴とする半導体レーザ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25950097A JP3891368B2 (ja) | 1997-09-25 | 1997-09-25 | 半導体レーザ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25950097A JP3891368B2 (ja) | 1997-09-25 | 1997-09-25 | 半導体レーザ制御装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006142006A Division JP2006313917A (ja) | 2006-05-22 | 2006-05-22 | 半導体レーザ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197786A JPH1197786A (ja) | 1999-04-09 |
| JP3891368B2 true JP3891368B2 (ja) | 2007-03-14 |
Family
ID=17334968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25950097A Expired - Fee Related JP3891368B2 (ja) | 1997-09-25 | 1997-09-25 | 半導体レーザ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3891368B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108181621A (zh) * | 2016-12-08 | 2018-06-19 | 北京万集科技股份有限公司 | 一种双激光驱动电路和扫描式激光雷达测距设备及方法 |
-
1997
- 1997-09-25 JP JP25950097A patent/JP3891368B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1197786A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8896648B2 (en) | Laser driving unit and image forming apparatus | |
| US6118798A (en) | Semiconductor laser control system | |
| US5784091A (en) | Image forming system using digital ASIC and analog ASIC for processing image data and controlling semiconductor laser, and half-tone pixel representing method | |
| EP0775969B1 (en) | Image forming apparatus and constant current circuit switching device for use therewith | |
| JP2909438B2 (ja) | 半導体レーザ駆動回路、半導体レーザ装置、画像記録装置並びに光ディスク装置 | |
| JP4698086B2 (ja) | 半導体レーザ駆動回路及び画像形成装置 | |
| JP2003347664A (ja) | 半導体レーザ駆動回路及び画像形成装置 | |
| JP2006313917A (ja) | 半導体レーザ制御装置 | |
| JP4581345B2 (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP3891368B2 (ja) | 半導体レーザ制御装置 | |
| JP3569383B2 (ja) | 半導体レーザ制御方法及び装置 | |
| JP3607772B2 (ja) | 半導体レーザ制御方法及び装置 | |
| JPH09321376A (ja) | 半導体レーザ制御装置 | |
| JPH1079549A (ja) | 半導体レーザ制御装置 | |
| US5661739A (en) | Semiconductor laser driving circuit | |
| JPH11298077A (ja) | 半導体レーザ制御装置 | |
| JP4026729B2 (ja) | 半導体レーザ制御装置 | |
| EP1037414A2 (en) | Optical transmission circuit controlling input voltage amplitude of optical transmission circuit drive stage according to pulse current | |
| JP3984741B2 (ja) | 半導体レーザ駆動回路 | |
| JP3672424B2 (ja) | レーザダイオード駆動回路 | |
| JPH1079548A (ja) | 半導体レーザ制御装置 | |
| JPH1197787A (ja) | 半導体レーザ制御装置 | |
| JPH1093181A (ja) | 半導体レーザ制御装置 | |
| JP2000114647A (ja) | 光変調装置および光変調方法 | |
| JP2000203080A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050516 |
|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20050620 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |