JP3672424B2 - レーザダイオード駆動回路 - Google Patents
レーザダイオード駆動回路 Download PDFInfo
- Publication number
- JP3672424B2 JP3672424B2 JP30849297A JP30849297A JP3672424B2 JP 3672424 B2 JP3672424 B2 JP 3672424B2 JP 30849297 A JP30849297 A JP 30849297A JP 30849297 A JP30849297 A JP 30849297A JP 3672424 B2 JP3672424 B2 JP 3672424B2
- Authority
- JP
- Japan
- Prior art keywords
- laser diode
- circuit
- bias
- burst signal
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明はレーザダイオード駆動回路に関し、特にバースト信号伝送用の光送信機に用いられるレーザダイオード駆動回路に関するものである。
【0001】
【従来の技術】
図5は、従来からよく知られているレーザダイオード駆動回路の一例を示したもので、2つの差動対トランジスタTr1,Tr2を用い、両者のエミッタを共通接続すると共に電流源CSに接続している。また、各ベースはバースト信号DATAが互いに反転された形で入力されるようになっており、トランジスタTr1のコレクタには電源Vccが接続され、トランジスタTr2のコレクタにはレーザダイオードLDを介して電源Vccが接続されている。このような2つのトランジスタを差動対にしているのは、レーザダイオードLDの駆動を高速化するためである。
【0002】
このような従来のレーザダイオード駆動回路のトランジスタTr2のベースにバースト信号が与えられた時の波形が図6に示されており、このバースト信号は同図(a)に示すように、無信号時の非送信領域とバースト信号を入力する時の送信領域とに分かれている。この内の送信領域におけるバースト信号の先頭部を拡大した波形が同図(b)に示されている。
【0003】
これより分かるように、バースト信号の先頭(1ビット目)は光出力波形にオーバーシュートや発光遅延などによる波形劣化が見られる。
【0004】
この原因は、レーザダイオードLDの過渡応答のためである。
これを、図7の波形図により具体的に説明すると、同図(a)に示すバースト信号の1ビット目の立ち上がりでレーザダイオードLDが無バイアス(電流0、電圧降下0)の状態から電流が流れることによって、同図(b)に示すように▲1▼点の電圧が電源電圧VccからレーザダイオードLDがonの電圧VLD(on)まで降下する。
【0005】
これにより、レーザダイオードLDが無バイアス状態から同図(c)に示すようにキャリアを注入して行く時間に起因して発光遅延及び緩和振動によるオーバーシュート(同図(d))が発生する。
【0006】
そして、2ビット目以降の動作においては、レーザダイオードLD側のトランジスタTr2がoffの時、レーザダイオードLDの両端間容量CLD及びトランジスタTr2のコレクタ容量に充電された電圧VLD(off)(同図(b))によってレーザダイオードLDがバイアスされ、同図(d)に示すように波形劣化が抑えられることになる。
【0007】
このようなバースト信号の1ビット目の波形劣化を抑えるために、図8(a)に示すように常にレーザダイオードにバイアスをかける方法(従来例(2))がある。
この場合には、同図(b)に示すようにバイアス電流が常時流れるので、同図(c)に示すように非送信領域で消光比が劣化し、図9(a)及び(b)にも示すように無信号時のバイアス発光によって光受信機のデータ出力から雑音が出力されてしまうという問題がある。
【0008】
このような問題を解決するために、別の従来例(3)として図10に示すような回路がある(例えば特開平4−346526号公報)。
【0009】
すなわち、この従来例では、レーザダイオードLDとトランジスタTr2のコレクタとの接続点▲1▼にバイアス回路10を接続し、このバイアス回路10にバイアス制御信号を与えるものである。
【0010】
すなわち、トランジスタTr2のベースに図11(a)に示すバースト信号が入力される時、その1ビット目より前にレーザダイオードLDにバイアス(同図(e))が掛かるように同図(b)に示す如く所定の時間tDだけ前もって電圧VLD(off)分のバイアス電圧を与える(同図(b)参照)。
【0011】
これにより、▲1▼点の電流波形は同図(c)に示すようにレーザダイオードLDに所定の時間tDだけバイアスが掛かった状態となり、その光出力波形は、同図(d)に示すように1ビット目の波形から劣化しない状態となる。
【0012】
この結果、無信号時の非送信領域とバースト信号入力時の送信領域とは図12(a)及び(b)に示すようにバイアス制御信号がレベル“H”の時のみバースト信号が送信され、それ以外の非送信領域においては図9(a)とは異なりバイアス発光が無くなる。
【0013】
なお、この場合のバースト送信信号及びバイアス制御信号を与える装置としては、図13(a)に示すように、両方の信号を光送信機30に与えてバースト送信信号(光)を発生させるか、同図(b)に示すように、バースト送信信号(電気信号)の予め分かっているガードタイムに合わせてバースト送信信号を発生するものがある。
【0014】
【発明が解決しようとする課題】
しかしながら、このような従来例(3)の場合には、直流電流でレーザダイオードにバイアスを掛けているので、レーザダイオードの閾値の温度変化に合わせてバイアス電流を制御しなければ発光遅れによるパターン効果を防止するという効果が充分に得られないことになる。つまり直流バイアス電流を温度制御するための回路が必要になるという課題があった。
【0015】
従って本発明は、バースト信号伝送用のレーザダイオード駆動回路において、温度制御を必要とせずに、バースト信号の光出力波形の先頭に生じる波形劣化(オーバーシュート、発光遅延など)を抑制することを目的とする。
【0016】
【課題を解決するための手段】
上記の目的を達成するため、本発明に係るレーザダイオード駆動回路は、レーザダイオードの両端間にバイアス回路を接続し、このバイアス回路が、該バースト信号の1ビット目の入力より一定時間前に発生されるバイアス制御信号を受けた時、該レーザダイオードの両端間にバイアス電圧を印加することを特徴としている。
【0017】
すなわち、本発明においては図1に原理的に示すように、バイアス回路1をレーザダイオードの両端間に接続し、このバイアス回路1に対するバイアス制御信号をバースト信号の1ビットが入力される一定時間前に与えてバイアス回路1を起動する。
【0018】
これにより、レーザダイオードLDには、従来例(3)と同様に図11(e)に示すバイアス制御信号がバースト信号の1ビット目から一定時間前からonになるので、バイアス回路1は、レーザダイオードLDに同図(b)に示すバイアスを与え、1ビット目での光出力波形は同図(d)に示すように劣化が発生しなくなる。
【0019】
この場合、レーザダイオードLDには直流電流でバイアスを掛けていないので、この直流バイアス電流を温度制御するための回路が不要になる。
【0020】
なお、上記の一定時間は、該バースト信号の入力前に設定されているガードタイムにおいて該レーザダイオードが発光しても問題のない時間であればよい。
【0021】
また、上記のバースト信号の1ビット目を入力をしてから該バイアス制御信号を発生するバイアス制御信号発生回路と、該バースト信号を該一定時間だけ遅らせて入力させる遅延回路とを設けることができる。
【0022】
さらに、上記のレーザダイオードは、差動対を構成する2つのトランジスタの一方のコレクタに接続されており、両トランジスタの各ベークに該バースト信号が互いに極性が反転した形で入力されたものとすることができる。
【0023】
【発明の実施の形態】
図2は図1に示した本発明に係るレーザダイオード駆動回路の実施例(1)を示したもので、この実施例では、バイアス回路1が、トランジスタTr3と、このトランジスタTr3のエミッタ及びベースにそれぞれ図示のように接続されたバイアス抵抗r1,r2,r3と、トランジスタTr3のコレクタと▲1▼点との間に接続された抵抗r4と、この抵抗r4とトランジスタTr3のコレクタとの接続点と▲2▼点との間に接続されたダイオードD1とで構成されており、バイアス制御信号はバイアス抵抗r3を介してトランジスタTr3のベースに入力されるようになっている。
【0024】
この実施例の動作は図11に示した従来例(3)の動作原理と実質的に同じである。
【0025】
すなわち、バースト信号DATAがトランジスタTr2のベースに入力される一定時間tD前において、図11(e)に示すバイアス制御信号がバイアス抵抗r3を介してトランジスタTr3のベースに入力されると、電源VccがダイオードD1を介してトランジスタTr3のコレクタに印加されることとなり、このダイオードD1の電圧降下によりレーザダイオードLDにバイアスが掛かることになる。これは、図11(c)に示す電流波形と同様である。
【0026】
そして、バースト信号DATAが入力されると、レーザダイオードLDは予めバイアス電流が流れているので、図11(d)に示すように波形劣化しない正常な光出力波形が得られることになる。
【0027】
そして、このような実施例(1)においてはレーザダイオードLDの両端にダイオードD1の電圧降下がバイアスとして掛けられるので、従来例(3)のように閾値の温度変化の大きなレーザダイオード(例えば閾値が2mA〜50mAまで変動するようなもの)に対しても少ない部品点数でしかも温度による特性変動の補償を行うための回路が不要となる。
【0028】
また、温度による特性変動の大きなレーザダイオードでも使用できることになる。
この結果、温度による特性変動の大きなレーザダイオードが一般的に安価であることから、小型化及びコストダウンを図ることができる。
【0029】
図3は本発明に係るレーザダイオード駆動回路の実施例(2)を示したもので、この実施例ではバイアス回路1に対して与えられるバイアス制御信号をバースト信号DATAから発生するためのバイアス制御信号発生回路2が▲3▼点とバイアス回路1との間に設けられている。また、▲3▼点とトランジスタTr1のベースとの間に遅延回路3が設けられている。
【0030】
バイアス制御信号発生回路2は、▲3▼点にアノードが接続されたダイオードD2と、このダイオードD2のカソード側とアース点との間に並列接続された抵抗r5及びコンデンサC1と、ダイオードD2のカソードに非反転入力端子が接続され、反転入力端子に基準電圧Vthを発生する基準電圧源Bが接続されたコンパレータCOMPとで構成されている。
【0031】
また、遅延回路3は▲3▼点のバースト信号DATAをバイアス制御信号発生回路2及びバイアス回路1による遅延時間に相当する遅延時間を発生するために一定段数のバッファを備えたものである。
【0032】
このような実施例(2)の動作が図4に示されており、まずバースト信号DATAが▲3▼点に入力されると(同図(a))、このバースト信号DATAはダイオードD2と抵抗r5,コンデンサC1によって同図(b)に示すような平滑化された▲4▼点の電圧波形となる。
【0033】
そして、この▲4▼点の電圧波形はコンパレータCOMPにおいて基準電圧Vthと比較され、閾値Vthを越えた電圧の間のみレベル“H”となるバイアス制御信号が▲5▼点に発生されてバイアス回路1に与えられることとなる(同図(c))。
【0034】
そして、このバイアス制御信号発生回路2の遅延時間とバイアス回路1による遅延時間とが遅延回路3によって与えられるので、図11(a)に示すバースト信号が入力される時刻より一定時間tDだけ前においてバイアス制御信号が発生され、この後にバースト信号DATAは遅延回路3を介してトランジスタTr2のベースに与えられることとなる。すなわち、バイアス制御信号発生回路2は一定時間tDを発生する回路を構成している。
【0035】
【発明の効果】
以上説明したように本発明に係るダイオード駆動回路によればバイアス制御信号でレーザダイオードに掛かるバイアスの制御を行うレーザダイオード駆動回路において、バイアスの制御回路をレーザダイオードと並列に接続したので、バースト信号1ビット目の光出力波形に生じる劣化を抑制することができるとともに、温度変化の大きなレーザダイオードに対しても少ない部品点数のバイアス回路を構成することが可能となる。
【図面の簡単な説明】
【図1】本発明に係るレーザダイオード駆動回路の原理構成図である。
【図2】本発明に係るレーザダイオード駆動回路の実施例(1)を示した回路図である。
【図3】本発明に係るレーザダイオードの駆動回路の実施例(2)を示した回路図である。
【図4】本発明に係るレーザダイオード駆動回路の実施例(2)のタイムチャート図である。
【図5】従来のレーザダイオード駆動回路例(1)を示した図である。
【図6】従来のレーザダイオード駆動回路例(1)におけるバースト信号光出力波形図である。
【図7】従来のレーザダイオード駆動回路例(1)の動作波形図である。
【図8】従来のレーザダイオード駆動回路例(2)による動作波形図である。
【図9】従来のレーザダイオード駆動回路例(2)の問題点を示した波形図である。
【図10】従来のレーザダイオード駆動回路例(3)を示した回路図である。
【図11】従来のレーザダイオード駆動回路例(3)及び本発明の動作原理波形図(1)である。
【図12】従来のレーザダイオード駆動回路例(3)及び本発明の動作原理波形図(2)である。
【図13】装置と光送信機とのインタフェース例を示した図である。
【符号の説明】
Tr1,Tr2,Tr3 トランジスタ
LD レーザダイオード
1 バイアス回路
r1〜r5 抵抗
D1 ダイオード
C1 コンデンサ
COMP コンパレータ
B 基準電源
CS 電流源
2 バイアス制御信号発生回路
3 遅延回路
図中、同一符号は同一または相当部分を示す。
Claims (4)
- バースト信号伝送用のレーザダイオード駆動回路において、
該レーザダイオードの両端間にバイアス回路を接続し、このバイアス回路が、該バースト信号の1ビット目の入力より一定時間前に発生されるバイアス制御信号を受けた時、該レーザダイオードの両端間にバイアス電圧を印加することを特徴とするレーザダイオード駆動回路。 - 請求項1において、
該一定時間が、該バースト信号の入力前に設定されているガードタイムにおいて該レーザダイオードが発光しても問題のない時間であることを特徴としたレーザダイオード駆動回路。 - 請求項1又は2において、
該バースト信号の1ビット目を入力をしてから該バイアス制御信号を発生するバイアス制御信号発生回路と、該バースト信号を該一定時間だけ遅らせて入力させる遅延回路と、を設けたことを特徴とするレーザダイオード駆動回路。 - 請求項1乃至3のいずれかにおいて、
該レーザダイオードが、差動対を構成する2つのトランジスタの一方のコレクタに接続されており、両トランジスタの各ベースに該バースト信号が互いに極性が反転した形で入力されることを特徴としたレーザダイオード駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30849297A JP3672424B2 (ja) | 1997-11-11 | 1997-11-11 | レーザダイオード駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30849297A JP3672424B2 (ja) | 1997-11-11 | 1997-11-11 | レーザダイオード駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11145914A JPH11145914A (ja) | 1999-05-28 |
JP3672424B2 true JP3672424B2 (ja) | 2005-07-20 |
Family
ID=17981671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30849297A Expired - Fee Related JP3672424B2 (ja) | 1997-11-11 | 1997-11-11 | レーザダイオード駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3672424B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005302895A (ja) * | 2004-04-08 | 2005-10-27 | Sumitomo Electric Ind Ltd | 半導体レーザ駆動回路 |
JP5306547B2 (ja) | 2011-02-07 | 2013-10-02 | 三菱電機株式会社 | レーザダイオード駆動回路 |
CN108181621A (zh) * | 2016-12-08 | 2018-06-19 | 北京万集科技股份有限公司 | 一种双激光驱动电路和扫描式激光雷达测距设备及方法 |
CN113985537B (zh) * | 2021-10-29 | 2023-03-28 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
-
1997
- 1997-11-11 JP JP30849297A patent/JP3672424B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11145914A (ja) | 1999-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0441965A1 (en) | Light-emitting diode drive circuit | |
JP2000068946A (ja) | 光送信器 | |
EP0798828A2 (en) | Light emitting element driving circuit and light emitting device having the same | |
US6587489B2 (en) | Electronic driver circuit for directly modulated semiconductor lasers | |
JP2909438B2 (ja) | 半導体レーザ駆動回路、半導体レーザ装置、画像記録装置並びに光ディスク装置 | |
JP2747311B2 (ja) | デジタル光通信装置に使用される光送信装置のイネーブル応答時間を制御する装置および方法 | |
KR950007489B1 (ko) | 반도체레이저소자 구동회로 | |
JP3672424B2 (ja) | レーザダイオード駆動回路 | |
JPH0821746B2 (ja) | 半導体レ−ザ駆動回路 | |
JP2006313917A (ja) | 半導体レーザ制御装置 | |
JP2000269590A (ja) | 光送信回路 | |
JP2531117B2 (ja) | 高速apc回路 | |
JP2842368B2 (ja) | レーザダイオード駆動回路 | |
JP3569383B2 (ja) | 半導体レーザ制御方法及び装置 | |
JP3984741B2 (ja) | 半導体レーザ駆動回路 | |
JP3350404B2 (ja) | 発光ダイオード駆動回路 | |
JPH09321376A (ja) | 半導体レーザ制御装置 | |
JP2842021B2 (ja) | レーザダイオード駆動回路 | |
JP3788029B2 (ja) | レーザダイオード駆動回路 | |
JP3607772B2 (ja) | 半導体レーザ制御方法及び装置 | |
KR20040081372A (ko) | 반도체 레이저의 구동회로 | |
JP3891368B2 (ja) | 半導体レーザ制御装置 | |
JPH06140700A (ja) | 半導体発光素子駆動回路 | |
JPH0738185A (ja) | 発光素子の駆動回路 | |
JPH0482283A (ja) | レーザダイオード駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050419 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |