JP2531117B2 - 高速ａｐｃ回路 - Google Patents
高速ａｐｃ回路Info
- Publication number
- JP2531117B2 JP2531117B2 JP30146193A JP30146193A JP2531117B2 JP 2531117 B2 JP2531117 B2 JP 2531117B2 JP 30146193 A JP30146193 A JP 30146193A JP 30146193 A JP30146193 A JP 30146193A JP 2531117 B2 JP2531117 B2 JP 2531117B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- light
- apc circuit
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/068—Stabilisation of laser output parameters
- H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
- H01S5/06835—Stabilising during pulse modulation or generation
Landscapes
- Optical Communication System (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザ等の発光
素子の出力制御に適用されると共に、バースト伝送用の
高速ＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ／
自動出力制御）回路に関する。
素子の出力制御に適用されると共に、バースト伝送用の
高速ＡＰＣ（Ａｕｔｏ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ／
自動出力制御）回路に関する。
【０００２】
【従来の技術】従来、光伝送を行う場合には発光素子の
光出力が温度等によって変動するため、この光出力を一
定に保つために高速ＡＰＣ回路が用いられている。この
ような高速ＡＰＣ回路は例えば特開昭６１−９４３８６
号公報や特開昭６２−４３１９０号公報等に開示されて
いる。
光出力が温度等によって変動するため、この光出力を一
定に保つために高速ＡＰＣ回路が用いられている。この
ような高速ＡＰＣ回路は例えば特開昭６１−９４３８６
号公報や特開昭６２−４３１９０号公報等に開示されて
いる。
【０００３】図３は、従来の高速ＡＰＣ回路の一例を示
したものである。この高速ＡＰＣ回路は、データ信号
Ｄ，クロック信号ＣＬを入力し、ドライブ信号Ｌ1 ，Ｌ
2 を出力するフリップフロップ（Ｆ−Ｆ）部４と、トラ
ンジスタＴｒ１及びＴｒ２，発光素子としての半導体レ
ーザＬＤを含む駆動部１と、半導体レーザＬＤからの発
光を受光する受光素子としてのフォトダイオードＰＤ，
接地された可変抵抗及び平滑用コンデンサＣ３を含み、
光検出信号Ｌ3 を出力する光検出部２０と、ドライブ信
号Ｌ1 に従って基準電圧ＥR を発生する基準電圧発生部
３０と、光検出信号Ｌ3 と基準電圧ＥR とを比較し、そ
の比較の結果に基づいて駆動増幅信号を発生する比較増
幅部５０とを備えている。
したものである。この高速ＡＰＣ回路は、データ信号
Ｄ，クロック信号ＣＬを入力し、ドライブ信号Ｌ1 ，Ｌ
2 を出力するフリップフロップ（Ｆ−Ｆ）部４と、トラ
ンジスタＴｒ１及びＴｒ２，発光素子としての半導体レ
ーザＬＤを含む駆動部１と、半導体レーザＬＤからの発
光を受光する受光素子としてのフォトダイオードＰＤ，
接地された可変抵抗及び平滑用コンデンサＣ３を含み、
光検出信号Ｌ3 を出力する光検出部２０と、ドライブ信
号Ｌ1 に従って基準電圧ＥR を発生する基準電圧発生部
３０と、光検出信号Ｌ3 と基準電圧ＥR とを比較し、そ
の比較の結果に基づいて駆動増幅信号を発生する比較増
幅部５０とを備えている。
【０００４】このうち、駆動部１において、トランジス
タＴｒ１及びＴｒ２は互いにエミッタ接続されており、
トランジスタＴｒ１はドライブ信号Ｌ1 によりドライブ
され、トランジスタＴｒ２はドライブ信号Ｌ2 によりド
ライブされ、半導体レーザＬＤはこれらトランジスタＴ
ｒ１及びＴｒ２に流れる電流の状態に従って駆動され
る。又、トランジスタＴｒ１及びＴｒ２におけるエミッ
タ接続部は、トランジスタＴｒ３のコレクタ側と接続さ
れ、そのエミッタ側は抵抗を介して接地されている。ト
ランジスタＴｒ３のベース側は抵抗Ｒ１を介して比較増
幅部５０と接続されている。トランジスタＴｒ３のベー
ス及び抵抗Ｒ１間は平滑用コンデンサＣ２を介して接地
されている。更に、基準電圧発生部３０及び比較増幅部
５０の正極端子間は抵抗を介して接続され、その抵抗及
び比較増幅部５０の正極端子間は平滑用コンデンサＣ１
を介して接地されている。
タＴｒ１及びＴｒ２は互いにエミッタ接続されており、
トランジスタＴｒ１はドライブ信号Ｌ1 によりドライブ
され、トランジスタＴｒ２はドライブ信号Ｌ2 によりド
ライブされ、半導体レーザＬＤはこれらトランジスタＴ
ｒ１及びＴｒ２に流れる電流の状態に従って駆動され
る。又、トランジスタＴｒ１及びＴｒ２におけるエミッ
タ接続部は、トランジスタＴｒ３のコレクタ側と接続さ
れ、そのエミッタ側は抵抗を介して接地されている。ト
ランジスタＴｒ３のベース側は抵抗Ｒ１を介して比較増
幅部５０と接続されている。トランジスタＴｒ３のベー
ス及び抵抗Ｒ１間は平滑用コンデンサＣ２を介して接地
されている。更に、基準電圧発生部３０及び比較増幅部
５０の正極端子間は抵抗を介して接続され、その抵抗及
び比較増幅部５０の正極端子間は平滑用コンデンサＣ１
を介して接地されている。
【０００５】この高速ＡＰＣ回路では、駆動部１の半導
体レーザＬＤからの光出力を光検出部２０のフォトダイ
オードＰＤで受光して光電変換し、これにより得られる
光電流を電圧に変換して光検出信号Ｌ3 を出力する。比
較増幅部５０では光検出信号Ｌ3 の電圧を基準電圧発生
部３０からの基準電圧ＥR の電圧と比較し、その比較の
結果に基づいて発生した駆動増幅信号をトランジスタＴ
ｒ３のコレクタ側から駆動部１へ伝送することにより、
半導体レーザＬＤに対する駆動電流を制御する。これに
より、光平均出力を一定に保つためのフィードバック制
御が行われる。
体レーザＬＤからの光出力を光検出部２０のフォトダイ
オードＰＤで受光して光電変換し、これにより得られる
光電流を電圧に変換して光検出信号Ｌ3 を出力する。比
較増幅部５０では光検出信号Ｌ3 の電圧を基準電圧発生
部３０からの基準電圧ＥR の電圧と比較し、その比較の
結果に基づいて発生した駆動増幅信号をトランジスタＴ
ｒ３のコレクタ側から駆動部１へ伝送することにより、
半導体レーザＬＤに対する駆動電流を制御する。これに
より、光平均出力を一定に保つためのフィードバック制
御が行われる。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た高速ＡＰＣ回路における駆動電流による増幅制御は、
入力したデータ信号及びクロック信号に基づいて光の時
間平均出力を一定に保つ制御であるため、データ信号
（ドライブ信号）がデータの存在するときと無いときと
が交互に現われるバースト信号であると、その周期によ
って光出力のピークが大きく変動してしまう。特にバー
スト信号の無データ状態（断状態）が時間的に長いと、
比較増幅部での駆動増幅信号による半導体レーザ（発光
素子）に対する駆動電流の制御が継続されて光出力パワ
ーが一層大きくなる。こうした場合、結果的に発光素子
に過剰電流が供給され、発光素子が破損される恐れがあ
る。
た高速ＡＰＣ回路における駆動電流による増幅制御は、
入力したデータ信号及びクロック信号に基づいて光の時
間平均出力を一定に保つ制御であるため、データ信号
（ドライブ信号）がデータの存在するときと無いときと
が交互に現われるバースト信号であると、その周期によ
って光出力のピークが大きく変動してしまう。特にバー
スト信号の無データ状態（断状態）が時間的に長いと、
比較増幅部での駆動増幅信号による半導体レーザ（発光
素子）に対する駆動電流の制御が継続されて光出力パワ
ーが一層大きくなる。こうした場合、結果的に発光素子
に過剰電流が供給され、発光素子が破損される恐れがあ
る。
【０００７】又、上述した高速ＡＰＣ回路は、フィード
バックループ内に存在する平滑用コンデンサＣ1 ，
Ｃ2 ，Ｃ3 の充電の時定数によって１ビットからの正確
な光出力の信号送出ができず、それ故、バースト伝送用
としては使用できないという問題がある。
バックループ内に存在する平滑用コンデンサＣ1 ，
Ｃ2 ，Ｃ3 の充電の時定数によって１ビットからの正確
な光出力の信号送出ができず、それ故、バースト伝送用
としては使用できないという問題がある。
【０００８】本発明は、かかる問題点を解決すべくなさ
れたもので、その技術的課題は、バースト伝送用として
適用できると共に、常時光出力を一定に保ち得る高速Ａ
ＰＣ回路を提供することにある。
れたもので、その技術的課題は、バースト伝送用として
適用できると共に、常時光出力を一定に保ち得る高速Ａ
ＰＣ回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明によれば、発光素
子と、入力されるデータ信号に従って発光素子を駆動す
る駆動部と、発光素子による発光を受光すると光検出信
号を発生する受光素子を含む光検出部と、データ信号に
従って基準電気信号を発生する基準電気信号発生部と、
光検出信号と基準電気信号とを加算して加算信号を発生
する加算手段と、加算信号の電圧を基準電圧と比較する
比較手段と、比較の結果に基づいて駆動部の動作を制御
する制御信号を発生する制御手段とを含む高速ＡＰＣ回
路が得られる。
子と、入力されるデータ信号に従って発光素子を駆動す
る駆動部と、発光素子による発光を受光すると光検出信
号を発生する受光素子を含む光検出部と、データ信号に
従って基準電気信号を発生する基準電気信号発生部と、
光検出信号と基準電気信号とを加算して加算信号を発生
する加算手段と、加算信号の電圧を基準電圧と比較する
比較手段と、比較の結果に基づいて駆動部の動作を制御
する制御信号を発生する制御手段とを含む高速ＡＰＣ回
路が得られる。
【００１０】又、本発明によれば、上記高速ＡＰＣ回路
において、更に、発光素子に対して発光の有無を指示す
るコントロール信号を入力し、該コントロール信号に応
じてデータ信号として使用されるバースト信号が無デー
タ状態のとき、制御信号を抑制する制御抑制手段を含む
高速ＡＰＣ回路が得られる。
において、更に、発光素子に対して発光の有無を指示す
るコントロール信号を入力し、該コントロール信号に応
じてデータ信号として使用されるバースト信号が無デー
タ状態のとき、制御信号を抑制する制御抑制手段を含む
高速ＡＰＣ回路が得られる。
【００１１】
【実施例】以下に実施例を挙げ、本発明の高速ＡＰＣ回
路について、図面を参照して詳細に説明する。図１は、
本発明の一実施例に係る高速ＡＰＣ回路の基本構成を示
したものである。
路について、図面を参照して詳細に説明する。図１は、
本発明の一実施例に係る高速ＡＰＣ回路の基本構成を示
したものである。
【００１２】この高速ＡＰＣ回路は、データ信号Ｄ，ク
ロック信号ＣＬを入力し、ドライブ信号Ｌ1 ，Ｌ2 を出
力するフリップフロップ（Ｆ−Ｆ）部４と、発光素子と
しての半導体レーザＬＤ，トランジスタＴｒ１，及びＴ
ｒ２を含む駆動部１と、半導体レーザＬＤによる発光を
受光する受光素子としてのフォトダイオードＰＤ，及び
可変抵抗を含み、光検出信号Ｌ3 を発生する光検出部２
と、ドライブ信号Ｌ1に従って基準電気信号Ｌ4 を発生
する基準電気信号発生部３と、光検出信号Ｌ3と基準電
気信号Ｌ4 とを互いに反転された状態で加算すると共
に、その結果の加算信号の電圧とＤＣ基準電圧ＥR とを
比較し、その比較の結果に基づいて半導体レーザＬＤに
対する駆動増幅を制御する制御信号を発生するオペアン
プ５と、半導体レーザＬＤに対して発光の有無を指示す
るコントロール信号Ｓを入力し、データ信号Ｄとして使
用されるバースト信号が無データ状態（断状態）のと
き、半導体レーザＬＤに対する制御信号を切り替えて抑
制するアナログスイッチ６とを備えている。
ロック信号ＣＬを入力し、ドライブ信号Ｌ1 ，Ｌ2 を出
力するフリップフロップ（Ｆ−Ｆ）部４と、発光素子と
しての半導体レーザＬＤ，トランジスタＴｒ１，及びＴ
ｒ２を含む駆動部１と、半導体レーザＬＤによる発光を
受光する受光素子としてのフォトダイオードＰＤ，及び
可変抵抗を含み、光検出信号Ｌ3 を発生する光検出部２
と、ドライブ信号Ｌ1に従って基準電気信号Ｌ4 を発生
する基準電気信号発生部３と、光検出信号Ｌ3と基準電
気信号Ｌ4 とを互いに反転された状態で加算すると共
に、その結果の加算信号の電圧とＤＣ基準電圧ＥR とを
比較し、その比較の結果に基づいて半導体レーザＬＤに
対する駆動増幅を制御する制御信号を発生するオペアン
プ５と、半導体レーザＬＤに対して発光の有無を指示す
るコントロール信号Ｓを入力し、データ信号Ｄとして使
用されるバースト信号が無データ状態（断状態）のと
き、半導体レーザＬＤに対する制御信号を切り替えて抑
制するアナログスイッチ６とを備えている。
【００１３】但し、ここでドライブ信号Ｌ1 ，Ｌ2 はク
ロック信号ＣＬのクロック周期に基づいてデータ信号Ｄ
が取り出されるものであるため、データ信号Ｄの一つと
みなせるものである。又、コントロール信号Ｓはデータ
信号Ｄの状態を表わすもので、その状態に応じてアナロ
グスイッチ６を介して半導体レーザＬＤに対する発光の
有無を指示する。
ロック信号ＣＬのクロック周期に基づいてデータ信号Ｄ
が取り出されるものであるため、データ信号Ｄの一つと
みなせるものである。又、コントロール信号Ｓはデータ
信号Ｄの状態を表わすもので、その状態に応じてアナロ
グスイッチ６を介して半導体レーザＬＤに対する発光の
有無を指示する。
【００１４】このうち、駆動部１において、トランジス
タＴｒ１及びＴｒ２は互いにエミッタ接続されており、
更にトランジスタＴｒ１はドライブ信号Ｌ1 によりドラ
イブされ、トランジスタＴｒ２はドライブ信号Ｌ2 によ
りドライブされ、半導体レーザＬＤはこれらトランジス
タＴｒ１及びＴｒ２に流れる電流の状態に従って駆動さ
れる。又、トランジスタＴｒ１及びＴｒ２におけるエミ
ッタ接続部は、トランジスタＴｒ３のコレクタ側と接続
され、そのエミッタ側は抵抗を介して−５．２Ｖの負電
圧印加端部となる。トランジスタＴｒ３のベース側はア
ナログスイッチ６を介してオペアンプ５と接続されてい
る。尚、半導体レーザＬＤの出力側は＋５．０の正電圧
印加端部となる。
タＴｒ１及びＴｒ２は互いにエミッタ接続されており、
更にトランジスタＴｒ１はドライブ信号Ｌ1 によりドラ
イブされ、トランジスタＴｒ２はドライブ信号Ｌ2 によ
りドライブされ、半導体レーザＬＤはこれらトランジス
タＴｒ１及びＴｒ２に流れる電流の状態に従って駆動さ
れる。又、トランジスタＴｒ１及びＴｒ２におけるエミ
ッタ接続部は、トランジスタＴｒ３のコレクタ側と接続
され、そのエミッタ側は抵抗を介して−５．２Ｖの負電
圧印加端部となる。トランジスタＴｒ３のベース側はア
ナログスイッチ６を介してオペアンプ５と接続されてい
る。尚、半導体レーザＬＤの出力側は＋５．０の正電圧
印加端部となる。
【００１５】一方、アナログスイッチ６におけるトラン
ジスタＴｒ３のベース側に接続された端子にはコントロ
ール信号Ｓが与えられる。この端子に対向する一方の端
子は抵抗Ｒ２を介してオペアンプ５に接続され、他方の
端子は上述した−５．２Ｖの負電圧印加端部に接続され
ている。又、一方の端子及び抵抗Ｒ２間はコンデンサＣ
４を介して接地されている。因みに、抵抗Ｒ２及びコン
デンサＣ４はこの高速ＡＰＣ回路における立ち上がり時
定数を決定する。この高速ＡＰＣ回路では、図３に示す
従来のものと比べて抵抗やコンデンサの数が少なく、こ
れらの抵抗Ｒ２及びコンデンサＣ４の時定数を小さくす
ることによって光出力の立ち上がりを速くすることがで
きる。
ジスタＴｒ３のベース側に接続された端子にはコントロ
ール信号Ｓが与えられる。この端子に対向する一方の端
子は抵抗Ｒ２を介してオペアンプ５に接続され、他方の
端子は上述した−５．２Ｖの負電圧印加端部に接続され
ている。又、一方の端子及び抵抗Ｒ２間はコンデンサＣ
４を介して接地されている。因みに、抵抗Ｒ２及びコン
デンサＣ４はこの高速ＡＰＣ回路における立ち上がり時
定数を決定する。この高速ＡＰＣ回路では、図３に示す
従来のものと比べて抵抗やコンデンサの数が少なく、こ
れらの抵抗Ｒ２及びコンデンサＣ４の時定数を小さくす
ることによって光出力の立ち上がりを速くすることがで
きる。
【００１６】即ち、アナログスイッチ６は、後述するよ
うにコントロール信号Ｓによりデータ信号Ｄとして使用
するバースト信号にデータが存在する場合、トランジス
タＴｒ３のベース側に接続された端子を一方の端子に接
触させるように切り替え、バースト信号が無データの場
合、トランジスタＴｒ３のベース側に接続された端子を
他方の端子に接触させるように切り替える。従って、ア
ナログスイッチ６はコントロール信号Ｓに応じてバース
ト信号が無データ状態のとき、制御信号を抑制する制御
抑制手段として機能する。
うにコントロール信号Ｓによりデータ信号Ｄとして使用
するバースト信号にデータが存在する場合、トランジス
タＴｒ３のベース側に接続された端子を一方の端子に接
触させるように切り替え、バースト信号が無データの場
合、トランジスタＴｒ３のベース側に接続された端子を
他方の端子に接触させるように切り替える。従って、ア
ナログスイッチ６はコントロール信号Ｓに応じてバース
ト信号が無データ状態のとき、制御信号を抑制する制御
抑制手段として機能する。
【００１７】更に、オペアンプ５において、負極端子は
基準電気信号発生部３及び光検出部２に接続され、正極
端子は−５．２Ｖ〜＋５．０Ｖの電圧印加線に介挿され
た可変抵抗に接続される。このオペアンプ５は、負極の
反転入力端子に光検出部２からの光検出信号Ｌ3 と、こ
の光検出信号Ｌ3 とは反転された基準電気信号Ｌ4 とを
入力し、これらの各信号を加算して加算信号を出力する
加算手段，加算信号の電圧と基準電圧ＥR とを比較する
比較手段，その比較結果に基づいて半導体レーザＬＤに
対する駆動増幅を制御する制御信号を発生する増幅制御
手段として機能する。
基準電気信号発生部３及び光検出部２に接続され、正極
端子は−５．２Ｖ〜＋５．０Ｖの電圧印加線に介挿され
た可変抵抗に接続される。このオペアンプ５は、負極の
反転入力端子に光検出部２からの光検出信号Ｌ3 と、こ
の光検出信号Ｌ3 とは反転された基準電気信号Ｌ4 とを
入力し、これらの各信号を加算して加算信号を出力する
加算手段，加算信号の電圧と基準電圧ＥR とを比較する
比較手段，その比較結果に基づいて半導体レーザＬＤに
対する駆動増幅を制御する制御信号を発生する増幅制御
手段として機能する。
【００１８】図２は、この高速ＡＰＣ回路においてバー
スト信号Ｂを入力した場合のコントロール信号Ｓによる
光検出信号Ｌ3 及び基準電気信号Ｌ4 に対する制御処理
を示したタイミングチャートである。
スト信号Ｂを入力した場合のコントロール信号Ｓによる
光検出信号Ｌ3 及び基準電気信号Ｌ4 に対する制御処理
を示したタイミングチャートである。
【００１９】ここでは、コントロール信号Ｓが半導体レ
ーザＬＤの発光をＯＮ／ＯＦＦさせるもので、その周期
の長いＯＮ状態でバースト信号Ｂにデータが存在する場
合を仮定し、そのときの各信号の関係を示している。即
ち、このとき光検出信号Ｌ3はデータ信号Ｄと同一なも
のとなり、更に光検出信号Ｌ3 及び基準電気信号Ｌ4は
グランド（ＧＮＤ）レベルを軸として互いに反転してお
り、それぞれ出力ピークが一定に保たれ、且つ振幅も等
しくなっている。
ーザＬＤの発光をＯＮ／ＯＦＦさせるもので、その周期
の長いＯＮ状態でバースト信号Ｂにデータが存在する場
合を仮定し、そのときの各信号の関係を示している。即
ち、このとき光検出信号Ｌ3はデータ信号Ｄと同一なも
のとなり、更に光検出信号Ｌ3 及び基準電気信号Ｌ4は
グランド（ＧＮＤ）レベルを軸として互いに反転してお
り、それぞれ出力ピークが一定に保たれ、且つ振幅も等
しくなっている。
【００２０】これはＯＰアンプ５による制御の結果を示
すものに他ならない。即ち、周囲温度上昇等の要因で光
出力が低下して基準電気信号Ｌ4 の振幅が光検出信号Ｌ
3 の振幅よりも大きくなった場合、ＯＰアンプ５は制御
信号の出力電位を上昇させて光出力を増加させ、基準電
気信号Ｌ4 の振幅と光検出信号Ｌ3 の振幅とを等しくさ
せる。又、逆に光出力が上昇し、基準電気信号Ｌ4 の振
幅が光検出信号Ｌ3 の振幅よりも小さくなった場合、Ｏ
Ｐアンプ５は制御信号の出力電位を降下させて光出力を
減少させ、基準電気信号Ｌ4 の振幅と光検出信号Ｌ3 の
振幅とを等しくさせる。
すものに他ならない。即ち、周囲温度上昇等の要因で光
出力が低下して基準電気信号Ｌ4 の振幅が光検出信号Ｌ
3 の振幅よりも大きくなった場合、ＯＰアンプ５は制御
信号の出力電位を上昇させて光出力を増加させ、基準電
気信号Ｌ4 の振幅と光検出信号Ｌ3 の振幅とを等しくさ
せる。又、逆に光出力が上昇し、基準電気信号Ｌ4 の振
幅が光検出信号Ｌ3 の振幅よりも小さくなった場合、Ｏ
Ｐアンプ５は制御信号の出力電位を降下させて光出力を
減少させ、基準電気信号Ｌ4 の振幅と光検出信号Ｌ3 の
振幅とを等しくさせる。
【００２１】一方、バースト信号Ｂが無データ状態のと
き、アナログスイッチ６はコントロール信号Ｓに応じて
その接触を上述した−５．２Ｖの負電圧印加端部側の他
方の端子に切り替えて制御信号を抑制するので、無デー
タ状態の時間が長くても発光素子に過剰電流が供給され
ることが無くなる。
き、アナログスイッチ６はコントロール信号Ｓに応じて
その接触を上述した−５．２Ｖの負電圧印加端部側の他
方の端子に切り替えて制御信号を抑制するので、無デー
タ状態の時間が長くても発光素子に過剰電流が供給され
ることが無くなる。
【００２２】このように、この高速ＡＰＣ回路はバース
ト信号Ｂを入力した上でも常時光出力を一定に保つため
の制御を行うことができる。尚、この高速ＡＰＣ回路に
おける応答時間は抵抗Ｒ２及びコンデンサＣ４の時定数
で決まるが、その時間はループ発振を防止できるもので
あれば良い。
ト信号Ｂを入力した上でも常時光出力を一定に保つため
の制御を行うことができる。尚、この高速ＡＰＣ回路に
おける応答時間は抵抗Ｒ２及びコンデンサＣ４の時定数
で決まるが、その時間はループ発振を防止できるもので
あれば良い。
【００２３】
【発明の効果】以上に述べた通り、本発明によれば、光
検出部からの光検出信号と、この光検出信号とは反転さ
れた基準電気信号とを加算した加算信号の電圧と基準電
圧とを比較し、その比較結果に基づいて半導体レーザに
対する駆動増幅を制御する制御信号を得るようにしてい
るので、回路の時定数を定めるＣＲ（コンデンサ−抵
抗）を最小限な構成とした上で、バースト伝送用として
適用できると共に、常時光出力を一定に保ち得る高速Ａ
ＰＣ回路を提供できるようになる。又、発光素子に対し
て発光の有無を指示するコントロール信号に応じてバー
スト信号が無データ状態のとき、制御信号を抑制する増
幅制御抑制手段を設けているので、その無データ状態の
時間が長くても発光素子に過剰電流が供給されることが
無くなり、発光素子の破損を確実に防止できるようにな
る。
検出部からの光検出信号と、この光検出信号とは反転さ
れた基準電気信号とを加算した加算信号の電圧と基準電
圧とを比較し、その比較結果に基づいて半導体レーザに
対する駆動増幅を制御する制御信号を得るようにしてい
るので、回路の時定数を定めるＣＲ（コンデンサ−抵
抗）を最小限な構成とした上で、バースト伝送用として
適用できると共に、常時光出力を一定に保ち得る高速Ａ
ＰＣ回路を提供できるようになる。又、発光素子に対し
て発光の有無を指示するコントロール信号に応じてバー
スト信号が無データ状態のとき、制御信号を抑制する増
幅制御抑制手段を設けているので、その無データ状態の
時間が長くても発光素子に過剰電流が供給されることが
無くなり、発光素子の破損を確実に防止できるようにな
る。
【図１】本発明の一実施例に係る高速ＡＰＣ回路を示し
たものである。
たものである。
【図２】図１に示す高速ＡＰＣ回路においてバースト信
号を入力した場合のコントロール信号による光検出信号
及び基準電気信号に対する制御処理を示したタイミング
チャートである。
号を入力した場合のコントロール信号による光検出信号
及び基準電気信号に対する制御処理を示したタイミング
チャートである。
【図３】従来の高速ＡＰＣ回路を示したものである。
１ 駆動部 ２，２０ 光検出部 ３ 基準電気信号発生部 ４ フリップフロップ（Ｆ−Ｆ）部 ５ オペアンプ ６ アナログスイッチ ３０ 基準電圧発生部 ＬＤ 半導体レーザ（発光素子） ＰＤ フォトダイオード（受光素子） Ｌ1 ，Ｌ2 ドライブ信号 Ｌ3 光検出信号 Ｌ4 基準電気信号 Ｄ データ信号 Ｓ コントロール信号 Ｂ バースト信号
Claims (2)
- 【請求項１】 発光素子と、入力されるデータ信号に従
って前記発光素子を駆動する駆動部と、前記発光素子に
よる発光を受光すると光検出信号を発生する受光素子を
含む光検出部と、前記データ信号に従って基準電気信号
を発生する基準電気信号発生部と、前記光検出信号と前
記基準電気信号とを加算して加算信号を発生する加算手
段と、前記加算信号の電圧を基準電圧と比較する比較手
段と、前記比較の結果に基づいて前記駆動部の動作を制
御する制御信号を発生する制御手段とを含むことを特徴
とする高速ＡＰＣ回路。 - 【請求項２】 請求項１記載の高速ＡＰＣ回路におい
て、更に、前記発光素子に対して発光の有無を指示する
コントロール信号を入力し、該コントロール信号に応じ
て前記データ信号として使用されるバースト信号が無デ
ータ状態のとき、前記制御信号を抑制する制御抑制手段
を含むことを特徴とする高速ＡＰＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30146193A JP2531117B2 (ja) | 1993-12-01 | 1993-12-01 | 高速ａｐｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30146193A JP2531117B2 (ja) | 1993-12-01 | 1993-12-01 | 高速ａｐｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07154016A JPH07154016A (ja) | 1995-06-16 |
| JP2531117B2 true JP2531117B2 (ja) | 1996-09-04 |
Family
ID=17897180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30146193A Expired - Lifetime JP2531117B2 (ja) | 1993-12-01 | 1993-12-01 | 高速ａｐｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531117B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2735042B2 (ja) * | 1995-07-28 | 1998-04-02 | 日本電気株式会社 | 電圧制御型レーザダイオード駆動回路 |
| US6044095A (en) * | 1996-10-30 | 2000-03-28 | Matsushita Electric Industrial Co., Ltd. | Light emitting device drive circuit |
| KR100393213B1 (ko) * | 2001-02-07 | 2003-07-31 | 삼성전자주식회사 | 디스크 드라이브의 자동 파워 제어 장치 |
| US7505692B2 (en) | 2004-08-31 | 2009-03-17 | Cisco Technology, Inc. | System and method for optical transmission |
| GB2541291B (en) * | 2016-07-08 | 2018-06-20 | Hilight Semiconductor Ltd | Laser power controller |
-
1993
- 1993-12-01 JP JP30146193A patent/JP2531117B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07154016A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5646763A (en) | Optical transmitter and laser diode module for use in the optical transmitter | |
| US7269194B2 (en) | High speed laser array driver | |
| JP4200535B2 (ja) | 発光素子の駆動回路 | |
| US6044095A (en) | Light emitting device drive circuit | |
| JP3725235B2 (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
| US6587489B2 (en) | Electronic driver circuit for directly modulated semiconductor lasers | |
| US5175641A (en) | Dual-mode laser diode transmitter | |
| JP2531117B2 (ja) | 高速ａｐｃ回路 | |
| JP3175132B2 (ja) | 光送信器 | |
| US6560258B1 (en) | Direct-coupled laser diode driver structures and methods | |
| US20020093999A1 (en) | Laser diode drive circuit and optical transmission system | |
| EP1037414A2 (en) | Optical transmission circuit controlling input voltage amplitude of optical transmission circuit drive stage according to pulse current | |
| JPH11121851A (ja) | 発光素子駆動回路及びこれを有する発光装置 | |
| JP2842368B2 (ja) | レーザダイオード駆動回路 | |
| JP2006100555A (ja) | 発光素子駆動回路および前置増幅回路 | |
| JP3109467B2 (ja) | 光送信器 | |
| JP3311607B2 (ja) | レーザダイオード駆動装置 | |
| JP3647966B2 (ja) | 光強度制御装置 | |
| KR100261233B1 (ko) | 광송신모듈의 광원 구동 드라이브 | |
| JPH11145914A (ja) | レーザダイオード駆動回路 | |
| JPH09266341A (ja) | 半導体レーザ制御方法及び装置 | |
| JPH0252867B2 (ja) | ||
| JP2002064242A (ja) | レーザダイオード駆動方法および回路 | |
| JPH10190118A (ja) | 発光素子駆動回路 | |
| JPH05206945A (ja) | 光送信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960423 |