JP3984741B2 - 半導体レーザ駆動回路 - Google Patents
半導体レーザ駆動回路 Download PDFInfo
- Publication number
- JP3984741B2 JP3984741B2 JP33627698A JP33627698A JP3984741B2 JP 3984741 B2 JP3984741 B2 JP 3984741B2 JP 33627698 A JP33627698 A JP 33627698A JP 33627698 A JP33627698 A JP 33627698A JP 3984741 B2 JP3984741 B2 JP 3984741B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- semiconductor laser
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、半導体レーザを駆動制御する、例えばレーザビームプリンタや複写機に好適な、半導体レーザ駆動回路に関する。
【0002】
【従来の技術】
まず最初に、本発明の半導体レーザ駆動回路が適用される一般的なレーザビームプリンタ(以下、LBPと称する)について説明する。
【0003】
従来、レーザビームを用いて画像出力を行うLBPやデジタル複写機の画像形成装置は、一例として図7のような構成をしている。
【0004】
図7中、フォトダイオード701は、レーザ光源としての半導体レーザ702が出力するレーザ光のモニタリングを行う。半導体レーザ702は半導体レーザ駆動回路703によって駆動される。光量制御回路713はモニタされた光量に基づいて半導体レーザ702への供給電流を制御し、フォトダイオード701からの出力が所定値となるように半導体レーザ駆動回路703を制御する。
【0005】
ポリゴンミラー704は半導体レーザ702から照射されたレーザビームIを偏光するためのものであり、モータ軸に固定されて図7中の矢印方向への回転を行い、感光ドラム705上にビームIを走査する。f‐θレンズ706は偏光されたレーザビームIを感光ドラム705上に集光するものである。
【0006】
受光ダイオードからなるビームディテクタ707はレーザビームIにより感光ドラム705上の情報書き込み開始位置を検出し、水平同期信号発生回路708はビームディテクタ707の出力に基づいて水平同期信号Hsyncを発生する。
【0007】
ブランキング回路709は、水平同期信号Hsyncに基づいて、次にビームディテクタ707がレーザビームIを検出すべきタイミングで半導体レーザ702をオンさせるアンブランキング信号UNBLを発生し、これをオア回路710に供給する。
【0008】
画素変調データ発生源711は、水平同期信号Hsyncに同期して画素クロックSCKを発生し、さらに、この画素クロックSCKに同期して、例えば8ビットで画素階調を表す画素変調データDVを出力する。
【0009】
画素変調回路712は画素変調データ発生源71から発生する画素変調データDVに基づいて、水平同期信号Hsyncに同期して発生された画素クロックに同期してパルス幅変調された信号を発生する。
【0010】
オア回路710にはアンブランキング信号UNBLと共に画素変調回路712から供給されるパルス幅変調された画像信号も入力される。オア回路710からの出力が半導体レーザ駆動回路703に与えられ、これにより上記光量制御回路713によって設定された電流が半導体レーザ702に供給される。
【0011】
このようなシステム構成により階調を表現することで、高精細な画像出力を得ることができる。
【0012】
上述のLBP内で使用される半導体レーザ駆動回路703はIC回路内で構成され、半導体レーザ駆動回路703から出るレーザ駆動電流はIC(集積回路)のピン(出力ピン)を通して半導体レーザ702に供給される。なお、このレーザ駆動電流はトランジスタのコレクタをその出力とするのが一般的な構成である。
【0013】
【発明が解決しようとする課題】
しかしながら、上記のようなIC回路においては、その出力ピンによる影響を考慮する必要がある。特に、インダクタンスによる影響は、電流出力トランジスタのコレクタ容量とともにLC回路を構成し、レーザ駆動電流波形にオーバーシュートやアンダーシュ―トを発生させる。
【0014】
これにより、レーザ駆動電流波形には、図8に示すような振動が発生する。この振動の周期はほぼ
【0015】
【数1】
2πf=1/(LC)1/2 …(1)
で表され、レーザ駆動電流の立ち上がり、および立ち下がりエッジが急峻な程、振動の振幅も大きくなる。この振動はそのエネルギーが回路内で消費されるにつれ、徐々に減衰していくが、このように歪んだ駆動電流を用いては、高精度な光量のレーザ光を得るのが難しい。また、この振動の周期は、レーザ駆動電流の周期とは相関が無いため、レーザ駆動電流の周波数が高くなるほど大きな問題となってくる。
【0016】
本発明は、上述の点に鑑みてなされたもので、その目的は、パルス電流に発生する振動を抑制したレーザ駆動パルス電流を得ることができ、歪みのない高精度な光量のレーザ光を得ることができる半導体レーザ駆動回路をIC回路内で容易に構成できるようにすることにある。
【0017】
【課題を解決するための手段】
上記目的を達成するため、請求項1の発明は、入力されたレーザ変調信号に応じて半導体レーザに供給する電流を発生する半導体レーザ駆動回路において、入力信号を遅延させた出力信号を出力させる遅延回路を有し、所望のレーザ駆動電流値の1/N(Nは正の整数)の電流を発生するN個のレーザ駆動電流発生回路と、前記N個のレーザ駆動電流発生回路で発生された電流を前記半導体レーザに供給する端子と、N―1個の前記レーザ駆動電流発生回路は、M番目(M<=N、M>1の整数)の前記レーザ駆動電流発生回路の入力信号が、M― 1 番目の前記駆動電流発生回路の入力信号、あるいは出力信号を用いるかを選択する選択手段と、を備え、前記選択手段での選択を制御することで、前記端子から供給される電流の立ち上がりにおける傾きの変化量が所定の比率となるように重み付けをすることを特徴とする。
【0018】
ここで、好ましくは、前記レーザ駆動電流発生回路の前記遅延回路は、第一のトランジスタと第二のトランジスタを備え、前記入力信号は、前記第一のトランジスタのベースと前記第二のトランジスタのベースに入力され、前記第一のトランジスタのエミッタと前記第二のトランジスタのエミッタが接続され、該接続された接続点に電流源が接続され、さらに前記第一のトランジスタのコレクタと前記第二のトランジスタのコレクタは、各々抵抗に接続され、前記抵抗は電圧源に接続される。
【0023】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【0024】
本発明の一実施形態においては、上記の従来技術の欄で述べた振動を抑制するために、レーザ駆動電流の立ち上がり、および立ち下がりエッジを制御して、レーザ駆動電流の立ち上がりおよび立ち下がりエッジが急峻になるのを防ぐように構成している。
【0025】
図1に本発明の一実施形態で用いる半導体レーザ駆動回路の回路構成を示す。まず、101〜110で示す駆動電流発生回路を説明する。図2に各駆動電流発生回路の構成の一例を示す。
【0026】
図2中、入力パルス信号Pin1,Nin1はレーザ変調信号であり、互いに極性の反転した差動信号である。また、VXはバンドギャップ電圧Vbgから作られる対環境に安定な電圧である。入力パルス信号Pin1,Nin1は互いにエミッタの接続されたトランジスタQ201,Q202のベースに入力される。このエミッタ接続点には、定電流源1201が接続される。トランジスタQ201,Q202のコレクタはそれぞれ、一方の端子が共に電圧VXに接続された抵抗R201,R202と、トランジスタQ203,Q204のベースとに接続される。
【0027】
トランジスタQ203,Q204のエミッタはそれぞれ電流源1202,1203およびトランジスタQ205,Q207のベースに接続され、トランジスタQ203,Q204および電流源1202,1203はバッファを構成する。
【0028】
トランジスタQ205、トランジスタQ207のエミッタは互いに接続され、トランジスタQ206のコレクタに接続される。トランジスタQ205のコレクタ電流IpはICピンを介して半導体レーザLDに接続され、トランジスタQ207のコレクタ電流IsはICピンを介して図1中の抵抗R1に接続される。
【0029】
トランジスタQ206のエミッタは抵抗R203を介して接地され、そのベースにはレーザ駆動電流制御信号Vsが入力される。この電圧Vsは、光量制御回路(図7の713参照)の出力電圧である。光量制御回路では通常、半導体レーザLD(図7の702を参照)と対で構成されるフォトダイオードPD(図7の701参照)の出力を受け、半導体レーザLDが所望の発光量になるように、一定期間毎にレーザ駆動電流制御信号である電圧Vsを制御する。
【0030】
入力パルス信号Pin1が”H”(ハイ)レベルのときは、トランジスタQ205がオンし、電圧VsによりトランジスタQ206のコレクタに発生する電流がトランジスタQ205のコレクタ電流Ipとして半導体レーザLDに流れる。
【0031】
逆に、入力パルス信号Pin1が”L”’(ロー)レベルのときは、トランジスタQ207がオンし、トランジスタQ206のコレクタに発生する電流がトランジスタQ207のコレクタ電流Isとして抵抗R1に流れるため、レーザLDは発光を停止する。
【0032】
この駆動電流発生回路においては、トランジスタQ207がオンするときは、抵抗R1に捨て電流として電流が流れるが、このように駆動電流発生回路を差動回路として構成することにより、ノイズの影響は受けにくくなる。
【0033】
図3は駆動電流発生回路の他の回路構成例を示す。図2の回路では、バイアス的にカソードコモンタイプのレーザを使用することはできないが、図3の回路を用いることにより、アノードコモンおよびカソードコモンの両タイプのレーザを使用することが可能となる。
【0034】
図3中、入力パルス信号Pin1,Nin1は、互いにエミッタの接続されたトランジスタQ301,Q302のべースに入力される。これらエミッタ接続点には、定電流源1301が接続されている。トランジスタQ301,Q302のコレクタはそれぞれ、一方の端子が共に電圧Vsに接続された抵抗R301,R302およびトランジスタQ303,Q312のベースとに接続される。トランジスタQ303,Q312のエミッタはそれぞれ、ダイオード接続されたトランジスタQ304,Q313のコレクタ・ベース接続点およびトランジスタQ306,Q310のベースに接続される。トランジスタQ304,Q313のエミッタは、さらにダイオード接続されたトランジスタQ305,Q314のコレクタ・ベース接続点に入力され、そのエミッタは一方の端子が共に接地された抵抗R303,R305およびpnpトランジスタQ307,Q311のべースに接続される。
【0035】
トランジスタQ307,Q311のコレクタは共に接地され、そのエミッタはトランジスタQ306,Q310のエミッタに接続される。また、トランジスタQ306,Q310のコレクタは共に電源に接続される。トランジスタQ306,Q307およびQ310,Q311のエミッタ接続点はトランジスタQ308,Q309のベースに入力される。トランジスタQ308,Q309のエミッタは互いに接続され、抵抗R304を介して接地される。トランジスタQ308のコレクタはICピンを介して半導体レーザLDに接続される。トランジスタQ309のコレクタはICピンを介して図1中の抵抗R1に接続される。
【0036】
この図3の駆動電流発生回路において、入力パルス信号Pin1が“H”レベル(Nin1が“L”レベル)のとき、トランジスタQ308はオン,トランジスタQ309はオフする。また、入力パルス信号Pin1がLレベル(Nin1が“H”レベル)のときは、トランジスタQ309がオン,トランジスタQ308がオフする。このスイッチング動作により、抵抗R304を流れる電流が選択的にレーザ駆動パルス電流Ipとして半導体レーザLDに供給されることで、半導体レーザLDは発光する。
【0037】
このレーザ駆動パルス電流Ipの電流値は電圧Vsによって決まる。すなわち、抵抗R304の抵抗値をR、トランジスタのベース・エミッタ電圧をVbeとすれば、
【0038】
【数2】
Ip=(Vs−3*Vbe)/R …(2)
で求まる。この電圧Vsは図2と同様に、そのレベルは異なるが、光量制御回路の出力電圧である。従って、電圧Vsは一定期間毎に半導体レーザLDが所望の発光量となるように制御される。
【0039】
また、トランジスタQ306,Q307およびトランジスタQ310,Q311をプッシュ・プル構成とし、この出力点のインピーダンスが常時低くなるようにしているので、出力パルス電流Ipの立ち下がり特性が改善される。
【0040】
なお、本駆動電流発生回路にカソードコモンレーザを接続するときは、図4に示すように回路を構成する。図4において、半導体レーザLDの最大発光量を決定する電流源の電流値Idを光量制御回路の出力Vsで制御して、駆動電流発生回路からのレーザ駆動パルス電流Ipをこの電流Idから引くことで、半導体レーザLDは発光を停止する。従って、レーザ変調信号Pin1,Ninlはアノードコモンレーザを使用する場合の反転信号となる。
【0041】
上述した図2または図3に示すような駆動電流発生回路を複数個用いて図1に示すように半導体レーザ駆動回路を構成することで、出力電流のリンギングを抑制する。本発明の実施形態では、駆動電流発生回路を10個用いている。ただし、各駆動電流発生回路ブロックの出力電流値は、全体の出力電流値のl/10である。なお、ここでは、駆動電流発生回路ブロックを10個用いていると説明しているが、実際の回路構成時には10個に限定されるものではなく、任意の個数のブロックを用いて回路を構成することができることは勿論である。
【0042】
次に、この図1の回路の動作を説明する。図1では、スイッチ111〜128の状態により、各駆動電流発生回路ブロック101〜110の入力信号Pin1,Nin1は、最初の駆動電流発生回路101を除いて、1つ手前の駆動電流発生回路の入力信号を用いるか、あるいは出力信号(図2または図3中のPout1,Nout1)を用いるかのいずれかを選択できる。
【0043】
すなわち、図2または図3中のトランジスタQ201、Q202、抵抗R201,R202、電流源1201、またはトランジスタQ301,Q302,R301,抵抗R302,1301で構成されたコンパレータの遅延を利用し、エッジ部での電流の重み付けを変えることで、エッジコントロールをする。この時の遅延量は、IC製造プロセス(集積回路製造工程)により左右されるが、約数10〜数100pS(ピコ秒)程度である。なお、図面右側のスイッチ111〜119はそのスイッチ制御信号Sd1〜Sd9が“L”の時にオンする。図面左側のスイッチ120〜128はそのスイッチ制御信号Sd1〜Sd9が“L”のときに図4の黒丸側接点を選択する。
【0044】
図1に示した状態では電流の重み付けを1,2,4,2,1としている。この重み付けの度合いは、信号Sd1〜Sd9によりコントロールする。この時のパルス電流の立ち上がりの様子を図5の曲線(a)に示す。時刻t0で入力信号Pin1,Nin1は立ち上がりはじめ、t1までは駆動電流発生回路101にのみ所望の出力電流の1/10の電流が流れる。
【0045】
時刻t1〜t2までは駆動電流発生回路101に加え、駆動電流発生回路102、103にも電流が流れる。従って、この過程では、所望の出力電流の3/10の電流が半導体レーザLDに流れている。
【0046】
時刻t2〜t3までは、さらに駆動電流発生回路104〜107に電流が流れ、半導体レーザLDに供給される電流は所望の電流の7/10となり、時刻t3〜t4までは駆動電流発生回路108〜109に電流が流れることで、半導体レーザLDには所望の電流値の9/10の電流が供給されている。
【0047】
時刻t4経過後は、駆動電流発生回路110に電流が流れ、最終的な出力パルス電流Ipを得る。
【0048】
なお、図5の曲線(b)は電流の重み付けを4,3,2,1とした場合、図5の曲線(c)は重み付けを行わなかった場合のパルス電流の立ち上がりの様子を示している。
【0049】
図6は、図1の半導体レーザ駆動回路の各駆動電流発生回路101〜110として、図3に示す駆動電流発生回路を用いて、カソードコモンタイプの半導体レーザを駆動したときの、上記の各重み付け時の半導体レーザLDの供給電流のシミュレーション波形を示す。この波形特性は、レーザLDに流し込む電流Idを100mA、パルス電流の振幅を90mAとしたときのものである。
【0050】
図6からも容易に理解できるように、電流重み付けを行ってパルス電流を発生させることで、電流波形はより理想的なものが得られる。なお、図6においては、レーザ駆動電流のハイレベルに振動が発生している。これは、図3において、トランジスタQ308がオフのときである。このときには、トランジスタQ308のコレクタ容量とピンの誘導成分により形成されたLC回路の影響が、パルス電流に発生している。逆に、トランジスタQ308がオンの時には、LC回路で発生した振動がコレクタ・ベース接合容量を介して、抵抗R304にフィードバックされるため、振動は抑制されるものと考えられる。従って、この時は、トランジスタQ308がオフの時ほどの振動は発生しない。
【0051】
また、本実施形態では、スイッチ11l〜128およびスイッチ制御データSd1〜Sd9を用いて重み付けを任意に設定可能としているが、回路規模の縮小のために重み付け量を固定して回路を構成してもかまわない。
【0052】
上述のように、本実施形態では、駆動電流発生回路を複数用いて、レーザ変調信号を遅延させ、これにより出力電流の振動を抑制するようにしたので、駆動電流発生回路の回路構成自体はレーザ変調信号を遅延させることができるものであればよく、この回路構成としては本実施形態のものに特に限定されるものではない。
【0053】
また、上記のように、パルス電流発生時に電流重み付けを行ってパルス電流を得るようにしたので、ICピンの誘導成分により発生するパルス電流の振動成分を抑制したパルス電流を得ることができ、これにより歪みのない高精度な光量のレーザ光を得ることができる。
【0054】
(他の実施の形態)
なお、本発明は、複数の機器(例えば、ホストコンピュータ、インターフェース機器、リーダ、プリンタなど)から構成されるシステムに適用しても、1つの機器からなる装置(例えば、プリンタ、複写機、ファクシミリ装置など)に適用してもよい。
【0055】
【発明の効果】
以上説明したように、本発明によれば、駆動電流発生回路を複数用いて、レーザ変調信号を遅延させ、これにより出力電流の振動を抑制するようにし、またパルス電流発生時に電流重み付けを行ってパルス電流を得るようにしたので、ICピンの誘導成分により、パルス電流に発生する振動を抑制したレーザ駆動パルス電流を得ることができ、歪みのない高精度な光量のレーザ光を得ることができる半導体レーザ駆動回路をIC回路内で容易に構成できるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施形態の半導体レーザ駆動回路の回路構成を示すブロック図である。
【図2】図1の本発明の半導体レーザ駆動回路で使用する駆動電流発生回路の一例を示す回路図である。
【図3】図1の本発明の半導体レーザ駆動回路で使用する駆動電流発生回路の他の例を示す回路図である。
【図4】本発明の一実施形態においてカソードコモンタイプの半導体レーザを使用したときの回路図である。
【図5】図1の本発明の半導体レーザ駆動回路を用いたときのパルス電流エッジの時間変化を示す特性図である。
【図6】図3の駆動電流発生回路で構成された図1の半導体レーザ駆動回路におけるレーザ駆動電流のシミュレーション波形を示す波形図である。
【図7】本発明の半導体レーザ駆動回路が適用される一般的なLBP(レーザビームプリンタ)の構成例を示すシステム構成図である。
【図8】図7のLBPにおいてパルス電流に発生する振動を表す波形図である。
【符号の説明】
101〜110 駆動電流発生回路
111〜128 スイッチ
701 フォトダイオード
702 半導体レーザ
703 半導体レーザ駆動回路
704 ポリゴンミラー
705 感光ドラム
706 f−θレンズ
707 ビームディテクタ
708 水平同期信号発生回路
709 ブランキング回路
710 オア回路
711 画素変調データ発生源
712 画素変調回路
713 光量制御回路
Claims (2)
- 入力されたレーザ変調信号に応じて半導体レーザに供給する電流を発生する半導体レーザ駆動回路において、
入力信号を遅延させた出力信号を出力させる遅延回路を有し、所望のレーザ駆動電流値の1/N(Nは正の整数)の電流を発生するN個のレーザ駆動電流発生回路と、
前記N個のレーザ駆動電流発生回路で発生された電流を前記半導体レーザに供給する端子と、
N―1個の前記レーザ駆動電流発生回路は、M番目(M<=N、M>1の整数)の前記レーザ駆動電流発生回路の入力信号が、M― 1 番目の前記駆動電流発生回路の入力信号、あるいは出力信号を用いるかを選択する選択手段と、を備え、
前記選択手段での選択を制御することで、前記端子から供給される電流の立ち上がりにおける傾きの変化量が所定の比率となるように重み付けをすることを特徴とする半導体レーザ駆動回路。 - 前記レーザ駆動電流発生回路の前記遅延回路は、
第一のトランジスタと第二のトランジスタを備え、
前記入力信号は、前記第一のトランジスタのベースと前記第二のトランジスタのベースに入力され、
前記第一のトランジスタのエミッタと前記第二のトランジスタのエミッタが接続され、該接続された接続点に電流源が接続され、さらに前記第一のトランジスタのコレクタと前記第二のトランジスタのコレクタは、各々抵抗に接続され、前記抵抗は電圧源に接続されることを特徴とする請求項1に記載の半導体レーザ駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33627698A JP3984741B2 (ja) | 1998-11-26 | 1998-11-26 | 半導体レーザ駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33627698A JP3984741B2 (ja) | 1998-11-26 | 1998-11-26 | 半導体レーザ駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000164973A JP2000164973A (ja) | 2000-06-16 |
JP3984741B2 true JP3984741B2 (ja) | 2007-10-03 |
Family
ID=18297445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33627698A Expired - Fee Related JP3984741B2 (ja) | 1998-11-26 | 1998-11-26 | 半導体レーザ駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3984741B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4526767B2 (ja) * | 2003-01-30 | 2010-08-18 | 三菱電機株式会社 | 光半導体装置および光伝送装置 |
JP2005353786A (ja) * | 2004-06-10 | 2005-12-22 | Nichia Chem Ind Ltd | 半導体レーザ駆動回路 |
JP5948817B2 (ja) * | 2011-11-29 | 2016-07-06 | 住友電気工業株式会社 | 駆動回路、及び、光送信装置 |
US9705601B2 (en) | 2014-11-28 | 2017-07-11 | Sumitomo Electric Industries, Ltd. | Driver for pulse amplitude modulation and optical transmitter implementing the same |
CN117154535A (zh) * | 2023-08-25 | 2023-12-01 | 密尔医疗科技(深圳)有限公司 | 激光驱动电路的波形整形电路、激光驱动电路及激光器 |
-
1998
- 1998-11-26 JP JP33627698A patent/JP3984741B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000164973A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3983449B2 (ja) | パルス幅変調回路、光書き込み装置及び画像形成装置 | |
US6111901A (en) | Semiconductor laser driving circuit, semiconductor laser device, image recording apparatus, and optical disk apparatus | |
JP6127712B2 (ja) | 光源駆動回路、光走査装置及び画像形成装置 | |
US4807239A (en) | Drive and control circuit for laser diode | |
US7068691B2 (en) | Directly modulated optical module and method for driving semiconductor laser included therein | |
JP2909438B2 (ja) | 半導体レーザ駆動回路、半導体レーザ装置、画像記録装置並びに光ディスク装置 | |
JP3984741B2 (ja) | 半導体レーザ駆動回路 | |
JP6953808B2 (ja) | 光源制御装置及び画像形成装置 | |
US7224380B2 (en) | Light-emitting device driver and image forming apparatus | |
US5661739A (en) | Semiconductor laser driving circuit | |
JP3569383B2 (ja) | 半導体レーザ制御方法及び装置 | |
US5463329A (en) | Input circuit for level-shifting TTL or CMOS to ECL signals | |
JP3672424B2 (ja) | レーザダイオード駆動回路 | |
JP2000203080A (ja) | 画像形成装置 | |
JP3607772B2 (ja) | 半導体レーザ制御方法及び装置 | |
JP2000216480A (ja) | 半導体レ―ザ駆動回路 | |
JPH0530314A (ja) | 画像形成装置 | |
JP3891368B2 (ja) | 半導体レーザ制御装置 | |
JP3326887B2 (ja) | パルス幅変調回路 | |
JPH06334248A (ja) | レーザダイオードの駆動回路 | |
JP4026729B2 (ja) | 半導体レーザ制御装置 | |
JP2585844Y2 (ja) | レーザ発光装置の光出力切替装置 | |
JP4652495B2 (ja) | 半導体レーザ駆動回路 | |
JP2838976B2 (ja) | 画像形成装置のレーザ走査装置 | |
JPS5942650A (ja) | 半導体レ−ザの駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |