JP4026729B2 - 半導体レーザ制御装置 - Google Patents
半導体レーザ制御装置 Download PDFInfo
- Publication number
- JP4026729B2 JP4026729B2 JP14629497A JP14629497A JP4026729B2 JP 4026729 B2 JP4026729 B2 JP 4026729B2 JP 14629497 A JP14629497 A JP 14629497A JP 14629497 A JP14629497 A JP 14629497A JP 4026729 B2 JP4026729 B2 JP 4026729B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- current
- light emission
- unit
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レーザプリンタ、デジタル複写機、光ディスク装置、光通信装置等における光源として用いられる半導体レーザの駆動制御に関し、特に微分量子効率の検出に好適な半導体レーザ制御装置に関する。
【０００２】
【従来の技術】
半導体レーザは極めて小型であって、かつ、駆動電流により高速に直接変調を行うことができるので、近年、レーザプリンタ等の光源として広く使用されている。
【０００３】
しかし、半導体レーザの駆動電流と光出力との関係は、温度により著しく変化するので、半導体レーザの光強度を所望の値に設定しようとする場合に問題となる。この問題を解決して半導体レーザの利点を活かすために、従来、様々なＡＰＣ（Ａutomatic Ｐower Ｃontrol）回路が提案されている。
【０００４】
このＡＰＣ回路は以下の（１）〜（３）の３つの方式に大別される。
（１）半導体レーザの光出力を受光素子によりモニタし、この受光素子に発生する半導体レーザの光出力に比例する受光電流に比例する信号と、発光レベル指令信号とが等しくなるように、常時、半導体レーザの順方向電流を制御する光・電気負帰還ループにより半導体レーザの光出力を所望の値に制御する方式。
（２）パワー設定期間内には半導体レーザの光出力を受光素子によりモニタし、この受光素子に発生する受光電流（半導体レーザの光出力に比例する）に比例する信号と、発光レベル指令信号とが等しくなるように半導体レーザの順方向電流を制御し、パワー設定期間外にはパワー設定期間中に設定した半導体レーザの順方向の値を保持することにより、半導体レーザの光出力を所望の値に制御するとともに、パワー設定期間外にはパワー設定期間中に設定した半導体レーザの順方向電流を情報に基づいて変調することにより半導体レーザの光出力に情報を載せる方式。
（３）半導体レーザの温度を測定し、その測定した温度信号によって半導体レーザの順方向電流を制御したり、又は、半導体レーザの温度を一定とするように制御することで、半導体レーザの光出力を所望の値に制御する方式。
【０００５】
半導体レーザの光出力を所望の値とするためには、（１）の方式が望ましい。しかし、受光素子の動作速度や、光・電気負帰還ループを構成している増幅素子の動作速度等の限界により制御速度に限界が生じる。例えば、制御速度の目安として、光・電気負帰還ループの開ループでの交叉周波数を考慮した場合、この交叉周波数をｆ０としたとき、半導体レーザの光出力のステップ応答特性は、
Ｐｏｕｔ＝Ｐ０｛１−exp（−２πｆ０ｔ）｝
Ｐｏｕｔ；半導体レーザの光出力
Ｐ０；半導体レーザの設定された光強度
ｔ；時間
により近似される。
【０００６】
半導体レーザの多くの使用目的では、半導体レーザの光出力を変化させた直後から、設定された時間τ０が経過するまでの全光量（光出力の積分値∫Ｐｏｕｔ・ｄｔ）が所定の値となることが必要とされ、
∫Ｐｏｕｔ・ｄｔ＝Ｐ０・τ０｛１−（１／２πｆ０τ０）
［１−exp（−２πｆ０τ０）］｝
のような式で表される。
【０００７】
仮に、τ０＝５０ｎｓ、誤差の許容範囲を０．４％とした場合、ｆ０＞８００ＭＨｚとしなければならず、これは極めて困難である。
【０００８】
また、（２）の方式では、（１）の方式による上記のような問題は発生せず、半導体レーザを高速に変調することが可能であるので多用されている。しかし、この（２）の方式によると、半導体レーザの光出力を常時制御している訳ではないので、外乱等により容易に半導体レーザの光量変動を生じてしまう。外乱としては、例えば、半導体レーザのドゥループ特性があり、半導体レーザの光量はこのドゥループ特性により容易に数％程度の誤差を生じてしまう。半導体レーザのドゥループ特性を抑制する試みとして、半導体レーザの熱時定数に半導体レーザ駆動電流の周波数特性を合わせて補償する方法などが提案されているが、半導体レーザの熱時定数は各半導体レーザ毎に個別にばらつきがあり、また、半導体レーザの周囲環境により異なる等の問題がある。
【０００９】
このような点を考慮した改良方式が、例えば、特開平２−２０５０８６号公報により提案されている。同公報によれば、図１０に示すように、半導体レーザ１の光出力を受光素子２によりモニタし、その出力と発光レベル指令信号（ＤＡＴＡ）とが等しくなるように、常時、半導体レーザ１の順方向電流を制御する光・電気負帰還ループ３と、発光レベル指令信号（ＤＡＴＡ）を半導体レーザ１の順方向電流に変換する電流駆動部４とを有し、光・電気負帰還ループ３の制御電流と電流駆動部４により生成された駆動電流の和（又は、差）の電流によって半導体レーザ１の光出力を制御する方式が開示されている。図示例では、前記光・電気負帰還ループ３は半導体レーザ１と受光素子２とＩＤＡ１なる定電流源５と反転増幅器６とにより構成され、この反転増幅器６の出力により、抵抗Ｒｅとともに半導体レーザ１に直列に接続された駆動トランジスタ７を駆動制御するように構成されている。また、電流駆動部４はＩＤＡ２なる定電流源８により構成されている。
【００１０】
これによれば、半導体レーザ１を電流駆動部４により直接駆動する電流に相当する光出力をＰＳ とした場合、半導体レーザ１の光出力のステップ応答特性は、
Ｐｏｕｔ＝Ｐ０＋（ＰＳ−Ｐ０）｛１−exp（−２πｆ０ｔ）｝
で近似される。ＰＳ≒Ｐ０であれば、瞬時に半導体レーザの光出力がＰ０に等しくなるので、ｆ０の値は光・電気負帰還ループ３のみの場合に比べて小さくてよい。図１１（ａ）が光・電気負帰還ループ３のみによる場合の光出力の変化の様子を示すのに対し、図１１（ｂ）は電流駆動部４による定電流分ＩＤＡ２が付加された場合の光出力の変化の様子を示す。現実的には、ｆ０＝４０ＭＨｚ程度であればよく、この程度の交叉周波数であれば容易に実現できる。
【００１１】
次に、レーザプリンタを例に採り、１ドット多値化技術の経緯について説明する。レーザプリンタは、当初、ラインプリンタに代わるノンインパクトプリンタとして開発されたが、レーザプリンタの高速高解像性からイメージプリンタとしての適用が早くから検討され、ディザ法をベースとした様々な記録方法が実用化されている。また、近年の半導体技術の急速な進展により、処理可能な情報量が急速に増大し、レーザプリンタにおいては、１ドット多値化技術が実用化され、より確実にイメージプリンタとしての地位を固めつつある。しかしながら、現行の多値化レベルはハイエンド機においては８ビット相当の出力レベルを備えているが、ローエンド機では高々数値程度に抑えられている。これは、一因としては情報量の多さもあるが、主として、１ドット多値化出力を実現する半導体レーザ制御変調部の回路規模が大きく高価であることによる。
【００１２】
現在、１ドット多値化出力を行う半導体レーザ制御変調方式としては、
Ａ．光強度変調方式
Ｂ．パルス幅変調方式
Ｃ．パルス幅強度混合変調方式
が提案されている。
【００１３】
Ａ．光強度変調方式（ＰＭ＝Ｐower Ｍodulation）
光出力自身を変化させて記録する方式であり、中間露光領域を利用して中間調記録を実現するため、印字プロセスの安定化が重要な要件であり、印字プロセスに対する要求が厳しくなる。しかしながら、半導体レーザの制御変調は容易となる。
【００１４】
Ｂ．パルス幅変調方式（ＰＷＭ＝Ｐulse Ｗidth Ｍodulation）
光出力レベルとしては２値であるが、その発光時間（つまり、パルス幅）を変化させて記録する方式であるので、ＰＭ方式と比較すると、中間露光領域の利用度が少なく、さらに、隣接ドットを結合させることにより中間露光領域を一層低減させることが可能となる（印字プロセス安定性に対する要求が低減する）。しかし、パルス幅設定を８ビット、かつ、隣接ドット結合を実現する場合には半導体レーザ制御変調部の構成は複雑となる。
【００１５】
Ｃ．パルス幅強度混合変調方式（ＰＷＭ＋ＰＭ方式）
ＰＭ方式では印字プロセスの安定化への要求が厳しくなり、ＰＷＭ方式では半導体レーザ制御変調部が複雑となる問題を有することから、これらのＰＭ方式とＰＷＭ方式とを組み合わせた方式であり、例えば、特開平６−３４７８５２号公報中に開示されている。
【００１６】
この変調方式は、基本的には２値記録方式であり、印字プロセスに対して安定であるＰＷＭ方式を基調とし、そのパルス間の移り変わり部をＰＭ方式により補完する方式である。この変調方式は、同じ階調数を実現する場合、各々単独の変調方式に比較して、必要となるパルス幅数、パワー値数が組み合わせることにより少なくなるので、各々の方式分の構成を容易に達成でき、印字プロセスに対して安定であると同時に集積化に適しており、小型化・低コスト化を図ることができる。
【００１７】
このような変調方式を実現するため、半導体レーザ制御装置には、基本的には図１２に示すような画像データと画素クロックとを入力とするパルス幅生成部及びデータ変調部１１が設けられ、このパルス幅生成部及びデータ変調部１１が図１０に例示したような回路構成の半導体レーザ制御部及び半導体レーザ駆動部１２に対する発光レベル指令信号なるＤＡＴＡを出力するように構成されている。即ち、入力される画像データに従ってパルス幅生成部及びデータ変調部１１によりＰＷＭ方式を基調とし、その移り変わり部をＰＭ方式により補完する。その半導体レーザの光出力波形の基本概念図を図１３に示す。図１３にはパルス幅３値、パワー６値の合計１８階調を出力する場合における半導体レーザの光出力波形を模式的に示すものである。
【００１８】
この変調方式は、図示のように基本的にはＰＷＭ方式であるので、中間露光領域を利用するパワー変調部は最小パルス幅で出力する必要がある。このような光出力を得るためには、例えば、図１４に示すようにパルス幅をＰＷＭとすると、ＰＷＭＯＵＴとＰＷＭＯＵＴ＋ＰＭＯＵＴ（ＰＭＯＵＴは最小パルス幅）、又は、ＰＷＭＯＵＴとＰＭＯＵＴ（ＰＭＯＵＴは最小パルス幅）との２パルスを生成すればよい。ＰＷＭＯＵＴのパルスにおいて全ビットをＨレベルにし、ＰＭＯＵＴのパルスにおいてデータに従って各ビットをオン・オフさせれば、図１３や図１４に示すような光出力の波形を得ることができる。図１３中、上段が右寄せの右モード、下段が左寄せの左モードを示す。
【００１９】
【発明が解決しようとする課題】
このような技術的背景を考えた場合、常時最適化された理想的な光出力の波形を高速制御下に得るためには、図１１（ｂ）中に示すＰＳ分を適正に設定し、より矩形波に近付けることが重要といえる。特に、図１３等で説明したパルス幅強度混合方式を用いてより多階調の変調を実現しようとする場合には重要となる。
【００２０】
ここに、半導体レーザはその一般的な特性として、図１５に示すような温度による動作電流変化特性、図１６に示すような経時変化（特に、微分量子効率の変化）による動作電流変化特性がある。この内、温度による動作電流変化特性に関しては図１０中に示したような光・電気負帰還ループ３を常に動作させることにより半導体レーザ１の発振閾値電流Ｉｔｈが温度により変化してもその変化に制御系が追従するため、常に、制御系が発振閾値電流Ｉｔｈを半導体レーザ１の順方向電流として流すことにより対処される。
【００２１】
しかし、経時変化、特に、微分量子効率の変化に伴う動作電流変化特性は、図示の如く、一般に、温度による場合よりも大きな変化特性を示す。この変化特性が、図１１（ｂ）中に示すＰＳ分に影響を及ぼし、得ようとする光出力Ｐｏｕｔに対して大きすぎたり小さすぎたりして波形を鈍らせ高速制御に支障を来す等の不都合がある。
【００２２】
つまり、上述したような技術的背景においては、半導体レーザの微分量子効率の検出精度に関して特に工夫されておらず、その検出精度が悪く、自由度が少ないため、光出力波形を理想的な矩形波に近付ける点で不十分となっている。特に、微分量子効率検出時には画像データ（即ち、具体的な発光レベル指令信号）を入力しなければ検出動作を行えない現状にある。つまり、入力される画像データと無関係に装置内部のみの処理で微分量子効率の検出に伴う光出力ＰＳの設定を行うことができない不都合がある。
【００２３】
【課題を解決するための手段】
本発明は、上記課題を解決すべく、入力データあるいは外部からの電流設定信号に対応した発光指令信号を生成する発光指令生成部と、
半導体レーザと、該半導体レーザの光出力をモニタする受光素子と、該受光素子から得られる前記半導体レーザの光出力に比例した受光信号と前記発光指令生成部から与えられる発光指令信号との誤差分に応じて前記半導体レーザの順方向電流を制御する誤差増幅部とで構成される光・電気負帰還ループと、
前記発光指令生成部から与えられる発光指令信号に応じて、前記光・電気負帰還ループの制御電流との和又は差の電流により前記半導体レーザの駆動を制御する駆動電流を生成して前記半導体レーザに順方向電流を流す電流駆動部と、
を具備する半導体レーザ制御装置において、
イニシャライズ時に、前記光・電気負帰還ループの前記誤差増幅部の制御速度より十分に遅い複数のタイミング信号ＴＳ，Ｔ０，Ｔ１，Ｔ２，…，Ｔｎからなるタイミング信号列を生成するタイミング生成部を有し、
前記発光指令生成部が、イニシャライズ時に、前記タイミング信号ＴＳで前記半導体レーザの最大発光に対応する電流値の発光指令信号を前記誤差増幅部に与えた後、前記タイミング信号Ｔ０でオフセット発光に対応する電流値の発光指令信号に切り換えて、イニシャライズの期間、前記半導体レーザをオフセット発光状態に維持すると共に、
前記光・電気負帰還ループの前記誤差増幅部の出力を入力し、前記タイミング信号Ｔ０で前記半導体レーザの最大発光に対応する電流値に相当する電位を保持し、前記タイミング信号Ｔ１，Ｔ２，…，Ｔｎ毎に、前記入力を前記電位と比較して、比較結果を出力する微分量子効率検出部と、
前記微分量子効率検出部から出力される比較結果を記憶する記憶部と、
前記タイミング信号Ｔ０で所定電流値を出力し、その後は前記タイミング信号Ｔ１，Ｔ２，…，Ｔｎで前記記憶部に記憶された比較結果に応じて前記所定電流値から徐々に増加した電流値を出力し、前記誤差増幅部の出力が前記半導体レーザの最大発光に対応する電流値に相当する電位になるように、前記電流駆動部による前記半導体レーザの駆動電流を調整する加算電流設定部と、
を備えることを特徴とする。
【００２４】
また、本発明は、前記発光指令生成部は、入力データに基づいて、前記入力データに対しパルス幅変調と強度変調とを同時に行う発光指令信号を生成するために、入力クロックと同一周波数で位相が一定量ずつ異なる複数個のパルスを生成するパルス生成手段と、入力データをパルス幅変調データとパワー変調データとに変換するデータ変換手段と、前記パルス生成手段により生成されたパルスより前記パルス幅変調データに基づきパルス幅変調した複数個のパルスを生成するパルス幅変調手段とを有することを特徴とする。
【００２５】
また、本発明は、前記発光指令生成部と誤差増幅部と前記電流駆動部と前記微分量子効率検出部と前記タイミング生成部と前記メモリ部と前記加算電流設定部とが１チップの集積回路として構成されていることを特徴とする。
【００２６】
【発明の実施の形態】
本発明の実施の一形態を図１ないし図９に基づいて説明する。本発明の半導体レーザ制御装置は、例えば、レーザプリンタ等における光書込用に用いられる半導体レーザの光出力を制御するための制御装置として適用されている。ここに、本実施の形態にあっても基本的には前述したようなパルス幅強度混合変調方式や、光・電気負帰還ループの負担を軽減させる光・電気負帰還ループ＋加算電流値制御方式を踏襲しており、図１０ないし図１６で示した部分と同一部分は同一符号を用いて示す。
【００２７】
即ち、本実施の形態における半導体レーザ制御装置１３は、概略的には、図１２に示したように、パルス幅生成部及びデータ変調部１１と半導体レーザ制御部及び半導体レーザ駆動部１２とにより構成されている。ここに、前記半導体レーザ制御部及び半導体レーザ駆動部１２は、図１０に示したように光・電気負帰還ループ３と電流駆動部４とを主体として構成されている。これにより、パルス幅生成部及びデータ変調部１１によって既にＰＷＭ変調を受けたデータが定電流源５，８に入力され、定電流源５の電流値ＩＤＡ１は反転増幅器６、半導体レーザ１、受光素子２を介して光・電気負帰還ループ３を形成し、定電流源８の電流値ＩＤＡ２は半導体レーザ１の順方向電流となり高速に半導体レーザ１の光出力に変換されることで、高速に半導体レーザ１の制御及び駆動が可能となる。この場合、電流駆動部４として機能する定電流源８による電流ＩＤＡ２、従って、光出力ＰＳの値を所望の値に設定することで、前述したように半導体レーザ１の光出力を高速にＰＷＭ及びＰＭ変調することが可能とされている。
【００２８】
図１に、本実施の形態における半導体レーザ制御装置１３の、より詳細な構成例を示す。まず、本実施の形態では、画像データ（入力データ）に基づいて、この画像データに対しパルス幅変調と強度変調とを同時に行う発光指令信号、具体的には、パルス幅変調データと強度変調データとに変換した複数のパルスを生成するパルス幅生成部及びデータ変調部１１と半導体レーザ制御部及び駆動部１２とが、その一部の構成要素を除く殆どの要素に関して１チップの集積回路２０として集積化されて構成されている。より詳細には、一部の回路構成に関して後述する如く、バイポーラトランジスタにより１チップ化されている。
【００２９】
まず、半導体レーザ制御部及び駆動部１２側について説明する。光・電気負帰還ループ３は、発光指令信号設定部２１と発光指令信号生成部２２と誤差増幅器２３（反転増幅器６に相当する）と電流駆動部２４と半導体レーザ１と受光素子２とにより構成されている。動作としては、変調されたデータに従って発光指令信号生成部２２にて生成された電流と、半導体レーザ１の光出力に比例して受光素子２より出力されるモニタ電流とを比較し、その誤差分を誤差増幅器２３及び電流駆動部２４を介して半導体レーザ１の順方向電流に変換することにより光・電気負帰還ループ３を構成する。ここで、一般に半導体レーザ１の微分量子効率や受光素子２の光・電気変換受光感度には素子ばらつきがあるので、各々の特性に合わせて、電流値を設定する必要がある。このような素子ばらつきに関しては、前記発光指令信号設定部２１において、半導体レーザ１が所望の光出力となるように外部からの電流設定信号により電流値ＩＤＡ１、即ち、直流動作的には受光素子２のモニタ電流値を設定することにより、個体差を吸収して半導体レーザ１が常に所望の光出力となるように設定することが可能となる。
【００３０】
半導体レーザ１の微分量子効率を検出し、電圧シフト量を設定する機能を実現するためのブロックが、図１中では、タイミング生成部３１、微分量子効率検出部３２、メモリ部３３及び加算電流設定部３４により構成されている。これにより、概略的には、タイミング生成部３１において誤差増幅器２３の制御速度より十分遅いタイミング信号を生成し、そのタイミングにおいて半導体レーザ１の微分量子効率を微分量子効率検出部３２により検出し、その検出結果をメモリ部３３に記録し、そのメモリ部３３のデータに従い、加算電流設定部３４の電流値を設定する。この動作は電源投入時若しくはリセット時（半導体レーザ１の光出力オフ時）といった所定のイニシャライズ時だけイニシャライズ動作として行われ、通常動作時には、加算電流設定部３４の電流値を保持する。
【００３１】
また、タイミング生成部３１に対してはスタートアップ部３５が接続されている。このスタートアップ部３５は、電源投入時に電源電圧がまだ所定の値に達するまでの期間に、半導体レーザ１に過大電流が流れることにより発生する半導体レーザ１の劣化や破損からの保護と、前記タイミング生成部３１において必要なイニシャライズ開始信号の生成を行う役目を担う。このスタートアップ部３５に設定される或る設定電位は、なるべく電源電圧の所定の電位に近い電位に設定される。例えば、電源電圧の所定の電位が５．０Ｖの場合において、或る設定電位が２〜３Ｖ程度に設定した場合にはまだ回路全体が所望の動作をしているとはいえないが、４．５Ｖ程度に設定すればほぼ回路全体が所望の動作をしていると考えてよく、より安全に半導体レーザ１の保護とイニシャライズ開始信号の生成とを行うことができる。具体的制御としては、受光素子２の端子の電位を強制的にＨレベルとすることにより誤差増幅器２３の出力が強制的なＬレベルとされ、半導体レーザ１の順方向電流が流れないように抑制することで半導体レーザ１の保護を行う。また、同時に、後述するように、ＴＤＳＴＡＲＴ端子の電位を強制的にＨレベルとすることで、前記タイミング生成部３１における発振回路（後述する）を強制的に発振しないように抑制する。そして、電源電圧（ここでは、Ｖｃｃ）が或る設定電位以上になると、半導体レーザ１の保護を解除して通常動作状態とし、かつ、前記タイミング生成部３１における発振回路の発振抑制を解除することにより発振開始信号とする。同時に、前記タイミング生成部３１の電流源を生成するＶＰＴＤＳＴＡＲＴ端子電位を出力する。
【００３２】
前記タイミング生成部３１は、例えば、遅延回路を用いて構成することも可能であるが、本実施の形態では、発振回路３６とバイアス回路（図示せず）とラッチ回路３７とにより構成されている。概略的には、発振回路３６において生成された発振信号をラッチ回路３７にてラッチし、ラッチしたデータを次段に順次伝達することにより、例えば、Ｔ０〜Ｔ５なる６個のタイミング信号を生成し、最終タイミングと同時に前記発振回路３６を強制的に発振しないように抑制する構成とされている。
【００３３】
前記微分量子効率検出部３２は、例えば、前記誤差増幅器２３の誤差出力中のピーク値を検出するサンプルホールド回路３８と、このサンプルホールド回路３８の出力値を所定値と比較する比較器３９とにより構成されている。
【００３４】
前記メモリ部３３は、前記比較器３９の比較結果を前記タイミング生成部３１により生成されるタイミングＴ１〜Ｔ５に同期して保持する機能を有する。前記加算電流設定部３４は、例えば、５ビットのＤ／Ａ変換器４０により構成されている。
【００３５】
次に、これらの各部の構成、作用等について説明する。まず、前記発振回路３６のバイポーラトランジスタによる回路構成例を図３に示す。また、イニシャライズ時の概略動作を図６に示す。トランジスタＱ２２のコレクタ電位ＶＱ２２Ｃが図６中の発振動作として表され、このトランジスタＱ２２のコレクタ電流が、トランジスタＱ２４，Ｑ２５で構成される差動スイッチ４６によりオン、オフし、トランジスタＱ２２のコレクタ電流がオンの時にトランジスタＱ２１のコレクタ電流よりも大きい場合には、トランジスタＱ２２のコレクタ電位ＶＱ２２Ｃは、各々の電流がコンデンサＣ１へのチャージ、ディスチャージを繰り返すことにより発振する。
【００３６】
まず、図６中に示すタイミング０、即ち、電源投入時より、前記スタートアップ部３５から発振開始タイミング信号ＴＳが送られてくるまでの間は、ＴＤＳＴＡＲＴ端子の電位は強制的にＨレベル（殆どＶccと同電位）であり、また、ＶＰＴＤＳＴＡＲＴ端子は０Ｖであるので、ＶＰＴＤＳＴＡＲＴ端子より生成されるトランジスタＱ２３のコレクタ電流は０であり、差動スイッチ４６もトランジスタＱ２５がＬレベルであるが、トランジスタＱ２３のコレクタ電流が０であるので、トランジスタＱ２２のコレクタ電流も０となっている。
【００３７】
ここに、ラッチ回路３７の最終段の構成を示す図５を参照すると、ＶＰＴＤＳＴＡＲＴ端子の電位は０Ｖ、トランジスタＱ３１のコレクタ電流は０Ａである。この結果、トランジスタＱ２３のベース電位はＶccであり、トランジスタＱ２３のコレクタ電流は０Ａとなる。また、差動スイッチ４６において、トランジスタＱ２３のコレクタ電流が０Ａであり、トランジスタＱ２５のベース電位がＬレベルであるので、トランジスタＱ２２のコレクタ電流は０Ａとなる。
【００３８】
その後、発振開始タイミング信号ＴＳを過ぎると、トランジスタＱ２２のコレクタ電流が流れ始め、差動スイッチ４６においてトランジスタＱ２５がＬレベルであるので、トランジスタＱ２３のコレクタ電流がトランジスタＱ２２，Ｑ２６によるカレントミラー回路４７により折り返され、トランジスタＱ２２のコレクタ電流となる。このタイミングＴＳでは、電源部（図示せず）の電流は０であるので、トランジスタＱ２２のコレクタ電流がトランジスタＱ２１のコレクタ電流より大きい場合にはトランジスタＱ２２のコレクタ電位ＶＱ２２Ｃ、即ち、ＴＤＳＴＡＲＴ端子電位は、徐々に低下する。そして、トランジスタＱ２４のベース電位がトランジスタＱ２５のべース電位と同電位若しくはより低下する瞬間に、差動スイッチ４６が動作し、トランジスタＱ２４がオンとなりトランジスタＱ２６のコレクタ電流、従って、トランジスタＱ２２のコレクタ電流がオフとなり、トランジスタＱ２５のベース電位はトランジスタＱ２４のコレクタ電流と抵抗Ｒ１１とで決まる電位分上昇する。この瞬間が、タイミングＴ０である。
【００３９】
タイミングＴ０を過ぎると、トランジスタＱ２２のコレクタ電流がオフとなるので、トランジスタＱ２２のコレクタ電位ＶＱ２２Ｃ、即ち、ＴＤＳＴＡＲＴ端子電位は、徐々に上昇する。そして、トランジスタＱ２４のベース電位がトランジスタＱ２５のベース電位と同電位若しくはより上昇する瞬間に、差動スイッチ４６が反転し、トランジスタＱ２２のコレクタ電流がオンとなる発振動作を繰り返す。この発振の振幅は、トランジスタＱ２４のコレクタ電流と抵抗Ｒ１１とで決まる電位で決定され、周期はトランジスタＱ２１のコレクタ電流、トランジスタＱ２２のコレクタ電流、コンデンサＣ１の容量により決定され、これらの値を適正に決定することにより所望のタイミング信号を得ることができる。
【００４０】
このような動作において、トランジスタＱ２２のコレクタ電流がトランジスタＱ２１のコレクタ電流の丁度２倍の時、トランジスタＱ２１のコレクタ電流と、（トランジスタＱ２２のコレクタ電流）−（トランジスタＱ２１のコレクタ電流）なる電流とが等しくなり、コンデンサＣ１にチャージ、ディスチャージされる単位時間当たりの電荷量が等しくなるので、図６中に示すような、立上り時間と立下り時間とが等しい三角波となる。
【００４１】
このような発振回路３６の発振出力としてトランジスタＱ２５のベースに方形波が得られ、電圧シフト、スイング量調整、反転なる処理がなされた後、図６中に示すトランジスタＱＸのエミッタ電位ＶＱＸＥの出力波形が得られる。
【００４２】
次に、前記ラッチ回路３７の１構成単位となるラッチ回路４８の回路構成例を図４に示す。前記ラッチ回路３７は、本実施の形態においては、タイミング信号Ｔ０〜Ｔ５を生成するため、ラッチ回路４８が６段に接続されて構成されるが、図４にその１構成単位となりタイミング信号Ｔ０生成用のラッチ回路４８を示す。図示例にあっては、複数のトランジスタ、抵抗を構成要素として構成されており、この内、トランジスタＱ３１〜Ｑ３３で１つのスイッチ４９ａを形成し、また、トランジスタＱ３４〜Ｑ３６で１つのスイッチ４９ｂを形成している。前記スイッチ４９ａにおいては、前記トランジスタＱ３３のコレクタ電流がオンの時、トランジスタＱ３１のベース電位、即ち、データをトランジスタＱ３７のベース電位及びエミッタ電位に反転して出力する。また、スイッチ４９ｂにおいては、トランジスタＱ３６のコレクタ電流がオンの時、トランジスタＱ３４のベースがトランジスタＱ３７のエミッタに接続されるので、出力をそのまま保持する動作となる。
【００４３】
トランジスタＱ３３のベースをＣＬＫ、トランジスタＱ３６のベースを／ＣＬＫ（信号に関して、“／”は反転を示す）、トランジスタＱ３１のベースをＤＡＴＡ０、トランジスタＱ３７のエミッタを出力Ｑとして、これらの関係を論理式で表すと、
Ｑ＝ＣＬＫ・ＤＡＴＡ０＋／ＣＬＫ・Ｑ
となる。
【００４４】
ここで、前述したようにトランジスタＱＸ（図６参照）のエミッタ電位ＶＱＸＥ、つまり、トランジスタＱ３６のベース／ＣＬＫは、タイミングＴＳよりタイミングＴ０までＨレベルで出力保持状態にあり、また、トランジスタＱ３８，Ｑ３９等で構成される電流源５０は、スタートアップ部３５からのＶＰＴＤＳＴＡＲＴをベース電位とすることにより、タイミングＴＳまでは電流が０でタイミングＴＳとなる瞬間より電流が流れるので、出力ＱはタイミングＴ０までＨレベルとなっている。タイミングＴ０となると、出力Ｑが初めてＬレベルとなり、タイミングＴ０以降、トランジスタＱ３１のベース（入力データ）がＬレベルであるので、出力ＱはＬレベルの状態を保持する。この状態を、図６中のトランジスタＱ３７のエミッタ電位ＶＱ３ ７Ｅ（タイミング信号Ｔ０）の波形として示す。
【００４５】
図示しない次段では、ＣＬＫを反転入力し、トランジスタＱ３７のエミッタ電位ＶＱ３７ＥをＤＡＴＡ１とすると、
Ｑ′＝／ＣＬＫ・ＤＡＴＡ１＋ＣＬＫ・Ｑ′
とすることで、図６中にＶＱ３７（１）Ｅで示すタイミング信号Ｔ１を得ることができる。
【００４６】
以下、同様にタイミング信号Ｔ２〜Ｔ５を得ることができる。図６中のＶＱ３７ （ｎ）Ｅにおける“ｎ”は段数１〜５を示す。
【００４７】
さらに、図５に示すように、タイミング信号Ｔ５を生成する最終段のラッチ回路４８Ｌにおいて、トランジスタＱ３１のコレクタ電流は発振回路３６中のトランジスタＱ２３のベースに与えられており、発振回路３６を駆動させる電圧とされている。従って、トランジスタＱ２３のベース電位はタイミングＴＳからタイミングＴ５までの間、供給される。しかし、トランジスタＱ２３のベース電位は、タイミングＴ５となる瞬間にトランジスタＱ２３のコレクタ電流をオフさせると供給されない。
【００４８】
つまり、必要なタイミング信号を生成する間のみ発振し、所望のタイミング信号を生成し終わると同時に発振を停止することで、発振回路３６の発振動作が他の回路に雑音や電流変動等の悪影響を及ぼさない回路構成とされている。また、前述したようなタイミング信号Ｔ０〜Ｔ５を生成するためには遅延回路等を用いて構成することも可能であるが、本実施の形態のように、発振回路３６を用いて構成することにより、唯一、コンデンサＣ１をＬＳＩ（集積回路２０）外の外付け素子とすることで多数のタイミング信号を生成する場合であっても、発振回路３６のタイミングを自在に設定することができる。もっとも、タイミング生成部３１を遅延回路を用いて構成した場合、タイミングを自在に設定するためには各々のタイミングを決定する外付け素子を必要とするが、必要とするタイミング数が少ない場合には遅延回路を用いるほうがラッチ回路を必要としない利点がある。何れにしても、光・電気負帰還ループ３の制御速度を自由に設定できる上に、半導体レーザ１・受光素子２の周波数特性の影響を受けない光出力波形を得ることもでき、集積回路２０のイニシャライズ時間を最適化を図る上で都合がよい。
【００４９】
また、一般に、半導体レーザ１・受光素子２間には、周波数特性が存在し、この周波数特性が、上述の制御系（光・電気負帰還ループ３）の動作や上述のタイミング設定に影響を及ぼさない良好な特性である場合には問題はないが、この周波数特性がよくない場合には、もし、上述のタイミングが一定である場合には、この半導体レーザ１・受光素子２間の周波数特性を補償するための回路を追加するか、或いは、上述のタイミングを十分遅くなるように設定する必要がある。しかし、このようなタイミングを十分に遅く設定すると、それだけイニシャライズの時間が長くなってしまい、かといって、周波数特性補償回路を付加すると素子数が増えてしまい、何れにしても好ましくない。この点、本実施の形態のように、タイミング生成部３１を発振回路３６を用いて構成することにより、コンデンサＣ１の容量を変更するだけで周波数特性を補償するための回路を必要とせず、かつ、全てのイニシャライズ時間が長くなることもないので、素子数を低減させつつ効率的なイニシャライズを行わせることができる。さらに、このような発振回路３６を用いてタイミング信号を生成する場合、通常は、フリップフロップを用いるが、本実施の形態のように必要段数のラッチ回路４８を組み合わせたラッチ回路３７を用いることにより、素子数を低減させ得る。
【００５０】
次に、これらのタイミング信号により制御されるイニシャライズ時の概略動作を図６のタイムチャート、図７に示す微分量子効率検出部３２の回路構成例を参照して説明する。まず、半導体レーザ１の光出力を、タイミングＴＳに強制的なオフ状態より所望の最大発光状態とする。この最大発光値は、発光指令電流生成部２２において既に設定されているものとする。そして、タイミングＴ０に入力データを全て０としてオフセット発光状態とし、この状態をタイミングＴ５まで維持した後、タイミングＴ５以降を本来の入力データを受け付ける通常動作状態とする。光・電気負帰還ループ３を動作させるためには、半導体レーザ１の光出力を完全にオフにはさせず、わずかに光らせるオフセット発光が必要であり、実際には、半導体レーザ１の光出力は、設定した最大発光とオフセット発光との間で光・電気負帰還ループ３により制御される。
【００５１】
半導体レーザ１の光出力は、イニシャライズ時、即ち、電源投入時やリセット解除時において、必ず、図６に示すようなシーケンス動作を実行することにより微分量子効率をその度に検出し、適切な加算電流値を設定する。
【００５２】
図６中に示すような最大発光とオフセット発光との差分、即ち、動作電流Ｉop−発振閾値電流Ｉthが微分量子効率を反映するので、微分量子効率検出部３２中のサンプルホールド回路３８においてこの差分を検出しホールドする。概略動作としては、電流駆動部２４が動作していない状態においては、この差分は誤差増幅器２３における電位出力であるので、最大発光時のこの電位をサンプルホールドし、タイミングＴ０においては０であった電流駆動部２４の電位シフト量を加算電流設定部３４により徐々に変化させて、前記差分を、電流駆動部２４における電位変化とすることにより微分量子効率を反映した値を検出する。
【００５３】
詳細には、ＶＣＯＭＰ端子はトランジスタＱ４２のエミッタフォロワ５１を介してトランジスタＱ４３のベース電位となる。このトランジスタＱ４３のベース電位はトランジスタＱ４５等で構成される電流源５２の電流が流れている間は、トランジスタＱ４１，Ｑ４６，Ｑ４７，Ｑ４８等で構成されるボルテージフォロワ５３によりトランジスタＱ４４のベース電位と同電位となる。タイミングＴ０で電流源５２の電流をオフさせると、トランジスタＱ４３のベース電位の変化はＶＣＯＭＰ端子の電位変化をそのまま示すが、トランジスタＱ４４のベース電位はコンデンサＣ２の容量が大きいほど変化せず、タイミングＴ０におけるトランジスタＱ４３のベース電位、つまり、最大発光時の電流駆動部２４の電位をサンプルホールドすることが可能となる。図６中の下部にこれらのトランジスタＱ４３，Ｑ４４によりサンプルホールドされる概略波形を示す。
【００５４】
サンプルホールドされたこれらのトランジスタＱ４３，Ｑ４４のベース電位をトランジスタＱ４９，Ｑ５０等による比較器３９に入力してその大小を比較し、比較結果をタイミング信号Ｔ１〜Ｔ５に同期してメモリ部３３にて保持する。従って、このメモリ部３３は、特に構成例を図示しないが、比較器３９の比較出力をタイミング信号Ｔ１〜Ｔ５に同期して保持し得る機能を有していればよく、例えば、タイミング生成部３１で用いたような５段のラッチ回路で構成し、比較器３９の比較においてトランジスタＱ４３側のベース電位がトランジスタＱ４４側のベース電位よりも高い場合にＬレベルを出力するように構成すればよい。
【００５５】
加算電流設定部３４は、２段の差動スイッチで構成される５個のスイッチと、これらのスイッチ部の電流源に電流を供給するカレントミラー回路と、各スイッチ部の出力を加算して電流駆動部２４の出力とするカレントミラー回路とにより構成されている。ここに、５個のスイッチ部により基本的に５ビットのＤ／Ａ変換器４０が構成され、これらのスイッチ部の電流源は、最小ビット電流をＩ１とすると、次のビットのスイッチ部では２＊Ｉ１、さらに上位ビットのスイッチ部毎に４＊Ｉ１，８＊Ｉ１，１６＊Ｉ１となるように設定されている。これにより、スイッチ部全体の出力電流としては最大３１＊Ｉ１となり、この時に、電流駆動部（電圧シフト部２５）において設定される最大電流（最大電圧）が、前述した（動作電流Ｉop）−（発振閾値電流Ｉth）の最大値よりも大きくなるように設定する。
【００５６】
ここで、タイミングＴ０に、図６に示すように半導体レーザ１の光出力を最大発光状態よりオフセット発光状態とすると同時にスイッチ部の最上位ビットの電流を強制的に出力する。この状態では、最大発光状態からオフセット状態となって最上位ビットのスイッチ部の電流を強制的に出力することにより電流駆動部２４にも電位変化を生ずるので、光・電気負帰還ループ３なる制御系により半導体レーザ１の光出力がオフセット発光状態となるように制御が働くので、これらの電位変化の差分を補うように変化する。このような変化分を微分量子効率検出部３２において検出しその出力を最大発光状態と比較し、その比較結果をメモリ部３３に格納する。メモリ部３３ではこの結果をタイミングＴ１においてラッチし、加算電流設定部３４の最上位ビットのスイッチ部を再設定し、最大発光状態の電位より大きい場合にはオフ、小さい場合にはオンとする。ここで、タイミングＴ１−Ｔ０は、この間に光・電気負帰還ループ３なる制御系が十分収束する時間に設定する必要がある。
【００５７】
タイミングＴ１においてもタイミングＴ０の場合と同様に、上位２ビット目を強制的に出力させ、タイミングＴ２にてその結果を再設定する。本実施の形態では、微分量子効率を５ビット分のＤ／Ａの精度で検出しているので、５ビット分、同様に繰り返して行う。この時のベース電位の変化の様子を図示すると、図６中の下部に示すトランジスタＱ４４のベース電位の場合と同様になる。この場合の図示例は、下位ビットより順に１，１，１，０，１となった場合の波形を示している。
【００５８】
本実施の形態では、微分量子効率検出部３２及び加算電流設定部３４の検出精度を５ビットとしているが、さらにビット数を増やして検出精度を上げれば、図１１（ｂ）に示す光出力波形において、ＰＳ分の光出力分が所望の光出力となり、光・電気負帰還ループ３なる制御系による光出力の制御分が少なくなり、光出力波形がより理想的な方形波に近付く。
【００５９】
次に、パルス幅生成部及びデータ変調部１１側について説明する。いま、本実施の形態では、パルス幅変調を３ビット（即ち、８値）、強度変調を５ビット（即ち、３２値）組合せ、合計で１ドット当たり８ビット階調（２５６値）を出力し得る構成例とする。このパルス幅生成部及びデータ変調部１１は、大別すると、パルス幅変調・強度変調信号生成部６１と、発光指令信号生成部２２とにより構成されている。パルス幅変調・強度変調信号生成部６１は概略的には、タイミングの異なる複数のパルスを生成するＰＬＬ構成のパルス生成部６２と、入力された画像データをパルス幅変調データと強度変調データとに変換する論理記述を含むデータ変換部６３と、このデータ変換部６３から得られるパルス幅変調データに従ってパルス生成手段の出力中からパルスを選択するパルス幅変調部６４等を備えて構成されるが、これらの論理記述等を実行するバイポーラトランジスタによる回路構成とされている。
【００６０】
まず、発光指令信号生成部２２は図８（ａ）に示すように強度変調データＰＭＤＡＴＡに従って電流ＩＤＡ，／ＩＤＡ（信号に関して“／”は反転を示す；以下、同様とする）に変換するＤ／Ａ変換器（ＤＡＣ）６５と、パルス１に応じて電流ＩＤＡを流すか否かをスイッチングする差動スイッチ６６ａと、パルス２に応じて電流ＩＤＡを流すか否かをスイッチングする差動スイッチ６６ｂと、差動スイッチ６６ａ，６６ｂのスイッチングに従い流れる電流／ＩＤＡ，ＩＤＡを各々電圧／ＶＤＡ，ＶＤＡに変換する電流‐電圧変換器（Ｉ‐Ｖ）６７ａ，６７ｂとにより構成されている。ここに、／ＩＤＡ＋ＩＤＡ＝Ｉｆｕｌｌなる関係がある。電流値Ｉｆｕｌｌは強度変調データＰＭＤＡＴＡを全てオンにした場合の電流ＩＤＡの値であり、発光指令信号の最大電流値である。差動スイッチ６６ａ，６６ｂはパルス１，２がともにＨレベルの場合にはＩＤＡ１＝Ｉｆｕｌｌとなるように機能する。パルス１がＬレベルでパルス２がＨレベルの場合にはＩＤＡ１＝ＩＤＡとなる。パルス１，２がともにＬレベルの場合にはＩＤＡ１＝０となる。つまり、パルス１，２がともにＨレベルの場合にはＩＤＡの値（即ち、強度変調データＰＭＤＡＴＡ）によらず、ＩＤＡ１＝Ｉｆｕｌｌとなる。よって、強度変調データＰＭＤＡＴＡは１画素クロックの間、一定でよい。この結果、半導体レーザ制御装置の高速化を図る点で有利となる。このような差動スイッチ６６ａ，６６ｂは例えば各々一対ずつのバイポーラトランジスタを差動接続することにより構成される。よって、発光指令信号生成部２２自体もバイポーラトランジスタ構成として容易に集積化されて形成される。
【００６１】
ちなみに、１ドット当たり８ビット（＝２５６値）の階調数を出力し、強度変調を５ビット（＝３２値）とする場合、５ビットのＤ／Ａ変換器６５に流れる最大電流値は３１Ｉ０（Ｉ０は最下位ビットに流れる電流値）であり、これを所望の最大電流値Ｉｆｕｌｌに設定すると、図８（ａ）に示す構成においては、３１／２５６と３２／２５６とが同じ出力となる。同様に、６３／２５６と６４／２５６、〜、２２３／２５６と２２４／２５６が各々同一となり、１ドット当たりの階調数が実質的に２４９値階調となってしまう。この点を考慮した場合には、図８（ｂ）に示すように、差動スイッチ６６ａに対して常に電流Ｉ０を流す定電流源６８を付加し、Ｉｆｕｌｌ＝３２Ｉ０となるように設定すれば、０／２５６〜２５５／２５６なる２５６値階調を実現でき、階調数が増加する。もっとも、画像データが全てＨレベルとなっても半導体レーザ３はフル点灯（＝２５６／２５６）しない（図８（ａ）では、２５５／２５６と２５６／２５６とが同一であるためフル点灯する）。この点をも考慮した場合には、図８（ｃ）に示すように、フルオン信号（画像データが全てＨレベルの場合のみＨレベルとなる信号）により電流Ｉ０を差動スイッチ６６ａ又は６６ｂに流す差動スイッチ６９を付加すればよい。これによれば、フルオン信号生成のための素子数は増加するものの、０／２５６〜２５４／２５６、２５６／２５６の２５６値階調が実現できる。よって、発光指令信号生成部２２に関しては、目的に応じて、図８（ａ）〜（ｃ）の何れかの構成を用いればよい。
【００６２】
一方、パルス幅生成部及びデータ変調部１１中のパルス幅変調・強度変調信号生成部６１は、前述したように、データ変換手段となるデータ変換部６３と、パルス幅変調手段となるパルス幅変調部６４と、ＰＬＬ構成でパルス生成手段となるパルス生成発振器６２とにより構成されている。前記パルス生成発振器６２は図９に示すように入力クロックに同期した内部クロックＸ０と、このＸ０と同一周波数（即ち、入力クロックとも同一周波数）で一定量ずつの位相差を持つパルスＸ１，Ｘ２，〜，Ｘｋの位相差が異なる複数個のパルスを生成するもので、特に図示しないが、位相周波数比較器と電圧制御発振器とローパスフィルタとにより構成されている。パルス幅変調を８値とした場合、ｋ＝７であり、各々のパルスの位相差は１／８・ＴＣＫ（ＴＣＫは入力クロックの周期）である。また、Ｘ４，Ｘ５，Ｘ６，Ｘ７は、各々Ｘ０，Ｘ１，Ｘ２，Ｘ３の反転信号である。ここに、入力クロックに同期させるパルスは何れであってもよく、図９ではパルスＸ６を同期させており、入力クロックから１／４周期遅れたＸ０を内部クロックとしている。
【００６３】
前記データ変換部６３は入力された画像データをパルス幅変調データＰＷＭＤＡＴＡと強度変調データＰＭＤＡＴＡとに変換する機能を持つ。前記パルス幅変調部６４は前記データ変換部６３から得られるパルス幅変調データＰＷＭＤＡＴＡに従ってパルス生成発振器６２の出力Ｘｋ中から２つのパルスＰＷｏｎ，ＰＷｄａを生成する機能を持つ。
【００６４】
さらに、本実施の形態では、図１に示すように、発光指令信号生成部２２と誤差増幅器２３及び電流駆動部２４との間にスイッチ部７０が介在されている。このスイッチ部７０も具体的にはバイポーラトランジスタ構成よりなるもので、前記タイミング生成部３１から与えられる強制発光指令信号や強制消灯指令信号に応じて、前記発光指令信号生成部２２から誤差増幅器２３や電流駆動部２４に与えられる発光指令信号に代えて半導体レーザ１に与えられ、画像データに無関係に半導体レーザ１を強制的に発光又は消灯させるように切り換えられる。
【００６５】
より具体的な構成例として、発光指令信号生成部２２が例えば図８（ａ）に準じた構成の場合であれば、図２に示すように構成される。即ち、パルス１，２に応じて電流Ｉ又は／Ｉが流れるスイッチ６６ａ，６６ｂに対して、強制発光指令信号によりスイッチングされるスイッチ７０ａと、強制消灯指令信号によりスイッチングされるスイッチ７０ｂとが、発光指令信号の入力ラインに接続されている。ここに、強制発光指令信号や強制消灯指令信号はタイミング生成部３１によって適宜生成出力される。本実施の形態では、前述したような半導体レーザ１の微分量子効率の検出動作を行う際、適宜、強制発光指令信号や強制消灯指令信号が生成される。これにより、画像データ（パルス１，２）に拘らず、半導体レーザ１を強制的に発光又は消灯させることができる構成とされている。ただし、強制発光指令信号と強制消灯指令信号とが同時にＨレベルになることはないものとする。また、これらのスイッチ６６ａ，６６ｂ，７０ａ，７０ｂは何れもトランジスタ対のエミッタ同士を接続したＥＣＬ（エミッタカップルドロジック）としてバイポーラ構成されている。
【００６６】
このような構成によれば、前述した微分量子効率の検出時に、強制消灯指令信号をＨレベルにすると、スイッチ７０ｂがスイッチ６６ａ，６６ｂ経由の発光指令信号の経路を断つので、画像データに関係なく半導体レーザ１が強制的にオフ状態とされる。その後、強制消灯指令信号をＬレベルとし、強制発光指令信号をＨレベルにすると、スイッチ７０ａがスイッチ６６ａ，６６ｂ経由の発光指令信号の経路が強制発光指令信号による最大発光状態に切り換えられるので、画像データに関係なく半導体レーザ１が強制的に最大発光する。これにより、図７等で説明した半導体レーザ１の微分量子効率の検出動作を、画像データに関係なく、半導体レーザ制御装置１３単独で任意に行うことができる。
【００６７】
なお、本実施の形態では、発光指令信号生成部２２と誤差増幅器２３との間にスイッチ部７０を設けたが、発光指令信号生成部２２とパルス幅変調部６４との間にスイッチ部７０を設けるようにしてもよい。
【００６８】
また、本実施の形態では、半導体レーザ制御装置１３の大半をバイポーラトランジスタを用いた集積回路２０として集積化した例で説明したが、必ずしもバイポーラトランジスタにより集積化したものに限らず、Ｃ‐ＭＯＳトランジスタを用いたもの、両者を組み合わせたもの等であってもよく、さらには、集積化されていない構成にも適用し得る。
【００６９】
【発明の効果】
本発明による半導体レーザ制御装置によれば、経時変化に伴う半導体レーザの微分量子効率の変化を、電源投入時やリセット解除時といったイニシャライズ時に検出して最適な電流加算値を設定し直すことにより、光・電気負帰還ループなる制御部による高速制御分を極力少なくすることができ、半導体レーザの光出力波形をオーバシュートやアンダシュートのない、理想の方形波に近付け、常時、最適化された理想的な光出力波形を得ることができる。また、パルス幅変調・強度変調信号生成部等を含む発光指令生成部、誤差増幅部、電流駆動部、微分量子効率検出部、メモリ部、加算電流設定部、タイミング生成部などを１チップの集積回路に集積化して構成した場合にも、光出力波形の理想化を維持することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示す概略ブロック図である。
【図２】発光指令信号生成部及びスイッチ部の構成例を示すブロック図である。
【図３】発振回路の構成例を示す回路図である。
【図４】ラッチ回路の構成例を示す回路図である。
【図５】最終段のラッチ回路の構成例を示す回路図である。
【図６】各部の波形を示すタイムチャートである。
【図７】微分量子効率検出部の構成例を示す回路図である。
【図８】発光指令信号生成部の構成例を示すブロック図である。
【図９】パルス幅生成方法を説明するためのタイムチャートである。
【図１０】従来の電流駆動部によるＩＤＡ２加算方式を示す回路図である。
【図１１】ＩＤＡ２に伴うＰＳの有無による光出力制御例を示す特性図である。
【図１２】パルス幅強度混合方式用の構成例を示すブロック図である。
【図１３】パルス幅強度混合方式の光出力とドットイメージとの関係を示す模式図である。
【図１４】その波形生成法を示すタイムチャートである。
【図１５】温度による動作電流変化特性を示す特性図である。
【図１６】経時変化による動作電流変化特性を示す特性図である。
【符号の説明】
１ 半導体レーザ
２ 受光素子
３ 光・電気負帰還ループ
２３ 誤差増幅部
２４ 電流駆動部
２５ 電圧シフト部
３１ タイミング生成部
３２ 微分量子効率検出部
３３ メモリ部
３４ 加算電流設定部
３６ 発振回路
３７ ラッチ回路
４２ 差動回路
７０ スイッチ部
【発明の属する技術分野】
本発明は、レーザプリンタ、デジタル複写機、光ディスク装置、光通信装置等における光源として用いられる半導体レーザの駆動制御に関し、特に微分量子効率の検出に好適な半導体レーザ制御装置に関する。
【０００２】
【従来の技術】
半導体レーザは極めて小型であって、かつ、駆動電流により高速に直接変調を行うことができるので、近年、レーザプリンタ等の光源として広く使用されている。
【０００３】
しかし、半導体レーザの駆動電流と光出力との関係は、温度により著しく変化するので、半導体レーザの光強度を所望の値に設定しようとする場合に問題となる。この問題を解決して半導体レーザの利点を活かすために、従来、様々なＡＰＣ（Ａutomatic Ｐower Ｃontrol）回路が提案されている。
【０００４】
このＡＰＣ回路は以下の（１）〜（３）の３つの方式に大別される。
（１）半導体レーザの光出力を受光素子によりモニタし、この受光素子に発生する半導体レーザの光出力に比例する受光電流に比例する信号と、発光レベル指令信号とが等しくなるように、常時、半導体レーザの順方向電流を制御する光・電気負帰還ループにより半導体レーザの光出力を所望の値に制御する方式。
（２）パワー設定期間内には半導体レーザの光出力を受光素子によりモニタし、この受光素子に発生する受光電流（半導体レーザの光出力に比例する）に比例する信号と、発光レベル指令信号とが等しくなるように半導体レーザの順方向電流を制御し、パワー設定期間外にはパワー設定期間中に設定した半導体レーザの順方向の値を保持することにより、半導体レーザの光出力を所望の値に制御するとともに、パワー設定期間外にはパワー設定期間中に設定した半導体レーザの順方向電流を情報に基づいて変調することにより半導体レーザの光出力に情報を載せる方式。
（３）半導体レーザの温度を測定し、その測定した温度信号によって半導体レーザの順方向電流を制御したり、又は、半導体レーザの温度を一定とするように制御することで、半導体レーザの光出力を所望の値に制御する方式。
【０００５】
半導体レーザの光出力を所望の値とするためには、（１）の方式が望ましい。しかし、受光素子の動作速度や、光・電気負帰還ループを構成している増幅素子の動作速度等の限界により制御速度に限界が生じる。例えば、制御速度の目安として、光・電気負帰還ループの開ループでの交叉周波数を考慮した場合、この交叉周波数をｆ０としたとき、半導体レーザの光出力のステップ応答特性は、
Ｐｏｕｔ＝Ｐ０｛１−exp（−２πｆ０ｔ）｝
Ｐｏｕｔ；半導体レーザの光出力
Ｐ０；半導体レーザの設定された光強度
ｔ；時間
により近似される。
【０００６】
半導体レーザの多くの使用目的では、半導体レーザの光出力を変化させた直後から、設定された時間τ０が経過するまでの全光量（光出力の積分値∫Ｐｏｕｔ・ｄｔ）が所定の値となることが必要とされ、
∫Ｐｏｕｔ・ｄｔ＝Ｐ０・τ０｛１−（１／２πｆ０τ０）
［１−exp（−２πｆ０τ０）］｝
のような式で表される。
【０００７】
仮に、τ０＝５０ｎｓ、誤差の許容範囲を０．４％とした場合、ｆ０＞８００ＭＨｚとしなければならず、これは極めて困難である。
【０００８】
また、（２）の方式では、（１）の方式による上記のような問題は発生せず、半導体レーザを高速に変調することが可能であるので多用されている。しかし、この（２）の方式によると、半導体レーザの光出力を常時制御している訳ではないので、外乱等により容易に半導体レーザの光量変動を生じてしまう。外乱としては、例えば、半導体レーザのドゥループ特性があり、半導体レーザの光量はこのドゥループ特性により容易に数％程度の誤差を生じてしまう。半導体レーザのドゥループ特性を抑制する試みとして、半導体レーザの熱時定数に半導体レーザ駆動電流の周波数特性を合わせて補償する方法などが提案されているが、半導体レーザの熱時定数は各半導体レーザ毎に個別にばらつきがあり、また、半導体レーザの周囲環境により異なる等の問題がある。
【０００９】
このような点を考慮した改良方式が、例えば、特開平２−２０５０８６号公報により提案されている。同公報によれば、図１０に示すように、半導体レーザ１の光出力を受光素子２によりモニタし、その出力と発光レベル指令信号（ＤＡＴＡ）とが等しくなるように、常時、半導体レーザ１の順方向電流を制御する光・電気負帰還ループ３と、発光レベル指令信号（ＤＡＴＡ）を半導体レーザ１の順方向電流に変換する電流駆動部４とを有し、光・電気負帰還ループ３の制御電流と電流駆動部４により生成された駆動電流の和（又は、差）の電流によって半導体レーザ１の光出力を制御する方式が開示されている。図示例では、前記光・電気負帰還ループ３は半導体レーザ１と受光素子２とＩＤＡ１なる定電流源５と反転増幅器６とにより構成され、この反転増幅器６の出力により、抵抗Ｒｅとともに半導体レーザ１に直列に接続された駆動トランジスタ７を駆動制御するように構成されている。また、電流駆動部４はＩＤＡ２なる定電流源８により構成されている。
【００１０】
これによれば、半導体レーザ１を電流駆動部４により直接駆動する電流に相当する光出力をＰＳ とした場合、半導体レーザ１の光出力のステップ応答特性は、
Ｐｏｕｔ＝Ｐ０＋（ＰＳ−Ｐ０）｛１−exp（−２πｆ０ｔ）｝
で近似される。ＰＳ≒Ｐ０であれば、瞬時に半導体レーザの光出力がＰ０に等しくなるので、ｆ０の値は光・電気負帰還ループ３のみの場合に比べて小さくてよい。図１１（ａ）が光・電気負帰還ループ３のみによる場合の光出力の変化の様子を示すのに対し、図１１（ｂ）は電流駆動部４による定電流分ＩＤＡ２が付加された場合の光出力の変化の様子を示す。現実的には、ｆ０＝４０ＭＨｚ程度であればよく、この程度の交叉周波数であれば容易に実現できる。
【００１１】
次に、レーザプリンタを例に採り、１ドット多値化技術の経緯について説明する。レーザプリンタは、当初、ラインプリンタに代わるノンインパクトプリンタとして開発されたが、レーザプリンタの高速高解像性からイメージプリンタとしての適用が早くから検討され、ディザ法をベースとした様々な記録方法が実用化されている。また、近年の半導体技術の急速な進展により、処理可能な情報量が急速に増大し、レーザプリンタにおいては、１ドット多値化技術が実用化され、より確実にイメージプリンタとしての地位を固めつつある。しかしながら、現行の多値化レベルはハイエンド機においては８ビット相当の出力レベルを備えているが、ローエンド機では高々数値程度に抑えられている。これは、一因としては情報量の多さもあるが、主として、１ドット多値化出力を実現する半導体レーザ制御変調部の回路規模が大きく高価であることによる。
【００１２】
現在、１ドット多値化出力を行う半導体レーザ制御変調方式としては、
Ａ．光強度変調方式
Ｂ．パルス幅変調方式
Ｃ．パルス幅強度混合変調方式
が提案されている。
【００１３】
Ａ．光強度変調方式（ＰＭ＝Ｐower Ｍodulation）
光出力自身を変化させて記録する方式であり、中間露光領域を利用して中間調記録を実現するため、印字プロセスの安定化が重要な要件であり、印字プロセスに対する要求が厳しくなる。しかしながら、半導体レーザの制御変調は容易となる。
【００１４】
Ｂ．パルス幅変調方式（ＰＷＭ＝Ｐulse Ｗidth Ｍodulation）
光出力レベルとしては２値であるが、その発光時間（つまり、パルス幅）を変化させて記録する方式であるので、ＰＭ方式と比較すると、中間露光領域の利用度が少なく、さらに、隣接ドットを結合させることにより中間露光領域を一層低減させることが可能となる（印字プロセス安定性に対する要求が低減する）。しかし、パルス幅設定を８ビット、かつ、隣接ドット結合を実現する場合には半導体レーザ制御変調部の構成は複雑となる。
【００１５】
Ｃ．パルス幅強度混合変調方式（ＰＷＭ＋ＰＭ方式）
ＰＭ方式では印字プロセスの安定化への要求が厳しくなり、ＰＷＭ方式では半導体レーザ制御変調部が複雑となる問題を有することから、これらのＰＭ方式とＰＷＭ方式とを組み合わせた方式であり、例えば、特開平６−３４７８５２号公報中に開示されている。
【００１６】
この変調方式は、基本的には２値記録方式であり、印字プロセスに対して安定であるＰＷＭ方式を基調とし、そのパルス間の移り変わり部をＰＭ方式により補完する方式である。この変調方式は、同じ階調数を実現する場合、各々単独の変調方式に比較して、必要となるパルス幅数、パワー値数が組み合わせることにより少なくなるので、各々の方式分の構成を容易に達成でき、印字プロセスに対して安定であると同時に集積化に適しており、小型化・低コスト化を図ることができる。
【００１７】
このような変調方式を実現するため、半導体レーザ制御装置には、基本的には図１２に示すような画像データと画素クロックとを入力とするパルス幅生成部及びデータ変調部１１が設けられ、このパルス幅生成部及びデータ変調部１１が図１０に例示したような回路構成の半導体レーザ制御部及び半導体レーザ駆動部１２に対する発光レベル指令信号なるＤＡＴＡを出力するように構成されている。即ち、入力される画像データに従ってパルス幅生成部及びデータ変調部１１によりＰＷＭ方式を基調とし、その移り変わり部をＰＭ方式により補完する。その半導体レーザの光出力波形の基本概念図を図１３に示す。図１３にはパルス幅３値、パワー６値の合計１８階調を出力する場合における半導体レーザの光出力波形を模式的に示すものである。
【００１８】
この変調方式は、図示のように基本的にはＰＷＭ方式であるので、中間露光領域を利用するパワー変調部は最小パルス幅で出力する必要がある。このような光出力を得るためには、例えば、図１４に示すようにパルス幅をＰＷＭとすると、ＰＷＭＯＵＴとＰＷＭＯＵＴ＋ＰＭＯＵＴ（ＰＭＯＵＴは最小パルス幅）、又は、ＰＷＭＯＵＴとＰＭＯＵＴ（ＰＭＯＵＴは最小パルス幅）との２パルスを生成すればよい。ＰＷＭＯＵＴのパルスにおいて全ビットをＨレベルにし、ＰＭＯＵＴのパルスにおいてデータに従って各ビットをオン・オフさせれば、図１３や図１４に示すような光出力の波形を得ることができる。図１３中、上段が右寄せの右モード、下段が左寄せの左モードを示す。
【００１９】
【発明が解決しようとする課題】
このような技術的背景を考えた場合、常時最適化された理想的な光出力の波形を高速制御下に得るためには、図１１（ｂ）中に示すＰＳ分を適正に設定し、より矩形波に近付けることが重要といえる。特に、図１３等で説明したパルス幅強度混合方式を用いてより多階調の変調を実現しようとする場合には重要となる。
【００２０】
ここに、半導体レーザはその一般的な特性として、図１５に示すような温度による動作電流変化特性、図１６に示すような経時変化（特に、微分量子効率の変化）による動作電流変化特性がある。この内、温度による動作電流変化特性に関しては図１０中に示したような光・電気負帰還ループ３を常に動作させることにより半導体レーザ１の発振閾値電流Ｉｔｈが温度により変化してもその変化に制御系が追従するため、常に、制御系が発振閾値電流Ｉｔｈを半導体レーザ１の順方向電流として流すことにより対処される。
【００２１】
しかし、経時変化、特に、微分量子効率の変化に伴う動作電流変化特性は、図示の如く、一般に、温度による場合よりも大きな変化特性を示す。この変化特性が、図１１（ｂ）中に示すＰＳ分に影響を及ぼし、得ようとする光出力Ｐｏｕｔに対して大きすぎたり小さすぎたりして波形を鈍らせ高速制御に支障を来す等の不都合がある。
【００２２】
つまり、上述したような技術的背景においては、半導体レーザの微分量子効率の検出精度に関して特に工夫されておらず、その検出精度が悪く、自由度が少ないため、光出力波形を理想的な矩形波に近付ける点で不十分となっている。特に、微分量子効率検出時には画像データ（即ち、具体的な発光レベル指令信号）を入力しなければ検出動作を行えない現状にある。つまり、入力される画像データと無関係に装置内部のみの処理で微分量子効率の検出に伴う光出力ＰＳの設定を行うことができない不都合がある。
【００２３】
【課題を解決するための手段】
本発明は、上記課題を解決すべく、入力データあるいは外部からの電流設定信号に対応した発光指令信号を生成する発光指令生成部と、
半導体レーザと、該半導体レーザの光出力をモニタする受光素子と、該受光素子から得られる前記半導体レーザの光出力に比例した受光信号と前記発光指令生成部から与えられる発光指令信号との誤差分に応じて前記半導体レーザの順方向電流を制御する誤差増幅部とで構成される光・電気負帰還ループと、
前記発光指令生成部から与えられる発光指令信号に応じて、前記光・電気負帰還ループの制御電流との和又は差の電流により前記半導体レーザの駆動を制御する駆動電流を生成して前記半導体レーザに順方向電流を流す電流駆動部と、
を具備する半導体レーザ制御装置において、
イニシャライズ時に、前記光・電気負帰還ループの前記誤差増幅部の制御速度より十分に遅い複数のタイミング信号ＴＳ，Ｔ０，Ｔ１，Ｔ２，…，Ｔｎからなるタイミング信号列を生成するタイミング生成部を有し、
前記発光指令生成部が、イニシャライズ時に、前記タイミング信号ＴＳで前記半導体レーザの最大発光に対応する電流値の発光指令信号を前記誤差増幅部に与えた後、前記タイミング信号Ｔ０でオフセット発光に対応する電流値の発光指令信号に切り換えて、イニシャライズの期間、前記半導体レーザをオフセット発光状態に維持すると共に、
前記光・電気負帰還ループの前記誤差増幅部の出力を入力し、前記タイミング信号Ｔ０で前記半導体レーザの最大発光に対応する電流値に相当する電位を保持し、前記タイミング信号Ｔ１，Ｔ２，…，Ｔｎ毎に、前記入力を前記電位と比較して、比較結果を出力する微分量子効率検出部と、
前記微分量子効率検出部から出力される比較結果を記憶する記憶部と、
前記タイミング信号Ｔ０で所定電流値を出力し、その後は前記タイミング信号Ｔ１，Ｔ２，…，Ｔｎで前記記憶部に記憶された比較結果に応じて前記所定電流値から徐々に増加した電流値を出力し、前記誤差増幅部の出力が前記半導体レーザの最大発光に対応する電流値に相当する電位になるように、前記電流駆動部による前記半導体レーザの駆動電流を調整する加算電流設定部と、
を備えることを特徴とする。
【００２４】
また、本発明は、前記発光指令生成部は、入力データに基づいて、前記入力データに対しパルス幅変調と強度変調とを同時に行う発光指令信号を生成するために、入力クロックと同一周波数で位相が一定量ずつ異なる複数個のパルスを生成するパルス生成手段と、入力データをパルス幅変調データとパワー変調データとに変換するデータ変換手段と、前記パルス生成手段により生成されたパルスより前記パルス幅変調データに基づきパルス幅変調した複数個のパルスを生成するパルス幅変調手段とを有することを特徴とする。
【００２５】
また、本発明は、前記発光指令生成部と誤差増幅部と前記電流駆動部と前記微分量子効率検出部と前記タイミング生成部と前記メモリ部と前記加算電流設定部とが１チップの集積回路として構成されていることを特徴とする。
【００２６】
【発明の実施の形態】
本発明の実施の一形態を図１ないし図９に基づいて説明する。本発明の半導体レーザ制御装置は、例えば、レーザプリンタ等における光書込用に用いられる半導体レーザの光出力を制御するための制御装置として適用されている。ここに、本実施の形態にあっても基本的には前述したようなパルス幅強度混合変調方式や、光・電気負帰還ループの負担を軽減させる光・電気負帰還ループ＋加算電流値制御方式を踏襲しており、図１０ないし図１６で示した部分と同一部分は同一符号を用いて示す。
【００２７】
即ち、本実施の形態における半導体レーザ制御装置１３は、概略的には、図１２に示したように、パルス幅生成部及びデータ変調部１１と半導体レーザ制御部及び半導体レーザ駆動部１２とにより構成されている。ここに、前記半導体レーザ制御部及び半導体レーザ駆動部１２は、図１０に示したように光・電気負帰還ループ３と電流駆動部４とを主体として構成されている。これにより、パルス幅生成部及びデータ変調部１１によって既にＰＷＭ変調を受けたデータが定電流源５，８に入力され、定電流源５の電流値ＩＤＡ１は反転増幅器６、半導体レーザ１、受光素子２を介して光・電気負帰還ループ３を形成し、定電流源８の電流値ＩＤＡ２は半導体レーザ１の順方向電流となり高速に半導体レーザ１の光出力に変換されることで、高速に半導体レーザ１の制御及び駆動が可能となる。この場合、電流駆動部４として機能する定電流源８による電流ＩＤＡ２、従って、光出力ＰＳの値を所望の値に設定することで、前述したように半導体レーザ１の光出力を高速にＰＷＭ及びＰＭ変調することが可能とされている。
【００２８】
図１に、本実施の形態における半導体レーザ制御装置１３の、より詳細な構成例を示す。まず、本実施の形態では、画像データ（入力データ）に基づいて、この画像データに対しパルス幅変調と強度変調とを同時に行う発光指令信号、具体的には、パルス幅変調データと強度変調データとに変換した複数のパルスを生成するパルス幅生成部及びデータ変調部１１と半導体レーザ制御部及び駆動部１２とが、その一部の構成要素を除く殆どの要素に関して１チップの集積回路２０として集積化されて構成されている。より詳細には、一部の回路構成に関して後述する如く、バイポーラトランジスタにより１チップ化されている。
【００２９】
まず、半導体レーザ制御部及び駆動部１２側について説明する。光・電気負帰還ループ３は、発光指令信号設定部２１と発光指令信号生成部２２と誤差増幅器２３（反転増幅器６に相当する）と電流駆動部２４と半導体レーザ１と受光素子２とにより構成されている。動作としては、変調されたデータに従って発光指令信号生成部２２にて生成された電流と、半導体レーザ１の光出力に比例して受光素子２より出力されるモニタ電流とを比較し、その誤差分を誤差増幅器２３及び電流駆動部２４を介して半導体レーザ１の順方向電流に変換することにより光・電気負帰還ループ３を構成する。ここで、一般に半導体レーザ１の微分量子効率や受光素子２の光・電気変換受光感度には素子ばらつきがあるので、各々の特性に合わせて、電流値を設定する必要がある。このような素子ばらつきに関しては、前記発光指令信号設定部２１において、半導体レーザ１が所望の光出力となるように外部からの電流設定信号により電流値ＩＤＡ１、即ち、直流動作的には受光素子２のモニタ電流値を設定することにより、個体差を吸収して半導体レーザ１が常に所望の光出力となるように設定することが可能となる。
【００３０】
半導体レーザ１の微分量子効率を検出し、電圧シフト量を設定する機能を実現するためのブロックが、図１中では、タイミング生成部３１、微分量子効率検出部３２、メモリ部３３及び加算電流設定部３４により構成されている。これにより、概略的には、タイミング生成部３１において誤差増幅器２３の制御速度より十分遅いタイミング信号を生成し、そのタイミングにおいて半導体レーザ１の微分量子効率を微分量子効率検出部３２により検出し、その検出結果をメモリ部３３に記録し、そのメモリ部３３のデータに従い、加算電流設定部３４の電流値を設定する。この動作は電源投入時若しくはリセット時（半導体レーザ１の光出力オフ時）といった所定のイニシャライズ時だけイニシャライズ動作として行われ、通常動作時には、加算電流設定部３４の電流値を保持する。
【００３１】
また、タイミング生成部３１に対してはスタートアップ部３５が接続されている。このスタートアップ部３５は、電源投入時に電源電圧がまだ所定の値に達するまでの期間に、半導体レーザ１に過大電流が流れることにより発生する半導体レーザ１の劣化や破損からの保護と、前記タイミング生成部３１において必要なイニシャライズ開始信号の生成を行う役目を担う。このスタートアップ部３５に設定される或る設定電位は、なるべく電源電圧の所定の電位に近い電位に設定される。例えば、電源電圧の所定の電位が５．０Ｖの場合において、或る設定電位が２〜３Ｖ程度に設定した場合にはまだ回路全体が所望の動作をしているとはいえないが、４．５Ｖ程度に設定すればほぼ回路全体が所望の動作をしていると考えてよく、より安全に半導体レーザ１の保護とイニシャライズ開始信号の生成とを行うことができる。具体的制御としては、受光素子２の端子の電位を強制的にＨレベルとすることにより誤差増幅器２３の出力が強制的なＬレベルとされ、半導体レーザ１の順方向電流が流れないように抑制することで半導体レーザ１の保護を行う。また、同時に、後述するように、ＴＤＳＴＡＲＴ端子の電位を強制的にＨレベルとすることで、前記タイミング生成部３１における発振回路（後述する）を強制的に発振しないように抑制する。そして、電源電圧（ここでは、Ｖｃｃ）が或る設定電位以上になると、半導体レーザ１の保護を解除して通常動作状態とし、かつ、前記タイミング生成部３１における発振回路の発振抑制を解除することにより発振開始信号とする。同時に、前記タイミング生成部３１の電流源を生成するＶＰＴＤＳＴＡＲＴ端子電位を出力する。
【００３２】
前記タイミング生成部３１は、例えば、遅延回路を用いて構成することも可能であるが、本実施の形態では、発振回路３６とバイアス回路（図示せず）とラッチ回路３７とにより構成されている。概略的には、発振回路３６において生成された発振信号をラッチ回路３７にてラッチし、ラッチしたデータを次段に順次伝達することにより、例えば、Ｔ０〜Ｔ５なる６個のタイミング信号を生成し、最終タイミングと同時に前記発振回路３６を強制的に発振しないように抑制する構成とされている。
【００３３】
前記微分量子効率検出部３２は、例えば、前記誤差増幅器２３の誤差出力中のピーク値を検出するサンプルホールド回路３８と、このサンプルホールド回路３８の出力値を所定値と比較する比較器３９とにより構成されている。
【００３４】
前記メモリ部３３は、前記比較器３９の比較結果を前記タイミング生成部３１により生成されるタイミングＴ１〜Ｔ５に同期して保持する機能を有する。前記加算電流設定部３４は、例えば、５ビットのＤ／Ａ変換器４０により構成されている。
【００３５】
次に、これらの各部の構成、作用等について説明する。まず、前記発振回路３６のバイポーラトランジスタによる回路構成例を図３に示す。また、イニシャライズ時の概略動作を図６に示す。トランジスタＱ２２のコレクタ電位ＶＱ２２Ｃが図６中の発振動作として表され、このトランジスタＱ２２のコレクタ電流が、トランジスタＱ２４，Ｑ２５で構成される差動スイッチ４６によりオン、オフし、トランジスタＱ２２のコレクタ電流がオンの時にトランジスタＱ２１のコレクタ電流よりも大きい場合には、トランジスタＱ２２のコレクタ電位ＶＱ２２Ｃは、各々の電流がコンデンサＣ１へのチャージ、ディスチャージを繰り返すことにより発振する。
【００３６】
まず、図６中に示すタイミング０、即ち、電源投入時より、前記スタートアップ部３５から発振開始タイミング信号ＴＳが送られてくるまでの間は、ＴＤＳＴＡＲＴ端子の電位は強制的にＨレベル（殆どＶccと同電位）であり、また、ＶＰＴＤＳＴＡＲＴ端子は０Ｖであるので、ＶＰＴＤＳＴＡＲＴ端子より生成されるトランジスタＱ２３のコレクタ電流は０であり、差動スイッチ４６もトランジスタＱ２５がＬレベルであるが、トランジスタＱ２３のコレクタ電流が０であるので、トランジスタＱ２２のコレクタ電流も０となっている。
【００３７】
ここに、ラッチ回路３７の最終段の構成を示す図５を参照すると、ＶＰＴＤＳＴＡＲＴ端子の電位は０Ｖ、トランジスタＱ３１のコレクタ電流は０Ａである。この結果、トランジスタＱ２３のベース電位はＶccであり、トランジスタＱ２３のコレクタ電流は０Ａとなる。また、差動スイッチ４６において、トランジスタＱ２３のコレクタ電流が０Ａであり、トランジスタＱ２５のベース電位がＬレベルであるので、トランジスタＱ２２のコレクタ電流は０Ａとなる。
【００３８】
その後、発振開始タイミング信号ＴＳを過ぎると、トランジスタＱ２２のコレクタ電流が流れ始め、差動スイッチ４６においてトランジスタＱ２５がＬレベルであるので、トランジスタＱ２３のコレクタ電流がトランジスタＱ２２，Ｑ２６によるカレントミラー回路４７により折り返され、トランジスタＱ２２のコレクタ電流となる。このタイミングＴＳでは、電源部（図示せず）の電流は０であるので、トランジスタＱ２２のコレクタ電流がトランジスタＱ２１のコレクタ電流より大きい場合にはトランジスタＱ２２のコレクタ電位ＶＱ２２Ｃ、即ち、ＴＤＳＴＡＲＴ端子電位は、徐々に低下する。そして、トランジスタＱ２４のベース電位がトランジスタＱ２５のべース電位と同電位若しくはより低下する瞬間に、差動スイッチ４６が動作し、トランジスタＱ２４がオンとなりトランジスタＱ２６のコレクタ電流、従って、トランジスタＱ２２のコレクタ電流がオフとなり、トランジスタＱ２５のベース電位はトランジスタＱ２４のコレクタ電流と抵抗Ｒ１１とで決まる電位分上昇する。この瞬間が、タイミングＴ０である。
【００３９】
タイミングＴ０を過ぎると、トランジスタＱ２２のコレクタ電流がオフとなるので、トランジスタＱ２２のコレクタ電位ＶＱ２２Ｃ、即ち、ＴＤＳＴＡＲＴ端子電位は、徐々に上昇する。そして、トランジスタＱ２４のベース電位がトランジスタＱ２５のベース電位と同電位若しくはより上昇する瞬間に、差動スイッチ４６が反転し、トランジスタＱ２２のコレクタ電流がオンとなる発振動作を繰り返す。この発振の振幅は、トランジスタＱ２４のコレクタ電流と抵抗Ｒ１１とで決まる電位で決定され、周期はトランジスタＱ２１のコレクタ電流、トランジスタＱ２２のコレクタ電流、コンデンサＣ１の容量により決定され、これらの値を適正に決定することにより所望のタイミング信号を得ることができる。
【００４０】
このような動作において、トランジスタＱ２２のコレクタ電流がトランジスタＱ２１のコレクタ電流の丁度２倍の時、トランジスタＱ２１のコレクタ電流と、（トランジスタＱ２２のコレクタ電流）−（トランジスタＱ２１のコレクタ電流）なる電流とが等しくなり、コンデンサＣ１にチャージ、ディスチャージされる単位時間当たりの電荷量が等しくなるので、図６中に示すような、立上り時間と立下り時間とが等しい三角波となる。
【００４１】
このような発振回路３６の発振出力としてトランジスタＱ２５のベースに方形波が得られ、電圧シフト、スイング量調整、反転なる処理がなされた後、図６中に示すトランジスタＱＸのエミッタ電位ＶＱＸＥの出力波形が得られる。
【００４２】
次に、前記ラッチ回路３７の１構成単位となるラッチ回路４８の回路構成例を図４に示す。前記ラッチ回路３７は、本実施の形態においては、タイミング信号Ｔ０〜Ｔ５を生成するため、ラッチ回路４８が６段に接続されて構成されるが、図４にその１構成単位となりタイミング信号Ｔ０生成用のラッチ回路４８を示す。図示例にあっては、複数のトランジスタ、抵抗を構成要素として構成されており、この内、トランジスタＱ３１〜Ｑ３３で１つのスイッチ４９ａを形成し、また、トランジスタＱ３４〜Ｑ３６で１つのスイッチ４９ｂを形成している。前記スイッチ４９ａにおいては、前記トランジスタＱ３３のコレクタ電流がオンの時、トランジスタＱ３１のベース電位、即ち、データをトランジスタＱ３７のベース電位及びエミッタ電位に反転して出力する。また、スイッチ４９ｂにおいては、トランジスタＱ３６のコレクタ電流がオンの時、トランジスタＱ３４のベースがトランジスタＱ３７のエミッタに接続されるので、出力をそのまま保持する動作となる。
【００４３】
トランジスタＱ３３のベースをＣＬＫ、トランジスタＱ３６のベースを／ＣＬＫ（信号に関して、“／”は反転を示す）、トランジスタＱ３１のベースをＤＡＴＡ０、トランジスタＱ３７のエミッタを出力Ｑとして、これらの関係を論理式で表すと、
Ｑ＝ＣＬＫ・ＤＡＴＡ０＋／ＣＬＫ・Ｑ
となる。
【００４４】
ここで、前述したようにトランジスタＱＸ（図６参照）のエミッタ電位ＶＱＸＥ、つまり、トランジスタＱ３６のベース／ＣＬＫは、タイミングＴＳよりタイミングＴ０までＨレベルで出力保持状態にあり、また、トランジスタＱ３８，Ｑ３９等で構成される電流源５０は、スタートアップ部３５からのＶＰＴＤＳＴＡＲＴをベース電位とすることにより、タイミングＴＳまでは電流が０でタイミングＴＳとなる瞬間より電流が流れるので、出力ＱはタイミングＴ０までＨレベルとなっている。タイミングＴ０となると、出力Ｑが初めてＬレベルとなり、タイミングＴ０以降、トランジスタＱ３１のベース（入力データ）がＬレベルであるので、出力ＱはＬレベルの状態を保持する。この状態を、図６中のトランジスタＱ３７のエミッタ電位ＶＱ３ ７Ｅ（タイミング信号Ｔ０）の波形として示す。
【００４５】
図示しない次段では、ＣＬＫを反転入力し、トランジスタＱ３７のエミッタ電位ＶＱ３７ＥをＤＡＴＡ１とすると、
Ｑ′＝／ＣＬＫ・ＤＡＴＡ１＋ＣＬＫ・Ｑ′
とすることで、図６中にＶＱ３７（１）Ｅで示すタイミング信号Ｔ１を得ることができる。
【００４６】
以下、同様にタイミング信号Ｔ２〜Ｔ５を得ることができる。図６中のＶＱ３７ （ｎ）Ｅにおける“ｎ”は段数１〜５を示す。
【００４７】
さらに、図５に示すように、タイミング信号Ｔ５を生成する最終段のラッチ回路４８Ｌにおいて、トランジスタＱ３１のコレクタ電流は発振回路３６中のトランジスタＱ２３のベースに与えられており、発振回路３６を駆動させる電圧とされている。従って、トランジスタＱ２３のベース電位はタイミングＴＳからタイミングＴ５までの間、供給される。しかし、トランジスタＱ２３のベース電位は、タイミングＴ５となる瞬間にトランジスタＱ２３のコレクタ電流をオフさせると供給されない。
【００４８】
つまり、必要なタイミング信号を生成する間のみ発振し、所望のタイミング信号を生成し終わると同時に発振を停止することで、発振回路３６の発振動作が他の回路に雑音や電流変動等の悪影響を及ぼさない回路構成とされている。また、前述したようなタイミング信号Ｔ０〜Ｔ５を生成するためには遅延回路等を用いて構成することも可能であるが、本実施の形態のように、発振回路３６を用いて構成することにより、唯一、コンデンサＣ１をＬＳＩ（集積回路２０）外の外付け素子とすることで多数のタイミング信号を生成する場合であっても、発振回路３６のタイミングを自在に設定することができる。もっとも、タイミング生成部３１を遅延回路を用いて構成した場合、タイミングを自在に設定するためには各々のタイミングを決定する外付け素子を必要とするが、必要とするタイミング数が少ない場合には遅延回路を用いるほうがラッチ回路を必要としない利点がある。何れにしても、光・電気負帰還ループ３の制御速度を自由に設定できる上に、半導体レーザ１・受光素子２の周波数特性の影響を受けない光出力波形を得ることもでき、集積回路２０のイニシャライズ時間を最適化を図る上で都合がよい。
【００４９】
また、一般に、半導体レーザ１・受光素子２間には、周波数特性が存在し、この周波数特性が、上述の制御系（光・電気負帰還ループ３）の動作や上述のタイミング設定に影響を及ぼさない良好な特性である場合には問題はないが、この周波数特性がよくない場合には、もし、上述のタイミングが一定である場合には、この半導体レーザ１・受光素子２間の周波数特性を補償するための回路を追加するか、或いは、上述のタイミングを十分遅くなるように設定する必要がある。しかし、このようなタイミングを十分に遅く設定すると、それだけイニシャライズの時間が長くなってしまい、かといって、周波数特性補償回路を付加すると素子数が増えてしまい、何れにしても好ましくない。この点、本実施の形態のように、タイミング生成部３１を発振回路３６を用いて構成することにより、コンデンサＣ１の容量を変更するだけで周波数特性を補償するための回路を必要とせず、かつ、全てのイニシャライズ時間が長くなることもないので、素子数を低減させつつ効率的なイニシャライズを行わせることができる。さらに、このような発振回路３６を用いてタイミング信号を生成する場合、通常は、フリップフロップを用いるが、本実施の形態のように必要段数のラッチ回路４８を組み合わせたラッチ回路３７を用いることにより、素子数を低減させ得る。
【００５０】
次に、これらのタイミング信号により制御されるイニシャライズ時の概略動作を図６のタイムチャート、図７に示す微分量子効率検出部３２の回路構成例を参照して説明する。まず、半導体レーザ１の光出力を、タイミングＴＳに強制的なオフ状態より所望の最大発光状態とする。この最大発光値は、発光指令電流生成部２２において既に設定されているものとする。そして、タイミングＴ０に入力データを全て０としてオフセット発光状態とし、この状態をタイミングＴ５まで維持した後、タイミングＴ５以降を本来の入力データを受け付ける通常動作状態とする。光・電気負帰還ループ３を動作させるためには、半導体レーザ１の光出力を完全にオフにはさせず、わずかに光らせるオフセット発光が必要であり、実際には、半導体レーザ１の光出力は、設定した最大発光とオフセット発光との間で光・電気負帰還ループ３により制御される。
【００５１】
半導体レーザ１の光出力は、イニシャライズ時、即ち、電源投入時やリセット解除時において、必ず、図６に示すようなシーケンス動作を実行することにより微分量子効率をその度に検出し、適切な加算電流値を設定する。
【００５２】
図６中に示すような最大発光とオフセット発光との差分、即ち、動作電流Ｉop−発振閾値電流Ｉthが微分量子効率を反映するので、微分量子効率検出部３２中のサンプルホールド回路３８においてこの差分を検出しホールドする。概略動作としては、電流駆動部２４が動作していない状態においては、この差分は誤差増幅器２３における電位出力であるので、最大発光時のこの電位をサンプルホールドし、タイミングＴ０においては０であった電流駆動部２４の電位シフト量を加算電流設定部３４により徐々に変化させて、前記差分を、電流駆動部２４における電位変化とすることにより微分量子効率を反映した値を検出する。
【００５３】
詳細には、ＶＣＯＭＰ端子はトランジスタＱ４２のエミッタフォロワ５１を介してトランジスタＱ４３のベース電位となる。このトランジスタＱ４３のベース電位はトランジスタＱ４５等で構成される電流源５２の電流が流れている間は、トランジスタＱ４１，Ｑ４６，Ｑ４７，Ｑ４８等で構成されるボルテージフォロワ５３によりトランジスタＱ４４のベース電位と同電位となる。タイミングＴ０で電流源５２の電流をオフさせると、トランジスタＱ４３のベース電位の変化はＶＣＯＭＰ端子の電位変化をそのまま示すが、トランジスタＱ４４のベース電位はコンデンサＣ２の容量が大きいほど変化せず、タイミングＴ０におけるトランジスタＱ４３のベース電位、つまり、最大発光時の電流駆動部２４の電位をサンプルホールドすることが可能となる。図６中の下部にこれらのトランジスタＱ４３，Ｑ４４によりサンプルホールドされる概略波形を示す。
【００５４】
サンプルホールドされたこれらのトランジスタＱ４３，Ｑ４４のベース電位をトランジスタＱ４９，Ｑ５０等による比較器３９に入力してその大小を比較し、比較結果をタイミング信号Ｔ１〜Ｔ５に同期してメモリ部３３にて保持する。従って、このメモリ部３３は、特に構成例を図示しないが、比較器３９の比較出力をタイミング信号Ｔ１〜Ｔ５に同期して保持し得る機能を有していればよく、例えば、タイミング生成部３１で用いたような５段のラッチ回路で構成し、比較器３９の比較においてトランジスタＱ４３側のベース電位がトランジスタＱ４４側のベース電位よりも高い場合にＬレベルを出力するように構成すればよい。
【００５５】
加算電流設定部３４は、２段の差動スイッチで構成される５個のスイッチと、これらのスイッチ部の電流源に電流を供給するカレントミラー回路と、各スイッチ部の出力を加算して電流駆動部２４の出力とするカレントミラー回路とにより構成されている。ここに、５個のスイッチ部により基本的に５ビットのＤ／Ａ変換器４０が構成され、これらのスイッチ部の電流源は、最小ビット電流をＩ１とすると、次のビットのスイッチ部では２＊Ｉ１、さらに上位ビットのスイッチ部毎に４＊Ｉ１，８＊Ｉ１，１６＊Ｉ１となるように設定されている。これにより、スイッチ部全体の出力電流としては最大３１＊Ｉ１となり、この時に、電流駆動部（電圧シフト部２５）において設定される最大電流（最大電圧）が、前述した（動作電流Ｉop）−（発振閾値電流Ｉth）の最大値よりも大きくなるように設定する。
【００５６】
ここで、タイミングＴ０に、図６に示すように半導体レーザ１の光出力を最大発光状態よりオフセット発光状態とすると同時にスイッチ部の最上位ビットの電流を強制的に出力する。この状態では、最大発光状態からオフセット状態となって最上位ビットのスイッチ部の電流を強制的に出力することにより電流駆動部２４にも電位変化を生ずるので、光・電気負帰還ループ３なる制御系により半導体レーザ１の光出力がオフセット発光状態となるように制御が働くので、これらの電位変化の差分を補うように変化する。このような変化分を微分量子効率検出部３２において検出しその出力を最大発光状態と比較し、その比較結果をメモリ部３３に格納する。メモリ部３３ではこの結果をタイミングＴ１においてラッチし、加算電流設定部３４の最上位ビットのスイッチ部を再設定し、最大発光状態の電位より大きい場合にはオフ、小さい場合にはオンとする。ここで、タイミングＴ１−Ｔ０は、この間に光・電気負帰還ループ３なる制御系が十分収束する時間に設定する必要がある。
【００５７】
タイミングＴ１においてもタイミングＴ０の場合と同様に、上位２ビット目を強制的に出力させ、タイミングＴ２にてその結果を再設定する。本実施の形態では、微分量子効率を５ビット分のＤ／Ａの精度で検出しているので、５ビット分、同様に繰り返して行う。この時のベース電位の変化の様子を図示すると、図６中の下部に示すトランジスタＱ４４のベース電位の場合と同様になる。この場合の図示例は、下位ビットより順に１，１，１，０，１となった場合の波形を示している。
【００５８】
本実施の形態では、微分量子効率検出部３２及び加算電流設定部３４の検出精度を５ビットとしているが、さらにビット数を増やして検出精度を上げれば、図１１（ｂ）に示す光出力波形において、ＰＳ分の光出力分が所望の光出力となり、光・電気負帰還ループ３なる制御系による光出力の制御分が少なくなり、光出力波形がより理想的な方形波に近付く。
【００５９】
次に、パルス幅生成部及びデータ変調部１１側について説明する。いま、本実施の形態では、パルス幅変調を３ビット（即ち、８値）、強度変調を５ビット（即ち、３２値）組合せ、合計で１ドット当たり８ビット階調（２５６値）を出力し得る構成例とする。このパルス幅生成部及びデータ変調部１１は、大別すると、パルス幅変調・強度変調信号生成部６１と、発光指令信号生成部２２とにより構成されている。パルス幅変調・強度変調信号生成部６１は概略的には、タイミングの異なる複数のパルスを生成するＰＬＬ構成のパルス生成部６２と、入力された画像データをパルス幅変調データと強度変調データとに変換する論理記述を含むデータ変換部６３と、このデータ変換部６３から得られるパルス幅変調データに従ってパルス生成手段の出力中からパルスを選択するパルス幅変調部６４等を備えて構成されるが、これらの論理記述等を実行するバイポーラトランジスタによる回路構成とされている。
【００６０】
まず、発光指令信号生成部２２は図８（ａ）に示すように強度変調データＰＭＤＡＴＡに従って電流ＩＤＡ，／ＩＤＡ（信号に関して“／”は反転を示す；以下、同様とする）に変換するＤ／Ａ変換器（ＤＡＣ）６５と、パルス１に応じて電流ＩＤＡを流すか否かをスイッチングする差動スイッチ６６ａと、パルス２に応じて電流ＩＤＡを流すか否かをスイッチングする差動スイッチ６６ｂと、差動スイッチ６６ａ，６６ｂのスイッチングに従い流れる電流／ＩＤＡ，ＩＤＡを各々電圧／ＶＤＡ，ＶＤＡに変換する電流‐電圧変換器（Ｉ‐Ｖ）６７ａ，６７ｂとにより構成されている。ここに、／ＩＤＡ＋ＩＤＡ＝Ｉｆｕｌｌなる関係がある。電流値Ｉｆｕｌｌは強度変調データＰＭＤＡＴＡを全てオンにした場合の電流ＩＤＡの値であり、発光指令信号の最大電流値である。差動スイッチ６６ａ，６６ｂはパルス１，２がともにＨレベルの場合にはＩＤＡ１＝Ｉｆｕｌｌとなるように機能する。パルス１がＬレベルでパルス２がＨレベルの場合にはＩＤＡ１＝ＩＤＡとなる。パルス１，２がともにＬレベルの場合にはＩＤＡ１＝０となる。つまり、パルス１，２がともにＨレベルの場合にはＩＤＡの値（即ち、強度変調データＰＭＤＡＴＡ）によらず、ＩＤＡ１＝Ｉｆｕｌｌとなる。よって、強度変調データＰＭＤＡＴＡは１画素クロックの間、一定でよい。この結果、半導体レーザ制御装置の高速化を図る点で有利となる。このような差動スイッチ６６ａ，６６ｂは例えば各々一対ずつのバイポーラトランジスタを差動接続することにより構成される。よって、発光指令信号生成部２２自体もバイポーラトランジスタ構成として容易に集積化されて形成される。
【００６１】
ちなみに、１ドット当たり８ビット（＝２５６値）の階調数を出力し、強度変調を５ビット（＝３２値）とする場合、５ビットのＤ／Ａ変換器６５に流れる最大電流値は３１Ｉ０（Ｉ０は最下位ビットに流れる電流値）であり、これを所望の最大電流値Ｉｆｕｌｌに設定すると、図８（ａ）に示す構成においては、３１／２５６と３２／２５６とが同じ出力となる。同様に、６３／２５６と６４／２５６、〜、２２３／２５６と２２４／２５６が各々同一となり、１ドット当たりの階調数が実質的に２４９値階調となってしまう。この点を考慮した場合には、図８（ｂ）に示すように、差動スイッチ６６ａに対して常に電流Ｉ０を流す定電流源６８を付加し、Ｉｆｕｌｌ＝３２Ｉ０となるように設定すれば、０／２５６〜２５５／２５６なる２５６値階調を実現でき、階調数が増加する。もっとも、画像データが全てＨレベルとなっても半導体レーザ３はフル点灯（＝２５６／２５６）しない（図８（ａ）では、２５５／２５６と２５６／２５６とが同一であるためフル点灯する）。この点をも考慮した場合には、図８（ｃ）に示すように、フルオン信号（画像データが全てＨレベルの場合のみＨレベルとなる信号）により電流Ｉ０を差動スイッチ６６ａ又は６６ｂに流す差動スイッチ６９を付加すればよい。これによれば、フルオン信号生成のための素子数は増加するものの、０／２５６〜２５４／２５６、２５６／２５６の２５６値階調が実現できる。よって、発光指令信号生成部２２に関しては、目的に応じて、図８（ａ）〜（ｃ）の何れかの構成を用いればよい。
【００６２】
一方、パルス幅生成部及びデータ変調部１１中のパルス幅変調・強度変調信号生成部６１は、前述したように、データ変換手段となるデータ変換部６３と、パルス幅変調手段となるパルス幅変調部６４と、ＰＬＬ構成でパルス生成手段となるパルス生成発振器６２とにより構成されている。前記パルス生成発振器６２は図９に示すように入力クロックに同期した内部クロックＸ０と、このＸ０と同一周波数（即ち、入力クロックとも同一周波数）で一定量ずつの位相差を持つパルスＸ１，Ｘ２，〜，Ｘｋの位相差が異なる複数個のパルスを生成するもので、特に図示しないが、位相周波数比較器と電圧制御発振器とローパスフィルタとにより構成されている。パルス幅変調を８値とした場合、ｋ＝７であり、各々のパルスの位相差は１／８・ＴＣＫ（ＴＣＫは入力クロックの周期）である。また、Ｘ４，Ｘ５，Ｘ６，Ｘ７は、各々Ｘ０，Ｘ１，Ｘ２，Ｘ３の反転信号である。ここに、入力クロックに同期させるパルスは何れであってもよく、図９ではパルスＸ６を同期させており、入力クロックから１／４周期遅れたＸ０を内部クロックとしている。
【００６３】
前記データ変換部６３は入力された画像データをパルス幅変調データＰＷＭＤＡＴＡと強度変調データＰＭＤＡＴＡとに変換する機能を持つ。前記パルス幅変調部６４は前記データ変換部６３から得られるパルス幅変調データＰＷＭＤＡＴＡに従ってパルス生成発振器６２の出力Ｘｋ中から２つのパルスＰＷｏｎ，ＰＷｄａを生成する機能を持つ。
【００６４】
さらに、本実施の形態では、図１に示すように、発光指令信号生成部２２と誤差増幅器２３及び電流駆動部２４との間にスイッチ部７０が介在されている。このスイッチ部７０も具体的にはバイポーラトランジスタ構成よりなるもので、前記タイミング生成部３１から与えられる強制発光指令信号や強制消灯指令信号に応じて、前記発光指令信号生成部２２から誤差増幅器２３や電流駆動部２４に与えられる発光指令信号に代えて半導体レーザ１に与えられ、画像データに無関係に半導体レーザ１を強制的に発光又は消灯させるように切り換えられる。
【００６５】
より具体的な構成例として、発光指令信号生成部２２が例えば図８（ａ）に準じた構成の場合であれば、図２に示すように構成される。即ち、パルス１，２に応じて電流Ｉ又は／Ｉが流れるスイッチ６６ａ，６６ｂに対して、強制発光指令信号によりスイッチングされるスイッチ７０ａと、強制消灯指令信号によりスイッチングされるスイッチ７０ｂとが、発光指令信号の入力ラインに接続されている。ここに、強制発光指令信号や強制消灯指令信号はタイミング生成部３１によって適宜生成出力される。本実施の形態では、前述したような半導体レーザ１の微分量子効率の検出動作を行う際、適宜、強制発光指令信号や強制消灯指令信号が生成される。これにより、画像データ（パルス１，２）に拘らず、半導体レーザ１を強制的に発光又は消灯させることができる構成とされている。ただし、強制発光指令信号と強制消灯指令信号とが同時にＨレベルになることはないものとする。また、これらのスイッチ６６ａ，６６ｂ，７０ａ，７０ｂは何れもトランジスタ対のエミッタ同士を接続したＥＣＬ（エミッタカップルドロジック）としてバイポーラ構成されている。
【００６６】
このような構成によれば、前述した微分量子効率の検出時に、強制消灯指令信号をＨレベルにすると、スイッチ７０ｂがスイッチ６６ａ，６６ｂ経由の発光指令信号の経路を断つので、画像データに関係なく半導体レーザ１が強制的にオフ状態とされる。その後、強制消灯指令信号をＬレベルとし、強制発光指令信号をＨレベルにすると、スイッチ７０ａがスイッチ６６ａ，６６ｂ経由の発光指令信号の経路が強制発光指令信号による最大発光状態に切り換えられるので、画像データに関係なく半導体レーザ１が強制的に最大発光する。これにより、図７等で説明した半導体レーザ１の微分量子効率の検出動作を、画像データに関係なく、半導体レーザ制御装置１３単独で任意に行うことができる。
【００６７】
なお、本実施の形態では、発光指令信号生成部２２と誤差増幅器２３との間にスイッチ部７０を設けたが、発光指令信号生成部２２とパルス幅変調部６４との間にスイッチ部７０を設けるようにしてもよい。
【００６８】
また、本実施の形態では、半導体レーザ制御装置１３の大半をバイポーラトランジスタを用いた集積回路２０として集積化した例で説明したが、必ずしもバイポーラトランジスタにより集積化したものに限らず、Ｃ‐ＭＯＳトランジスタを用いたもの、両者を組み合わせたもの等であってもよく、さらには、集積化されていない構成にも適用し得る。
【００６９】
【発明の効果】
本発明による半導体レーザ制御装置によれば、経時変化に伴う半導体レーザの微分量子効率の変化を、電源投入時やリセット解除時といったイニシャライズ時に検出して最適な電流加算値を設定し直すことにより、光・電気負帰還ループなる制御部による高速制御分を極力少なくすることができ、半導体レーザの光出力波形をオーバシュートやアンダシュートのない、理想の方形波に近付け、常時、最適化された理想的な光出力波形を得ることができる。また、パルス幅変調・強度変調信号生成部等を含む発光指令生成部、誤差増幅部、電流駆動部、微分量子効率検出部、メモリ部、加算電流設定部、タイミング生成部などを１チップの集積回路に集積化して構成した場合にも、光出力波形の理想化を維持することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示す概略ブロック図である。
【図２】発光指令信号生成部及びスイッチ部の構成例を示すブロック図である。
【図３】発振回路の構成例を示す回路図である。
【図４】ラッチ回路の構成例を示す回路図である。
【図５】最終段のラッチ回路の構成例を示す回路図である。
【図６】各部の波形を示すタイムチャートである。
【図７】微分量子効率検出部の構成例を示す回路図である。
【図８】発光指令信号生成部の構成例を示すブロック図である。
【図９】パルス幅生成方法を説明するためのタイムチャートである。
【図１０】従来の電流駆動部によるＩＤＡ２加算方式を示す回路図である。
【図１１】ＩＤＡ２に伴うＰＳの有無による光出力制御例を示す特性図である。
【図１２】パルス幅強度混合方式用の構成例を示すブロック図である。
【図１３】パルス幅強度混合方式の光出力とドットイメージとの関係を示す模式図である。
【図１４】その波形生成法を示すタイムチャートである。
【図１５】温度による動作電流変化特性を示す特性図である。
【図１６】経時変化による動作電流変化特性を示す特性図である。
【符号の説明】
１ 半導体レーザ
２ 受光素子
３ 光・電気負帰還ループ
２３ 誤差増幅部
２４ 電流駆動部
２５ 電圧シフト部
３１ タイミング生成部
３２ 微分量子効率検出部
３３ メモリ部
３４ 加算電流設定部
３６ 発振回路
３７ ラッチ回路
４２ 差動回路
７０ スイッチ部
Claims (3)
- 入力データあるいは外部からの電流設定信号に対応した発光指令信号を生成する発光指令生成部と、
半導体レーザと、該半導体レーザの光出力をモニタする受光素子と、該受光素子から得られる前記半導体レーザの光出力に比例した受光信号と前記発光指令生成部から与えられる発光指令信号との誤差分に応じて前記半導体レーザの順方向電流を制御する誤差増幅部とで構成される光・電気負帰還ループと、
前記発光指令生成部から与えられる発光指令信号に応じて、前記光・電気負帰還ループの制御電流との和又は差の電流により前記半導体レーザの駆動を制御する駆動電流を生成して前記半導体レーザに順方向電流を流す電流駆動部と、
を具備する半導体レーザ制御装置において、
イニシャライズ時に、前記光・電気負帰還ループの前記誤差増幅部の制御速度より十分に遅い複数のタイミング信号ＴＳ，Ｔ０，Ｔ１，Ｔ２，…，Ｔｎからなるタイミング信号列を生成するタイミング生成部を有し、
前記発光指令生成部が、イニシャライズ時に、前記タイミング信号ＴＳで前記半導体レーザの最大発光に対応する電流値の発光指令信号を前記誤差増幅部に与えた後、前記タイミング信号Ｔ０でオフセット発光に対応する電流値の発光指令信号に切り換えて、イニシャライズの期間、前記半導体レーザをオフセット発光状態に維持すると共に、
前記光・電気負帰還ループの前記誤差増幅部の出力を入力し、前記タイミング信号Ｔ０で前記半導体レーザの最大発光に対応する電流値に相当する電位を保持し、前記タイミング信号Ｔ１，Ｔ２，…，Ｔｎ毎に、前記入力を前記電位と比較して、比較結果を出力する微分量子効率検出部と、
前記微分量子効率検出部から出力される比較結果を記憶する記憶部と、
前記タイミング信号Ｔ０で所定電流値を出力し、その後は前記タイミング信号Ｔ１，Ｔ２，…，Ｔｎで前記記憶部に記憶された比較結果に応じて前記所定電流値から徐々に増加した電流値を出力し、前記誤差増幅部の出力が前記半導体レーザの最大発光に対応する電流値に相当する電位になるように、前記電流駆動部による前記半導体レーザの駆動電流を調整する加算電流設定部と、
を備えることを特徴とする半導体レーザ制御装置。 - 前記発光指令生成部は、入力データに基づいて、前記入力データに対しパルス幅変調と強度変調とを同時に行う発光指令信号を生成するために、入力クロックと同一周波数で位相が一定量ずつ異なる複数個のパルスを生成するパルス生成手段と、入力データをパルス幅変調データとパワー変調データとに変換するデータ変換手段と、前記パルス生成手段により生成されたパルスより前記パルス幅変調データに基づきパルス幅変調した複数個のパルスを生成するパルス幅変調手段とを有することを特徴とする請求項１記載の半導体レーザ制御装置。
- 前記発光指令生成部と誤差増幅部と前記電流駆動部と前記微分量子効率検出部と前記タイミング生成部と前記メモリ部と前記加算電流設定部とが１チップの集積回路として構成されていることを特徴とする請求項１又は２記載の半導体レーザ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14629497A JP4026729B2 (ja) | 1996-07-11 | 1997-06-04 | 半導体レーザ制御装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-181818 | 1996-07-11 | ||
| JP18181896 | 1996-07-11 | ||
| JP14629497A JP4026729B2 (ja) | 1996-07-11 | 1997-06-04 | 半導体レーザ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1079547A JPH1079547A (ja) | 1998-03-24 |
| JP4026729B2 true JP4026729B2 (ja) | 2007-12-26 |
Family
ID=26477194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14629497A Expired - Lifetime JP4026729B2 (ja) | 1996-07-11 | 1997-06-04 | 半導体レーザ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4026729B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101228718B (zh) * | 2005-07-26 | 2011-10-26 | 爱德万测试株式会社 | 信号发送/接收装置、测试装置、测试模块及半导体芯片 |
-
1997
- 1997-06-04 JP JP14629497A patent/JP4026729B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1079547A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118798A (en) | Semiconductor laser control system | |
| JP2938721B2 (ja) | 半導体レーザ制御装置 | |
| US8896648B2 (en) | Laser driving unit and image forming apparatus | |
| US5848044A (en) | Semiconductor laser driving circuit, semiconductor laser device, image recording apparatus, and optical disk apparatus | |
| US8335144B2 (en) | Laser driving apparatus, laser driving method, optical apparatus, optical unit and pulse current generation circuit | |
| US5175722A (en) | Power supply circuit for stabilizing power input to a laser diode | |
| US4692606A (en) | Modulated light source with power stabilized according to data signal | |
| JP4432459B2 (ja) | 半導体レーザダイオードの駆動方法及び発光装置 | |
| JP2909438B2 (ja) | 半導体レーザ駆動回路、半導体レーザ装置、画像記録装置並びに光ディスク装置 | |
| US20060002439A1 (en) | Laser output control apparatus and method | |
| JP3569383B2 (ja) | 半導体レーザ制御方法及び装置 | |
| JP4026729B2 (ja) | 半導体レーザ制御装置 | |
| JP3607772B2 (ja) | 半導体レーザ制御方法及び装置 | |
| JPH09321376A (ja) | 半導体レーザ制御装置 | |
| JP2006313917A (ja) | 半導体レーザ制御装置 | |
| JP3891368B2 (ja) | 半導体レーザ制御装置 | |
| JPH1079549A (ja) | 半導体レーザ制御装置 | |
| JPH1079548A (ja) | 半導体レーザ制御装置 | |
| JP3984741B2 (ja) | 半導体レーザ駆動回路 | |
| JPH11298077A (ja) | 半導体レーザ制御装置 | |
| JP2006270117A (ja) | 半導体レーザ制御装置 | |
| JPH1093181A (ja) | 半導体レーザ制御装置 | |
| JPH1067141A (ja) | 半導体レーザ制御装置 | |
| JPH05110142A (ja) | 発光素子駆動回路 | |
| JPH1197787A (ja) | 半導体レーザ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20020415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050404 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061030 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071004 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |