KR920007607B1

KR920007607B1 - 디지탈 텔레비젼 수상기에 있어서 콘트라스트 조정회로

Info

Publication number: KR920007607B1
Application number: KR1019890012654A
Authority: KR
Inventors: 임종상; 심대윤
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1989-09-01
Filing date: 1989-09-01
Publication date: 1992-09-08
Also published as: US5142365A; JPH0393383A; GB9019146D0; GB2238205B; GB2238205A; JPH0456511B2; KR910007353A

Abstract

내용 없음.

Description

디지탈 텔레비젼 수상기에 있어서 콘트라스트 조정회로

제1, 2도는 복합영상신호 파형도.

제3도는 본 발명에 따른 블럭도.

제4도는 본 발명에 따른 제3도의 레벨변환부(60)의 구체회로도.

제5도는 본 발명에 따른 제3도의 혼합부(80)의 구체회로도.

제6도는 본 발명에 따른 제3도의 오버플로우 검출 및 출력부(90)의 구체회로도.

본 발명은 디지탈 테레비젼 수상기에 있어서 콘트라스트 조정 회로에 관한 것으로서, 특히 합성 영상신호의 페데스탈(pedestal) 값을 0(zero)레벨로 변환하고 상기 변환된 신호를 원하는 이득에 따라 승산하여 원신호에 혼합하고 상기 혼합된 신호로부터 오버플로우 검출에 따라 콘트라스트가 조정된 휘도출력을 얻어낼 수 있는 디지탈 텔레비젼 수상기에 있어서 콘트라스트 조정회로에 관한 것이다.

일반적으로 텔레비젼 수상기에서의 콘트라스트의 조정이라함은 화상의 농담(밝기 신호에 있어서)을 조정하는 것으로서, 일반 아날로그 텔레비젼 수상기(이하 ＂TV＂라 칭함)에서는 영상증폭회로의 교류분의 이득을 가감하여 명도신호의 진폭을 바꾸어주는 방법을 쓴다.

한편, 디지탈 신호처리 방식을 사용하는 TV에 있어 디지탈 데이타화된 영상신호의 콘트라스트 조정은 원신호의 진폭변화에 따라 균일해야 하고 왜곡없도록 하는 연산방법에 의해 이루어져야 하며, 상기 디지탈 신호처리 방식에서는 디지탈 처리를 위해 원신호를 디지탈화해야 한다. 즉 아날로그 신호를 디지탈 데이타로 A/D 변환기를 통해 변환시켜야 한다. 상기 A/D 변환시 원래의 아날로그 값을 소정 n비트의 디지탈 데이타로 나타내어 지는데, 상기 콘트라스 조정은 복합영상 신호로부터 분리된 영상의 농담(밝기신호)에 기여하는 휘도신호의 처리만으로 충분히 가능해진다.

제1도는 아날로그 휘도신호를 나타내고 있어서 이를 레벨에 따라 디지탈 데이타의 n비트로 나타낼 수 있다. 점선은 실선으로 도시된 아날로그 신호를 디지탈화할시 레벨을 정하는 것으로 ＂105＂구간이 복합영상 신호의 전체구간으로 볼 때 ＂107＂ 구간은 영상으로 나타내는 실제신호 구간이 된다. ＂103＂이 페데스탈 레벨이고, ＂102＂가 아나로그 신호의 중간레벨이 되며, ＂106＂는 실제신호 상한레벨을 나타내는 레벨이며, ＂101＂은 휘도신호 상한 레벨을 나타내고, ＂104＂는 휘도신호의 하한 범위 레벨을 나타내고 있다.

따라서 상기 각 레벨을 디지탈 값으로 나타낼 경우 상기 휘도신호 상한 범위(101)의 레벨의 경우 디지탈적으로 나타내면 n비트 스트레이트 코드는 11…이고, n비트 2'S콤플리멘트 코드는 011…1이며, 휘도신호의 하한범위 104의 레벨의 경우 n비트 스트레이트 코드는 00…0이고, n비트 2'S콜플리멘트 코드는 100…0이고, 중간레벨(102)는 n비트 스트레이트 코드는 10…0이고, 2'S콤플리멘트 코드는 00…0이다.

이때 휘도신호 성분중 콘트라스트가 조정되는 부분은 제1도의 복합영상신호 전체 구간(105)의 페데스탈 레벨(103)에서부터 휘도신호 상한레벨(101)까지가 된다. 즉, 동기신호 부분과 페데스탈 부분을 제외한 실제신호 구간(107)으로써, 페데스탈 레벨(103)값부터 실제신호 상한레벨(106)사이의 값이 된다.

상기 방법을 취하지 않고 만일 단순하게 전체신호 데이타에 대해 콘트라스트 이득을 승산하는 방법을 사용하면 동기부분 및 페데스탈 부분의 값도 같이 변환되어 제2도 (2A)와 같은 원신호가 (2B)와 같이 a, b로 나타낸 바와 같은 레벨변화 등의 왜곡이 발생된다.

상기 제2도의 (2B)와 같이 왜곡된 형태로 나타나는 이유는 (2A)파형에 대해 동기부분을 게이트 펄스에 의해 연산이 일어나지 않도록 할 수 있으나 페데스탈 레벨(103)의 직류분이 변화의 수정이 불가능하기 때문에 일어난다. 이의 결과로 원신호의 왜곡을 최소로 하고, 페데스탈 레벨을 안정화시킬 수 있도록 신호성분의 진폭변화만을 조정하게 되는 콘트라스트 조정방법이 요구됨을 알 수 있다.

따라서 본 발명의 목적은 실제 신호부분만의 이득을 조절한 후 원신호 성분에 혼합하여 상기 혼합된 출력으로부터 검출되는 오버플로우에 따라 콘트라스트를 조절하여 원신호의 왜곡을 최소로 하고 우수한 콘트라스트 조정특성을 갖게 하는 회로를 제공함에 있다.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제3도는 본 발명에 따른 블럭도로서, 입력단(I1)으로 입력되는 아나로그 복합영산신호를 n비트의 디지탈 데이타로 변환하는 n비트 A/D변환부(30)와, 상기 n비트 A/D변환부(30)의 출력신호로부터 휘도와 칼라데이타를 분리해내는 색/휘도분리부(40)와, 상기 색/휘도분리부(40)에서 출력되는 휘도신호를 페데스탈 레벨 기준단(61)으로 입력되는 기준값에 따라 페데스탈 레벨을 0(zero)로 변환하는 레벨 변환부(60)와, 상기 레벨변환부(60)의 출력을 이득조절단(62)으로 입력되는 이득조정값에 의해 이득을 조정하는 이득조정부(70)와, 상기 색/휘도분리부(40)로부터 출력되는 휘도신호를 조정 지연하는 지연조정부(50)와, 상기 지연조정부(50)의 출력과 상기 이득조정부(70)의 출력을 동기신호입력단(63)으로 입력되는 동기신호에 따라 혼합하는 혼합부(80)와, 상기 혼합부(80)의 출력으로부터 오버플로우를 검출하여 상기 오버플로우 검출값에 따라 최대값으로 제한하여 왜곡없는 조정된 휘도신호를 출력하는 오버플로우 검출 및 출력부(90)로 구성된다.

제4도는 본 발명에 따른 제3도의 레벨변환부(60)의 구체회로도로서, 2'S콤플리멘트 방식을 취한 예이다.

제2가산기(ADD1,ADD2)의 제1-4입력단(Ha,Hb,La,Lb)중 제1, 3입력단(Ha,La)으로 상기 색/휘도분리부(40)의 휘도신호 데이타가 입력되고, 제2, 4입력단(Hb,Lb)으로 페데스탈레벨 기준단(61)으로 기준데이타가 입력되어, 상기 제1, 2가산기(ADD1,ADD2)에서 각각 가산되며, 상기 제1, 2입력단(Ha,Hb)의 최상위 비트(MSB)를 오아게이트(OR1)에 입력하여 부호비트를 얻어내도록 구성되어 있다.

제5도는 본 발명에 따른 제3도 혼합부(80)의 구체회로도로서, 상기 이득조정부(70)의 출력단(82)을 디플립플롭(DF)의 데이타단(D)에 연결하고, 동기신호입력단(63)을 상기 디플립플롭(DF)의 클리어단(CLR)에 연결하며, 상기 디플립플롭(DF)의 출력단(Q)과 상기 지연조정부(50)의 출력단(81)을 제3가산기(ADD3)의 입력단에 연결된다.

제6도는 본 발명에 따른 제3도의 오버플로우 검출 및 출력부(90)의 구체회로도로서, 상기 혼합부(80)의 출력단(83)을 멀티플렉서(MUX)의 입력단과 상기 오버플로우 검출회로(91)의 입력단에 연결하고, 상기 오버플로우 검출회로(91)의 출력단을 멀티플렉서(MUX)의 선택단(S)에 연결하며, 상기 멀티플렉서(MUX)의 최대 및 최소 입력단(+MAX, -MAX)을 상기 멀티플렉서(MUX)의 출력단에 연결한다.

따라서 본 발명의 구체적 일실시예를 제1-6도를 참조하여 상세히 설명한다.

제1도와 같은 복합영상신호를 n비트 A/D변환부(30)에서 A/D변환되면 n비트의 디지탈 데이타가 된다. 상기 디지탈 데이타와 아날로그 신호와의 관계에 있어서, 콘트라스트 조정되는 부분은 페데스탈 레벨(103)값부터 상한 레벨(101)사이의 값이 된다. 디지탈 신호처리에서 증폭의 동작은 승산에 의해 이루어지는데, 주어진 이득에 대해 페데스탈 값은 숭산이 이루어지지 말아야 한다.

제2도와 같이 아날로그 복합영상신호가 n비트 A/D변환부(30)에서 디지탈 데이타로 변환되어 색/휘도분리부(40)에서 휘도신호로 분리된 디지탈 데이타 혹은, 본 발명의 실시예에서 도시를 생략하였지만 아날로그 휘도분리된 휘도신호를 n비트 A/D변환기(30)에서 디지탈 데이타로 변환시켜 페데스탈 값이 어느 일정한 값을 가지게끔 하여 이대로 이득과 승산되면 페데스탈 레벨로 변환된다. 그러므로 현재 페데스탈 값에 대하여 그 레벨을 0레벨(데이타 0)로 만들어 주기 위한 레벨이동이 필요하다.

상기 레벨이동을 위해 레밸변환부(60)에 입력한다. 즉, 제4도의 제1, 2가산기(ADD1,ADD2)의 제1, 3입력단(Ha,La)으로 상기 색/휘도분리부(40)의 분리된 휘도데이타가 4비트씩 입력되고, 제2, 4입력단(Hb,Lb)으로 페데스탈 레벨기준단(65)으로 4비트씩 각각 입력되어 상기 제1, 2가산기(ADD1,ADD2)의 캐리단(Cin)의 상태에 따른 상기 두 입력을 가산하여 0(zero)의 레벨로 만들고 제1, 2입력단 (Ha,Hb)의 MSB를 오아게이트(OR1)에서 논리합하여 부호를 계산해 낸다. 만약 여기서 2`S콤플리 멘트코드인 경우 제1도와 같이 중간레벨(102)의 값을 중심으로 한 교류성분의 데이타로 구성된다면 페데스탈 레벨(103)은 -값을 가진다. 이 경우는 페데스탈 값을 더해주어 페데스탈 레벨(103)을 0으로 하며, 페데스탈을 기준으로 전체적인 레벨이동이 이루어진다.

상기 레벨변환부(60)의 레벨이동값을 이득조정부(70)에 입력되면 이득조정부(70)은 이득조절단(62)으로 입력되는 값과 승산하여 페데스탈 값은 0로 그대로 유지한 채 신호성분만이 진폭변화가 일어난다.

상기 이득조정부(70)의 출력과 원신호에 해당하는 상기 지연조정부(50)의 출력이 혼합부(80)에 입력되는데, 상기 지연조정부(50)는 상기 색/휘도분리부(40)의 분리된 원 휘도신호 데이타를 디플립플롭 및 메모리로 구성된 딜레이 라인을 통해 소정지연되어 출력된다. 혼합부(80)는 제5도와 같이 구성된 것으로 상기 지연조정부(50)의 출력데이타가 제3가산기(ADD3)에 입력되고, 상기 이득조정부(70)의 출력이 디플립플롭(DF)의 데이타단(D)으로 입력될 때 시스템클럭단(SYS CLK)의 입력 클럭에 따라 래치된다.

한편, 상기 디플립플롭(DF)는 동기신호 입력단(63)으로 입력되는 동기신호에 따라 클리어되나 상기 시스템 클럭단(SYS CLK)의 클럭에 따라 래치된 디플립플롭(DF)의 출력과 지연조정부(50)의 출력이 상기 제3가산기(ADD3)의 타입력단으로 입력되어 가산된다.

상기 제3가산기(ADD3)의 출력이 오버플로우 검출 및 출력부(90)에 입력된다. 상기 오버플로우 검출 및 출력부(90)는 제6도와 같이 구성된 것으로 상기 혼합부(80)의 출력으로부터 오버플로우 검출회로(91)에서 오버플로우를 검출하고, 상기 혼합부(80)의 출력을 멀티플렉서(MUX)에 입력한다. 상기 오버플로우 검출회로(91)의 검출 출력에 따라 멀티플렉서(MUX)에 제어하여 최대값(+MUX) 및 최소값(-MUX)과 정상 출력을 선택토록 되어 있다.

즉, 콘트라스트 조정된 신호는 레벨변환부(60) 및 이득조정부(70)를 통해 연산동작시간 만큼 지연조정부(50)에서 지연조정되어 출력되는 원신호 성분에 혼합부(80)에서 혼합하여(더해진다) 0부터 +2까지 휘도신호의 진폭변화를 갖는 콘트라스트 조정동작이 이루어진다. 한편, 혼합부(80)의 동기신호 부분에 대해서는 규칙적으로 발생되는 동기신호의 게이트 펄스에 의해 원신호에 혼합될 때, 그 펄스 구간동안은 디플립플롭(DF)의 출력에 의해 0값을 출력하여 원신호만이 통과하여 동기신호 부분을 보호해 준다. 한편, 이렇게 혼합된 신호중, 오버플로우 발생부분은, 그값을 오버플로우 검출회로(91)에서 최대값으로 리미트하여 왜곡없이 적절한 콘트라스트 조정된 휘도신호를 출력하게 된다.

상술한 바와 같이 원신호 성분에 실제신호 부분의 이득조정한 값을 혼합하여 원신호의 왜곡을 최소로 하며 우수한 콘트라스트 조정 특성을 갖게 하는 이점이 있다.

Claims

디지탈 텔레비젼 수상기 콘트라스트 조정회로에 있어서, 입력단(I1)으로 입력되는 아나로그 복합영상신호를 n비트 디지탈 데이타로 변환하는 n비트 A/D변환부(30)와, 상기 n비트 A/D변환부(30)의 출력신호로부터 휘도와 칼라데이타를 분리해내는 색/휘도분리부(40)와, 상기 색/휘도분리부(40)에서 출력되는 휘도신호를 페데스탈 레벨 기준단(61)으로 입력되는 기준값에 따라 페데스탈 레벨을 0(zero)로 변환하는 레벨변환부(60)와, 상기 레벨변환부(60)의 출력을 이득조절단(62)으로 입력되는 이득조정값에 의해 이득을 조정하는 이득조정부(70)와, 상기 색/휘도분리부(40)로부터 출력되는 휘도신호를 소정 지연하는 지연조정부(50)와, 상기 지연조정부(50)의 출력과 상기 이득조정부(70)의 출력을 동기신호입력단(63)으로 입력되는 동기신호에 따라 혼합하는 혼합부(80)와, 상기 혼합부(80)의 출력으로부터 오버플로우를 검출하여 상기 오버플로우 검출값에 따라 최대값으로 제한하여 왜곡없는 조정된 휘도신호를 출력하는 오버플로우 검출 및 출력부(90)로 구성됨을 특징으로 하는 회로.
제1항에 있어서, 레벨변환부(60)가 상기 제2가산기(ADD1,ADD2)의 제1-4입력단(Ha,Hb,La,Lb)중 제1, 3입력단(Ha,La)으로 상기 색/휘도분리부(40)의 휘도신호데이타가 입력되고, 제2, 4입력단(Hb,Lb)으로 페데스탈레벨 기준단(61)으로 기준데이타가 입력되어, 상기 제1, 2가산기(ADD1,ADD2)에서 각각 가산되며 상기 제1, 2입력단(Ha,Hb)의 최상위 비트(MSB)를 오아게이트(OR1)에 입력하여 부호비트를 얻어내도록 구성됨을 특징으로 하는 회로.
제1항에 있어서, 상기 이득조정부(70)의 출력단(82)을 디플립플롭(DF)의 데이타단(D)에 연결하고, 동기신호입력단(63)을 상기 디플립플롭(DF)의 클리어단(CLR)에 연결하며, 상기 디플립플롭(DF)의 출력단(Q)과 상기 지연조정부(50)의 출력단(81)을 제3가산기(ADD3)의 입력단에 연결됨을 특징으로 하는 회로.
제1항에 있어서, 오버플로우 검출 및 출력부(90)가 상기 혼합부(80)의 출력단(83)을 멀티플렉서(MUX)의 입력단과 상기 오버플로우 검출회로(91)의 입력단에 연결하고, 상기 오버플로우 검출회로(91)의 출력단을 멀티플렉서(MUX)의 선택단(S)에 연결하며, 상기 멀티플렉서(MUX)에 최대 및 최소 입력단(+MAX, -MAX)을 상기 멀티플렉서(MUX)의 입력단에 연결됨을 특징으로 하는 회로.