JPH0693780B2 - 信号処理回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、信号処理回路に関し、具体的には信号の変
移部の上昇時間および下降時間を強調するための回路に
関するものである。

〔背景〕

信号を、帯域幅または立上り（slew）速度の制限された
装置を通して処理すると、その信号の各レベル相互間の
変移部（トランジシヨン）の上昇時間および下降時間も
上記に対応して制限を受ける。すなわち、帯域幅が狭い
と変移はよりなだらかになる。テレビジヨン（TV）装置
においては、たとえばクロミナンス信号の帯域幅が伝送
系の標準によつて制限されている。NTSC方式では、Ｉク
ロミナンス成分信号は1.5MHzの帯域幅を有し、Ｑクロミ
ナンス成分信号は0.5MHzの帯域幅を持つている。TV受像
機が0.5MHzの帯域幅でＩおよびＱクロミナンス成分の両
信号を処理するのは珍しいことではない。

大抵の画像状態に対して、更に上昇および下降時間を改
善することが望ましい点はあるが、上述した様なクロミ
ナンス信号処理方法は満足すべきものである。しかし、
クロミナンス信号の上昇および下降時間が制限されてい
ると被写体の端縁部が不明瞭になりまた色忠実度が低下
するという傾向を生ずる。画像に生ずるこの様な好まし
くない効果は、広帯域幅（4.2MHz）輝度信号では再生で
きるが狭帯域のクロミナンス信号では再生できないよう
な明確な端縁部を被写体が持つているとき、および更に
その被写体の色が背景色と大きく異つているとき、に特
に顕著に現われる。

従つて、或る種の変移が生じたときに信号の上昇時間と
下降時間を改善（たとえば、減少）するような回路およ
びその様な転移の検知器が必要になる。信号の帯域幅が
制限されていることによつて高周波数成分が高度に減衰
を受けている場合には、信号の高周波数成分を低周波数
成分に対して強調（エンフアサイズ）する普通のピーキ
ング回路の効果が制限されることが知られている。

〔発明の概要〕

従つて、この発明による信号処理回路は、縦続接続され
ていて入力信号を順次遅延させる複数個の遅延手段と、
入力信号の大きさの変移を検知する手段と、この検知手
段に応じて上記遅延手段の中の入力相互間を結合する選
択的結合手段とを具備するものである。

〔詳細な説明〕

以下の記述では信号をデジタル信号として説明を進める
が、この発明はそれ以外の種々の形式の信号、たとえば
アナログまたはデジタル形のサンプルデータ信号、およ
びアナログ信号などに対しても適用し得ることは言うま
でもない。なお、図面中で、幅広の矢印は多ビツト並列
デジタル信号用の信号通路を表わし、線矢印は単一ビツ
トまたは直列デジタル信号用のまたはアナログ信号用の
信号通路を表わしている。

第１図には、変移検知器を持つた信号変移強調回路が例
示されている。この回路は、デジタル信号処理回路を持
つたテレビジヨン受像機でデジタルクロミナンス信号を
処理するのに適したものである。この受像機は、デジタ
ルクロミナンス信号CSを生成し、この信号は更にこの発
明を使用した装置によつて処理されて、強調されたデジ
タルクロミナンス信号CS′となる。

次の説明では、上昇および下降時間の強調を行なう、遅
延段10、12、14、16および18とMUX20および22の動作を
先ず説明し、次いで変移検知器100の動作を説明する。

初めに、信号選択手段として動作するマルチプレクサ
（MUX）20と22は位置ＤおよびＣの信号をそれぞれその
出力に結合し、入力信号CSは縦続結合された遅延段10、
12、14、16および18により順次遅延され、その結果出力
信号CS′は単に時間的に遅延された入力信号CSであるも
のと仮定する。各遅延段10、12、14、16および18は、た
とえば、クロツク信号f_scに応答する８ビツト並列ラツ
チである。クロツク信号f_scはカラー副搬送波周波数す
なわちNTSC方式では約3.58MHzに関係のある繰返し周波
数を持つている。そして、CS′はCSからクロツク信号f
_scの５サイクル分だけ時間的に遅らされている。

信号CSの変移が生じて、その大きさと上昇時間または下
降時間が或る所定の条件に合致していれば、変移検知器
100は制御信号MCを発生してこれをMUX20および22に供給
し、MUX20と22が遅延段中の一つの入力を他のものの入
力に選択的に結合するようにする。特に、MUX20は遅延
段12の入力を遅延段14の入力に結合し、遅延段12からの
出力は結合しない。同様に、MUX22は遅延段18の入力を
遅延段16の入力に結合し遅延段14の出力は結合しない。

たとえば、第２図ａに示された信号CSの時間的なサンプ
ル列Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆは大きさの小さい方から大
きい方への変移（正向きの変移）を形成しているものと
する。（なお、サンプルデータ方式の場合には、アナロ
グでもデジタルでもその信号は全周期に亘つてそれが持
つている値を維持している。そしてサンプル相互間に引
かれた直線はこの様な方式の場合には単に例示のための
ものであることに、注意されたい。）第２図ａに表示さ
れた時間間隔は、それでCSのサンプルの時間順序が遅延
段10、12、14、16および18を通してクロツク制御された
ことを意味している。従つて、第２図ａでサンプル指定
文字によつて指定されたサンプルは、第１図において対
応する信号通路指定文字のついた信号通路におけるサン
プルの値に対応している。すなわち、信号CSはいまサン
プルＦによつて示された大きさを有し、かつクロツク信
号f_scの５サイクル分前にはサンプルＡによつて示され
る大きさを持つていたことになる。実線50はサンプルＡ
−Ｆを接続して、サンプルＡ−Ｆで表わされる変移の上
昇時間を表わしている。

更に、いまこのサンプル列は、前述のように検知器100
がMUX20と22を可動状態とする制御信号MCを発生するよ
うな大きさを持つているものとする。すると、MUX20は
遅延段14の入力にサンプルＤの値の代りにサンプルＥの
値を与え、またMUX22は遅延段16の入力にサンプルＣの
値の代りにサンプルＢの値を与える。これらの置換は、
第２図ａでは矢印54と52によつて示され、またサンプル
ＥとＢからの置換サンプル値はそれぞれＤ′およびＣ′
で示されている。クロツク信号f_scの次に発生するサイ
クルでは、サンプルＢ、Ｃ′、Ｄ′、Ｅ、Ｆはそれぞれ
遅延段18、16、14、12および10にラツチされ、検知器10
0は制御信号MCを除去する。それは、最早、変移検知条
件が満たされなくなるからである。クロツク信号f_scの
更に後続サイクルに応じて、信号CS′は、上昇時間が強
調された（減少した）変移部をもつ変形されたサンプル
列Ａ、Ｂ、Ｃ′、Ｄ′、Ｅ、Ｆ（すなわち、大きさＡ、
Ｂ、Ｂ、Ｅ、Ｅ、Ｆの列）を含んだものとなる。破線56
はこの変形サンプル列中のサンプルを結んで、この列に
よつて表わされる変移の強調された上昇時間を表わして
いる。

別の例として、第２図ｂに示された、線60により大きさ
の大きな方から小さな方への変移（負向きの変移）を形
成するように例示されている、信号CSのサンプル列を考
えよう。第２図ａに関連して行なつた前述した動作によ
つて、制御信号MCに応じてMUX20と22によりそれぞれ置
換62と64が行なわれ、破線66で例示された下降時間の強
調された変形された信号CS′のサンプル列Ａ、Ｂ、Ｂ、
Ｅ、Ｅ、Ｆが生成される。

変移検知器100と変移発生検知のための所定の条件につ
いて次に説明する。波形の変移は、瞬時振幅が一つの振
幅レベルから他の振幅レベルへ変化することで、両レベ
ル間の差とそのレベル変化に要する時間とによつて説明
することができる。たとえばサンプルデータ、そのデジ
タル信号が一例であるが、の場合には、変移はサンプル
またはサンプル群の大きさと、大きさの変化が生ずる範
囲内のサンプルの数とによつて説明することができる。

検知器100は、サンプルデータ信号の大きさとして、相
連続するサンプルよりなる２つの群で各々の大きさが比
較的接近している場合、および非連続サンプル相互間の
大きさの差が大きい場合に変移を検出する。具体的に言
えば、相連続する６個のサンプル列の場合には、（１）
第１と第２番目のサンプル（連続するサンプルの第１
群）の大きさが互に比較的接近しているとき、（２）第
５および第６番目のサンプル（連続サンプルの第２群）
の大きさが互に比較的接近しているとき、および（３）
第２と第５番目のサンプル（２つの非連続サンプル）の
大きさが互に相当異なるとき、に変移が検知される。こ
の原則は、第１、第２、第５および第６番目のサンプル
は変移を構成する部分でなく、実質的な変移が２つのサ
ンプル群の間に生ずる（第２図ａおよびｂ参照）ことを
規定している。

第１図の変移検知器100は、連続するサンプルＥとＦの
大きさの差の絶対値を発生してこれを比較器32に供給す
る減算器30を具えている。比較器32は、この差の絶対値
|E−F|が比較的小さな値REF−１より小さい場合に、AND
ゲート46の１入力に或る可動レベルを与える出力を生成
する。同様に、減算器34は相連続するサンプルＡとＢの
間の差の絶対値を発生し、比較器36はこの差の絶対値|A
−B|が比較的小さな値REF−２より小さいときにANDゲー
ト46の第２入力に対して或る可動レベルを印加する。更
に、減算器40は、非連続サンプルＢとＥからその差の絶
対値|B−E|を発生し、その絶対値が或る最小値MINより
大きければ、比較器42はANDゲート46の第３入力に或る
可動レベルを印加することになる。ANDゲート46に対す
る上記諸入力と時間的に一致して可動信号ENがあつたと
すると、制御信号MCが生成されて、MUX20と22は、それ
ぞれ前述のようにサンプルＥの値を遅延段14の入力にま
たサンプルＢの値を遅延段16の入力に印加するようにさ
れる。変移の検知に関する上述の原則を要約すれば下記
の表Ｉの通りである。

制御装置48は、検知器100を可動または不動化する可動
信号ENを発生する。制御装置48は、たとえば、輝度信号
YS中に変移があればこれに応じて可動信号ENを発生する
変移検知器である。信号CSとYSは、同じ画像を表わす成
分信号であるから時間的関係を持つている。制御装置48
は省略することもできる。

素子47は、ANDゲート46とクロツク信号f_scに応答するパ
ルス発生器またはデジタル・ワンシヨツト発生器であつ
て、たとえば１サンプル周期幅のパルスMCを発生しその
後たとえば２サンプル周期の間は後続パルスを出力しな
い。ワンシヨツト発生器47は、変移の検知機能が変移強
調回路中に含まれている場合に発生する可能性のある、
マルチプレクサ22と遅延段16を含むループ内におけるサ
ンプルの連続的な再循環、を阻止するものである。しか
しまた、変移検知器と強調回路がそれぞれ別々ではある
が並列の遅延段を使用すれば上記の如きワンシヨツト発
生器47を設ける必要はない。

第３図に示した変移検知器200は、制御信号MCを発生す
るのに別の検知原則も満足させる必要のある、検知器10
0の変形例である。この付加的な検知原則は、変移が比
較的円滑に一様なものであるときのみ強調され、それに
よつて有効な比較的周波数の高いサンプル情報が失なわ
れることが無いようにするためのものである。

上記の効果は、第２と第５番目のサンプル間の変移の大
きさの差が或る最大値を超えず、第３および第４番目の
サンプルの大きさがそれぞれ第２および第５番目のサン
プルの大きさの平均値と第２および第５番目のサンプル
の大きさとの中間にあることを要求する付加的な検知原
則によつて達成することができる。

検知器200には、減算器30、34および40と比較器32、36
および42があつて、これらは前述した検知器100におけ
る同一番号の要素に相当するものである。第２図と第３
図を参照して説明すると、比較器44は、減算器40が生成
した差の絶対値|B−E|が、最小値MINよりも大きな或る
最大値MAXより小さいとき、ANDゲート46′の１入力に可
動レベルを印加する。減算器40は、また、その変移が正
向きのものか負向きのものかを表わすと共に、付加検知
原則に合致するか否かの検査用の比較器の構成を簡単に
するために使用される、符号ビツトSBも発生する。

変移の円滑さおよび一様さを示す原則に合致するかどう
かの検査は比較器70、74、84および88によつて次のよう
にして行なわれる。比較器70は、サンプルＢとＣを比較
し、得られた結果は符号ビツトSBに応じて可制御インバ
ータブロツク72によつて選択的に反転される。そして、
正向きの変移の場合に原則Ｂ＜Ｃが満足されたとき、お
よび負向きの変移の場合に原則Ｂ＞Ｃが満足されたとき
にANDゲート46′の１入力が可動状態にされる。同じ様
に、比較器74と可制御インバータブロツク76は、正向き
の変移において原則Ｄ＜Ｅが満足されたとき、および負
向きの変移において原則Ｄ＞Ｅが満足されたときにAND
ゲート46′の１つの入力を可動状態にする。これによつ
て、サンプルＣとＤの大きさはサンプルＢとＥの大きさ
の中間にあつて一様性の第１の表示が行なわれる。

加算器回路80と２分割回路82は、サンプルＢとＥの大き
さの平均を発生する。この平均値は第２図ａとｂのレベ
ル1/2（Ｂ＋Ｅ）における破線で示されている。サンプ
ルアナログ信号の場合には、回路80と82は抵抗性回路で
あり、デジタル信号に対しては回路80は加算器であり回
路82は結線によつて作られたビツトシフタである。比較
器84と可制御インバータブロツク86は、正向きの変移に
対して原則Ｃ＜1/2（Ｂ＋Ｅ）が満足されたとき、およ
び負向きの変移に対してＣ＞1/2（Ｂ＋Ｅ）が満足され
たときにANDゲート46′の入力を可動状態とする。同じ
様に、比較器88と可制御インバータブロツク90は、正向
きの変移の場合に原則Ｄ＞1/2（Ｂ＋Ｅ）が満足された
とき、および負向きの変移に対して原則Ｄ＜1/2（Ｂ＋
Ｅ）が満足されたときにANDゲート46′の入力を可動状
態とする。これによつて、サンプルＣの大きさがＢとＥ
の平均レベルとサンプルＢの大きさの中間にあり、サン
プルＤの大きさが上記平均レベルとサンプルＥの大きさ
との中間にあることが保証され、更に変移の一様性が表
示される。

ANDゲート46′は、そのすべての入力の信号が時間的に
一致したことに応じて制御信号MCを発生する。これらの
検知原則は表IIの通り要約できる。

10進値で０から255に相当する値を有する８ビツトのデ
ジタルクロミナンス信号に対しては、次の公称比較レベ
ルが適当する。すなわちREF−１＝８、REF−２＝８、MI
N＝48、MAX＝255。

第３図の上記以外の部分は、輝度信号の変移検知装置を
構成する制御回路48を示している。輝度信号YSは、遅延
段310、312、314、316および318によつて順次遅延され
て、変移検知器300に供給される。検知器300は、たとえ
ば、そこからの制御信号が可動信号ENとしてANDゲート4
6′に印加される点を除けば、前述した検知器100または
200と同様な構造のものである。遅延段310−318は、輝
度処理回路中のFIRフイルタまたはくし形フイルタの一
部として存在するものであつてもよい。

第４図と第５図には、第１図および第２図における比較
器32、36、42または44に代り得る有効な実施形態が示さ
れている。これらの実施例は、デジタルサンプルが符号
−大きさ形式で表わされている場合に使用される。第４
図の反転入力ANDゲート32′は、減算器30が生成した差
の選ばれた或数の上位ビツトMSB（但し符号ビツトでは
ない）がすべて“0"であることに応答して、ANDゲート4
6または46′に可動レベルを印加する。NORゲート32″
（第５図）は、減算器30によつて生成された差の絶対値
の或る選ばれた数の上位ビツトMSBがすべて“0"である
ことに応じて、可動レベルをANDゲート46または46′に
印加する。

ゲート32′または32″によつて供給される基準レベルRE
F−１のレベルは〔2^N−１〕によつて与えられる。ここ
に、Ｎは該ゲートに接続されない下位ビツトLSBの数で
あつて、上記の関係は表IIIに示されている。

第６図は、たとえば、デジタルサンプルが符号−大きさ
形式で表わされている場合に第２図の比較器42に代えて
使用し得る実施例を示している。ORゲート42′は、減算
器40が生成した差の絶対値のMSBの何れか１つが“1"で
あることに応答して、可動レベルをANDゲート46または4
6′に印加する。基準MINのレベルは、ＮをORゲート42′
に接続されないLSBの数とするとき、〔2^N−１〕で与え
られる。

特許請求の範囲に記載されたこの発明の範囲内で種々の
変形例を構成することができる。たとえば、第３図の減
算器80、分割回路82、比較器88およびインバータブロツ
ク90を省略してサンプルＣとＤを比較器84に直接に印加
することができる。これで、正向きの変移に対して原則
Ｃ＜Ｄが満足されたとき、および負向きの変移に対して
原則Ｃ＞Ｄが満足されたときに一様性の表示ができる。
更に、第４図、第５図および第６図の比較器の構成は、
比較操作から符号ビツトSBを除外することによつて、符
号−大きさ形式のデジタル数に対して差の大きさの絶対
値が得られることを示している。

使用する遅延段10、12、14…の数、クロツク信号f_scの
繰返し周波数信号CSの順次遅延されたサンプルのうち検
知器100および200に印加されるもの、および縦続遅延段
中のMUX20と22の位置などは、すべて、上昇および下降
検知の限界および上昇および下降時間が強調される程度
に影響を与える。たとえば、カラー副搬送波周波数の４
倍の率（すなわち、NTSC方式では４f_sc14.32MHz）で
生成される輝度信号サンプルの変移を強調するには、よ
り多数の遅延段が必要となる。更に、それらの群の中の
サンプル数は上述した２サンプル（Ａ、ＢとＥ、Ｆ）よ
り多くも少くもすることができ、またそれら群間のサン
プルの数も上述の２サンプル（Ｃ、Ｄ）より多くも少な
くもできる。

第２図ａおよびｂに例示されたものよりも速度の速い変
移は、その変移中に少なくとも１個の信号サンプルがあ
る限り強調することができる。すなわち、変移を検知す
るために比較される２つのサンプルが前後に続いたもの
でない限り、可能である。たとえば、第１図の回路は、
第２図の信号サンプルＥとＣが減算器40と比較器42によ
つて比較されて変移が検知されるように変形して、遅延
段12と14およびマルチプレクサ20が主たる構成要素をな
し、第２図ａとｂの置換54と64だけが行なわれるように
することもできる。従つて、この場合MUX22は省略され
遅延段14は遅延段16に直結される。

ここで説明した変移部の強調は、変移の上昇時間および
下降時間を減少させることに関するものであつたが、こ
の発明は上昇および下降時間を増大させる場合にも有効
に利用できる。この様な変形例の場合には、MUX20を遅
延段12の前に入れて信号サンプルＥとＤをその入力に受
入れ、MUX22を遅延段18の前に入れて信号サンプルＣと
Ｂをその入力に受入れ、遅延段12は遅延段14に結合し、
かつ遅延段14を遅延段16に結合する。こうして、検知器
100は制御信号MCを発生して、サンプルＣとＥを、サン
プルＢとＤの代りにそれぞれ使用するようにする。

更に別の例として、可制御インバータブロツク72、76、
86および90を省略して、各比較器70、74、84および88に
対する入力を反転させるためにマルチプレクサを付加す
ることもできる。更にまた、変移検知器100と200内の適
当な位置に第７図に示される２の補数−２進数変換器の
ような変換器を挿入することによつて、この発明の回路
で上記以外のデジタル数系も処理することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例回路を有する装置の構成を
示すブロツク図、第２図ａおよびｂは第１図の装置内に
おける信号の形を例示する図、第３図乃至第７図は、何
れも第１図に示した装置の一部の変形または置換実施例
を示す構成図である。 CS…入力、CS′…出力、10、12、14、16および18…それ
ぞれ遅延手段、20、22…マルチプレクサ（遅延手段の１
つの入力を他の入力に結合する手段）、30、34、40…減
算器、32、36、42…比較器、46…ANDゲート、48…制御
装置、100…検知手段（変移検知器）、Ａ、Ｂ、Ｃ、
Ｄ、Ｅ、Ｆ…信号CSのサンプルまたは信号通路中の各位
置。

Claims (3)

【特許請求の範囲】
1. 【請求項１】入力信号を受入れる入力部と、 上記入力信号に応じた出力信号を発生する出力部と、 第１の遅延手段、第２の遅延手段、第３の遅延手段、第
   ４の遅延手段および第５の遅延手段を含む複数個の遅延
   手段と、 上記入力部と上記出力部との間で、通常は上記複数個の
   遅延手段を、第１の遅延手段、第２の遅延手段、第３の
   遅延手段、第４の遅延手段および第５の遅延手段の順序
   で縦続的に結合する結合手段であって、通常は上記第３
   の遅延手段の入力が上記第２の遅延手段の出力に応答し
   たものとなるようにすると共に、また変更動作モードで
   は上記第３の遅延手段の入力が上記第１の遅延手段の出
   力に応答したものとなるようにする動作をする第１の信
   号選択手段と、通常は上記第４の遅延手段の入力が上記
   第３の遅延手段の出力に応答したものとなるようにする
   が、変更動作モードでは上記第４の遅延手段の入力が上
   記第４の遅延手段の出力に応答したものとなるようにす
   る動作をする第２の信号選択手段とを含む結合手段と、 上記の入力信号と上記複数個の遅延手段のうちの選択さ
   れたものの出力とに応じて、信号の大きさの変移の発生
   を検出する検出手段と、 上記検出手段の出力に応じて、上記第１と第２の信号選
   択手段を上記変更動作モードで動作させる手段と、を具
   備してなる信号処理回路。
2. 【請求項２】特許請求の範囲第１項に記載の信号処理回
   路であって、上記検出手段が、 上記入力信号と上記第１の遅延手段の出力との間に差が
   あればその差を表わす第１の差信号を生成する第１の差
   信号生成手段と、上記第４と第５の遅延手段の各出力の
   間に差があればその差を表わす第２の差信号を生成する
   第２の差信号生成手段と、上記第１の遅延手段と上記第
   ４の遅延手段の各出力の間に差があればその差を表わす
   第３の差信号を生成する第３の差信号生成手段と、上記
   第１と第２の差信号の各大きさがそれぞれの基準値より
   低い状態にあって上記第３の差信号の大きさが所定値を
   越えたときに変移表示出力を生成する変移表示出力生成
   手段と、を具備してなる、信号処理回路。
3. 【請求項３】特許請求の範囲第２項に記載の信号処理回
   路であって、 上記入力信号は、クロミナンス成分を表わし、かつこの
   成分と相関性を持つ輝度成分を表わす別の入力信号を伴
   なう信号であり、 更に、上記別の入力信号中の信号の大きさの変移を検出
   する別の検出手段と、この別の検出手段の出力に応答し
   て、上記変移表示出力生成手段に選択的に上記変移表示
   出力を生成させる手段と、を具備してなる信号処理回
   路。