JP3996230B2 - ビデオ信号クランピング回路 - Google Patents

ビデオ信号クランピング回路 Download PDF

Info

Publication number
JP3996230B2
JP3996230B2 JP01945497A JP1945497A JP3996230B2 JP 3996230 B2 JP3996230 B2 JP 3996230B2 JP 01945497 A JP01945497 A JP 01945497A JP 1945497 A JP1945497 A JP 1945497A JP 3996230 B2 JP3996230 B2 JP 3996230B2
Authority
JP
Japan
Prior art keywords
video signal
clamping
value
composite video
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01945497A
Other languages
English (en)
Other versions
JPH09307788A (ja
Inventor
ヘルベルト・エルミス
ハインリヒ・コーエネ
ヘルベルト・アルルッツ
ヘルマン・ツィボルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP96116936A external-priority patent/EP0788276B1/de
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of JPH09307788A publication Critical patent/JPH09307788A/ja
Application granted granted Critical
Publication of JP3996230B2 publication Critical patent/JP3996230B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/16Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は複合ビデオ信号のDCレベルをビデオ信号処理装置、特にデジタル信号処理装置の処理またはダイナミック範囲に適合するためのビデオ信号クランピング回路に関する。
【0002】
【従来の技術】
このようなクランピング回路は種々の形態で知られている。満足すべき画像再成が送信期間中にしばらく失われる限定されたビデオDCレベルを必要とするので、クランピング回路はテレビジョン受信機のアナログ複合ビデオ信号の処理でも使用される。DCレベルを再生するため複合ビデオ信号の予め定められた基準レベルまたは基準値、特にいわゆるブラックレベルが使用される。受信端部では、ブラックレベルはクランピング回路により画像管の再成特性と関係する予め定められたDCレベルへ回復される。
【0003】
ブラックレベルに加えて、振幅およびレベルが使用される変調方法を特定化する各標準により定められるので、水平同期パルスはDCレベルを再生するのに使用されることができる。特に、受信妨害の場合、標準からの偏差は特に同期パルスに影響し、従って、DC再生は妨害される。それ故、DC再生のためのブラックレベルのみを使用することが一般に実行される。
【0004】
送信通路で失われた本来のDCレベルは受信端における先にデジタル化された複合ビデオ信号のデジタル処理期間にも再生されなければならない。しかしながら、デジタル処理装置の処理範囲、特にアナログデジタル変換器のダイナミック範囲が比較的小さく、デジタル化するためにはダイナミック範囲は最大の可能な範囲まで利用されなければならないので、ここでさらに問題が生じる。これは第1に自動利得制御手段により達成され、それによって信号振幅はダイナミック範囲に適合され、第2にクランピング回路により達成され、増幅されたビデオ信号を予め定められたDCレベルに保持する。
【0005】
ドイツ国特許第A-42 16 668 号明細書はビデオ信号クランピング回路を開示し、ここで隔離キャパシタの後で、ビデオ信号はさらにアナログデジタル変換器により処理されるためにデジタル化される。クランピングはクランピングレベルの設定点/実際値の比較の結果の符号に応じてパルス幅変調された制御信号で付勢される正の電流源または負の電流源により影響される。クランピングパルスは水平帰線期間にトリガーされる。クランピングパルスのパルス幅制御により、クランピングパルスにより行われる隔離キャパシタの充電または放電はそれ自体を各クランピング状態に適合する。
【0006】
【発明が解決しようとする課題】
本発明の目的は、良好な信号状態下で画像の安定性を劣化せずにできる限り迅速に安定なクランピングレベル状態に達し、複合ビデオ信号中の迅速で特に供給周波数のDCレベル変化に追従することができる方法で標準および非標準の複合ビデオ信号を処理するDCレベルを再生するための改良されたビデオクランピング回路を提供することである。
【0007】
【課題を解決するための手段】
この目的は以下のように請求項1の特性にしたがってビデオ信号クランピング回路により達成される。
【0008】
複合ビデオ信号のDCレベルをビデオ信号処理装置の処理範囲に適合するため、ビデオ信号クランピング回路は、ビデオ信号通路中の隔離キャパシタと、クランプされるべきキャパシタ端子において隔離キャパシタに接続されて大きさおよび符号が調節可能なクランピング電流を供給する制御可能な電流源と、複合ビデオ信号のDCレベルにしたがってクランピング電流を調節するためのクランピングレベル比較回路とを具備しており、このビデオ信号クランピング回路において、
非標準的な複合ビデオ信号および/またはまだ安定なクランピング状態ではない複合ビデオ信号に対応する第1のモードでにおいて、クランピング電流は第1の基準値と第1の比較値の間の設定点値/実際値の比較に応じて制御され、
標準的な複合ビデオ信号および/または安定なクランピング状態である複合ビデオ信号に対応する第2のモードにおいて、クランピング電流は第2の基準値と第2の比較値の間の設定点値/実際値の比較に応じて制御され、
制御装置は複合ビデオ信号から各モードを決定することを特徴とする。
【0009】
アナログビデオ信号通路の隔離キャパシタは制御された電流源からのパルスクランピング電流または一定の電流により浮動端子で充電または放電され、クランピング電流の値および符号はクランピングレベル比較回路により制御され、このクランピングレベル比較回路はクランピング状態または複合ビデオ信号に応じてアナログまたはデジタル複合ビデオ信号の第1または第2の基準値を対応する比較値と比較する。
【0010】
本発明はレベル追跡用の制御された電流源を使用する。制御された電流源の高い内部抵抗と、隔離キャパシタのキャパシタンスは大きな時定数を形成し、それによってビデオ信号の低い周波数は影響されない。類似の方法で、クランピングするため抵抗を使用する場合のように、ビデオ信号の画像情報によるクランピングレベルの変調は起こらない。抵抗はまた抵抗値が比較的高く維持されることができるように高い、通常付加的な供給電圧を適用する必要がある。これはクランピング動作が制御された電流源からのパルスで得られるならば必要ではない。制御された電流源の変化によって、小さいまたは大きい一定の電流または電流パルスが形成されることができ、これは複合ビデオ信号の異なったレベル変化に適合してホロウし迅速に補正することができる。レベル変化が非常に小さいならば、クランピング電流は非常に小さく維持され、ゼロに近接させることができ、それによって各画像線は非常に微細に再調節されることができ、これは前述したように非適合性のクランピングの場合には得ることはできない。
【0011】
本発明は特に、異なった基準レベルが動作状態またはモードに依存して使用されるべきであることを示す。第1のモードでは、同期パルスの上部値または別の極性で同期パルスの下部値が、非常に雑音の多い複合ビデオ信号、パワーライン変動により影響される複合ビデオ信号、安定レベルにまだクランプされていない複合ビデオ信号または非標準的な複合ビデオ信号の基準レベルとして使用される。これはまたチャンネル変化の迅速なレベル安定化を許容し、それによって第2のモードに対応する標準的なクランピングモードへの迅速な切換えが可能である。この第2のモードでは、後部ポーチは基準値として使用され、疑似信号はゲート回路によりゲートで排除される。
【0012】
制御された電流源はクランピングレベル比較回路からデジタル制御信号の符号によって選択される差電流源または正の電流源および負の電流源を含んでいる。
【0013】
信号が標準信号でありクランピングレベルが既に適切に設定されている標準的な状態では、ビデオ信号に対する影響は妨害が最小にされるので、クランピングパルスは基本的に水平帰線期間内の短時間の期間中のみに有効に生じる。一定のクランピング電流が使用されるならば、パルス電流よりも十分に小さいこの一定の電流は1以上の全体的な画像ライン期間中維持され、ビデオ信号に対する影響は最小である。
【0014】
【発明の実施の形態】
本発明を添付図面を参照してさらに詳細に説明する。
図1を参照すると、デジタル複合ビデオ信号vdにより制御される従来技術(ドイツ国特許第A-42 16 668 号明細書参照)のブロック図が示されている。(注意:以下の説明では複合ビデオ信号は一般的には複合カラー信号の通常の成分を含んでいるが、説明を簡単にするためにほとんどビデオ信号と呼ばれている)。ビデオ信号通路はアナログビデオ信号va中のDCレベルを阻止する隔離キャパシタCを含んでいるので、任意のビデオ信号源1はアナログビデオ信号vaを提供し、そのDCレベルは無関係である。ビデオ信号源1は勿論自動利得制御用手段を含んでおり、従ってアナログビデオ信号は予め定められた振幅範囲内にあるものと仮定することができる。ビデオ信号va´を有する浮遊状態の隔離キャパシタ端子caはデジタルビデオ信号処理回路3の入力段と見なされてもよいアナログデジタル変換器2と、第1の電流源9.1 と第2の電流源9.2 とに接続されている。デジタルアナログ変換器2の出力はデジタル化されたビデオ信号vdをデジタルビデオ信号処理回路3およびクランピングレベル比較回路4へ提供する。デジタルビデオ信号処理回路3はテレビジョン受信機における後続する信号処理を概略して表しているが、これはここでは問題ではない。比較回路4はメモリ装置5からのクランピングレベル比較値vmをデジタル化されたビデオ信号vdの対応する部分または基準値swと比較する。比較は差信号を与え、これは基準値が比較値(図2参照)と異なっているならば、第1または第2の電流源9.1, 9.2に対する第1または第2の制御信号id1,id2をトリガーする。これらの制御信号はキャパシタ端子caを介して隔離キャパシタCを充電または放電する第1または第2のパルスクランピング電流i1、i2を開始する。第1または第2の制御信号id1,id2の値は対応する時間幅の第1または第2のクランピングパルスを生じさせ、それによってパルス幅変調パルスi1、i2が発生される。充電または放電はそれによってこれ自体をクランピングレベル偏差に適合し、クランピングプロセスの加速が達成される。
【0015】
比較回路4の電圧比較がビデオ信号va、va´、vdのバックポーチsw期間中の正確な時間で行われることを確実にするために制御装置8は継続期間tiのゲートパルスkを比較回路4へ提供する。
【0016】
図2は信号をタイミング図で示している。第1のラインはデジタル化されたビデオ信号vdを示しており、そのデジタル的に限定された(およびしたがって実際の波形ではない)DCレベルはクランプされたアナログビデオ信号va´の実際のDCレベルに対応し、その波形はDCレベル差を除いてアナログビデオ入力信号vaの波形と同一であり、アナログビデオ信号vaは図2でのみ示されている。デジタルビデオ信号処理装置3のダイナミック範囲、特にアナログデジタル変換器2のダイナミック範囲は例えば示されている範囲Aに対応する。クランピング回路はビデオ信号vdの後部ポーチ基準値swをデジタルダイナミック範囲Aの基準値Aoに固定しなければならない。一般的に、このデジタル基準値はアナログデジタル変換器2のダイナミック範囲Aの中心にはない。上部DC値spを有する水平同期パルスはブラックレベルクランピングと干渉し、例えば最後のラインを参照してゲートパルスkによりゲートから出る。結果として、後部ポーチswは水平帰線間隔trとゲートパルスk期間の最も負の信号値であり、カラーバーストbはフィルタ処理されるかまたはゲートから出力さればならない。図2のビデオ信号vdの極性のために同期パルスの上部DC値spはまた同期パルス下部DC値と呼ばれてもよい。
【0017】
隔離キャパシタCの充電または放電のためのパルスクランピング電流i1、i2の、パルス幅変調された放電パルスi2は図2の最後のラインのクランピング電流ikとして示されている。放電パルスi2は同期パルス発生時間にほぼトリガーされ、それによってレベル決定用の後部ポーチswはゲート期間中に妨害されない。
【0018】
図3は本発明にしたがったビデオ信号クランピング回路の簡単な1実施形態のブロック図を示している。図1のように、DCレベルに依存して、制御された電流源9はクランピング電流ikとして充電または放電電流を発生し、このクランピング電流ikの値はデジタル的に調節可能である。図3の実施形態では、クランピング電流ikはパルス化された電流ではなく、少なくとも1つの全体的な画像ライン期間に一定に維持される。第1の制御された電流源9.1 と第2の制御された電流源9.2 は充電または放電電流を形成するために第1のデジタルアナログ変換器9.3 と第2のデジタルアナログ変換器9.4 によりそれぞれ制御される。2つの電流源 9.1および9.2 は回路の残りの成分と同様にCMOSモノリシック集積回路で構成されてもよい。クランピング電流ikが一定でありパルス化されないので、これらは図1の従来技術の回路のように特に高いまたは低い供給電圧またはパルス幅制御を必要としない。
【0019】
複合ビデオ信号va、va´、vdの通路は図1の通路と同一であり、それ故、類似の機能ユニットは同一の参照符号で示されている。アナログ複合ビデオ信号vaを提供するビデオ信号源1に後続して隔離キャパシタンスCが接続され、その端子caは制御された電流源9の出力とアナログデジタル変換器2の入力との両者に接続されており、アナログデジタル変換器2の出力はデジタル化された複合ビデオ信号vdを提供する。
【0020】
電流源9を制御するため、図1と同様にデジタル化されたビデオ信号vdは比較回路4へ供給され、これは各基準レベルを比較値と比較し、それぞれの差から第1、第2のデジタルアナログ変換器9.3, 9.4を制御する符号を付けられた6ビット制御信号svを得る。選択は制御信号svの符号ビットと電子スイッチ10により行われる。制御装置8は必要な制御パルス、特に後部ポーチレベル測定期間中に測定期間のためのゲートパルスkを発生する。必要ならば、制御装置8はさらにゲートパルスk´を提供する。例えばデジタル化されたビデオ信号vdがデジタル干渉フィルタ4.1 、例えばカラーバーストbを除去するフィルタにより過度に遅延される場合がそのような場合である。制御された電流源9の各電流源9.1, 9.2は別々の電流源として、またはデジタル制御信号svにより直接的に、制御可能であり個々または組合わせられた一種の電流バンクとして並列に接続可能な複数のMOSトランジスタを含んでもよい。デジタルアナログ変換器9.3, 9.4を省略することができる。電流源9はまた差電流源としてまたは別の形態で設計されてもよく、最も重要なことはパルスモードにおいて、クランピング電流ikの符号と大きさおよび/または後者の継続期間が特にデジタル的に調節可能であることである。
【0021】
制御装置8は種々の信号、即ちシステムクロックcl、偏向システムにロックされたフライバック信号fl、変形されたビデオ信号vd´を受け、これは例えば別々の形態で個々の同期成分を含んでもよい。さらに供給信号は補助信号hiとして概略的に示されている。クランピングレベル比較のためのレベルsm、bmは図1のようなメモリ装置5から取られるか、またはデジタルバスシステムを介して供給される。
【0022】
クランピング動作の実質上の改良は、標準的な複合ビデオ信号va、va´、vdを有する安定状態と不安定状態または非標準的な複合ビデオ信号を有する状態との区別が行われるならば達成される。これらのそれぞれの状態では、クランピング動作は別々に最適にされることができる。ここでは第1のモードとも呼ぶ非標準的な状態では、同期パルスの上部値spへのクランピングが推奨される。厳密に言うと、図2にしたがった複合ビデオ信号の極性により、通常の変調ではこの値は最低の信号値に等しいので、これは同期パルスの下部値である。同期パルスの上部値spまたは下部値は測定されたピーク値を供給された同期パルスの上部比較値smと比較するピーク検出器4.2 により発見される。その6ビット出力信号は制御装置8からのモード制御信号mにより制御されるモードスイッチ4.2 に供給される。通常の変調および変換方法では一般にパルス上部値(図2参照)は最低/最大の電圧値を有するので、同期パルス上部値spへのクランピングはゲート回路を必要としない。疑似信号はデジタルフィルタ4.1 によりフィルタ処理される。ピーク検出器4.2 は勿論別々の特別に適合されたフィルタにより構成される。ゲート回路なしに、このモードのクランピング回路は非常に迅速にレベルの変化にも応答する。
【0023】
標準的な信号を有する通常のクランピングモードは第2のモードを表し、それにおいてはクランピングは後部ポーチ基準値swと呼ばれる。これは後部ポーチ比較回路4.4 により達成され、その6ビット出力信号はモードスイッチ4.3 に供給される。比較回路4.4 は後部ポーチ基準値swを記憶された後部ポーチ比較値bmと比較し、比較およびパルストリガー動作はゲートパルスkと、必要ならばさらに別のゲートパルスk´により制御される。ゲートを介して疑似信号は著しく減少されることができ、それによってクランピングは、受信されたビデオ信号が非常に雑音が多い場合でも非常に安定な画像を提供するが、他の場合には標準的な信号に対応する。
【0024】
存在するモードに関する決定が制御装置8で行われ、既知の基準に基づいている。標準状態と標準的な複合ビデオ信号を決定するため、例えばカラーバーストと水平走査周波数との間の固定周波数比が使用されてもよい。高周波数のためにこの基準は雑音および他の疑似信号に比較的不感性である。さらに弁別方法は例えば複合ビデオ信号の特性を評価するために適切なゲート回路を使用する。
【0025】
以上、本発明の実施形態を図3のブロック図により説明した。データ処理に関する個々の機能ユニットはまた勿論プログラム可能なプロセッサによって構成されてもよい。
【図面の簡単な説明】
【図1】デジタル制御を有する従来技術のビデオ信号クランピング回路のブロック図。
【図2】タイミング図による図1の回路で得られるクランピング動作の説明図。
【図3】本発明に従ったクランピング回路の1実施形態のブロック図。

Claims (7)

  1. 複号ビデオ信号のDCレベルをデジタルビデオ信号処理装置の処理範囲に適合させるビデオ信号クランピング回路であって、
    ビデオ信号通路中のキャパシタと、
    クランプされる前記キャパシタの端子に接続され、大きさおよび符号が調節可能なクランピング電流を前記キャパシタの端子に供給する制御可能な電流源と、
    前記複合ビデオ信号のDCレベルにしたがって前記クランピング電流を調節するためのクランピングレベル比較回路と
    を具備し
    非標準的な複合ビデオ信号および/または安定なクランピング状態ではない複合ビデオ信号に対応する第1のモードにおいて、前記クランピング電流は第1の基準値と第1の比較値との設定点値と実際値との比較に応じて制御され、
    標準的な複合ビデオ信号および/または安定なクランピング状態である複合ビデオ信号に対応する第2のモードにおいて、前記クランピング電流は第2の基準値と第2の比較値との設定点値と実際値との比較に応じて制御され、
    制御装置は前記複合ビデオ信号から前記それぞれのモードを決定する、
    ことを特徴とする、
    ビデオ信号クランピング回路。
  2. 前記クランピング電流は少なくとも1つの画像ライン全期間中は基本的に一定であることを特徴とする請求項1記載のクランピング回路。
  3. 前記クランピングレベル比較回路は、前記第1の基準値として前記複合ビデオ信号の同期パルス上部値または同期パルス下部値を前記第1の比較値と比較し前記第2の基準値として複合ビデオ信号の後部ポーチ基準値を前記第2の比較値と比較することを特徴とする請求項1または2記載のクランピング回路。
  4. 前記の同期パルス上部値または同期パルス下部値は、ピーク検出器により決定されることを特徴とする請求項3記載のクランピング回路。
  5. 前記ピーク検出器にはフィルタにより雑音成分および/または疑似信号が取除かれた複合ビデオ信号が与えられることを特徴とする請求項4記載のクランピング回路。
  6. 前記後部ポーチ基準値は、フィルタによって、かつ/またはゲート信号により制御されるゲートによって、雑音成分および/または疑似信号が取除かれた、複合ビデオ信号から決定され、前記ゲートは、前記複合ビデオ信号の後部ポーチ期間中に前記制御装置により開かれることを特徴とする請求項3記載のクランピング回路。
  7. 前記フィルタにより前記複合ビデオ信号はカラーバーストが取除かれることを特徴とする請求項5または6記載のクランピング回路。
JP01945497A 1996-01-31 1997-01-31 ビデオ信号クランピング回路 Expired - Fee Related JP3996230B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE19603316 1996-01-31
DE19603316.0 1996-01-31
DE96116936.4 1996-10-22
EP96116936A EP0788276B1 (de) 1996-01-31 1996-10-22 Videosignal-Klemmschaltung

Publications (2)

Publication Number Publication Date
JPH09307788A JPH09307788A (ja) 1997-11-28
JP3996230B2 true JP3996230B2 (ja) 2007-10-24

Family

ID=26022479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01945497A Expired - Fee Related JP3996230B2 (ja) 1996-01-31 1997-01-31 ビデオ信号クランピング回路

Country Status (2)

Country Link
US (1) US5798802A (ja)
JP (1) JP3996230B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529248B1 (en) * 2000-03-29 2003-03-04 Zilog, Inc. Method and apparatus for improved signal restoration
KR100803681B1 (ko) 2000-11-27 2008-02-20 톰슨 라이센싱 백 포치 클램프 회로
KR100360415B1 (ko) * 2001-02-28 2002-11-13 삼성전자 주식회사 입력 영상 신호의 동적 범위를 넓히고 라인 노이즈를최소화할 수 있는 클램프 회로 및 방법
JP4351857B2 (ja) * 2003-04-07 2009-10-28 新日本無線株式会社 外部出力映像信号処理装置
US7176985B2 (en) * 2003-06-09 2007-02-13 Texas Instruments Incorporated Clamping circuit for video signals
JP2005086784A (ja) * 2003-09-11 2005-03-31 Sanyo Electric Co Ltd デジタルクランプ回路
US7652723B1 (en) 2004-04-19 2010-01-26 Video Accessory Corporation Composite video signal correction unit for video imaging and video recording systems
US7233365B2 (en) * 2004-09-01 2007-06-19 Maxim Integrated Products, Inc. Digital DC restore methods and apparatus
US7468760B2 (en) * 2005-03-31 2008-12-23 Mstar Semiconductor, Inc. Apparatus and related method for level clamping control
US7589649B1 (en) * 2006-05-08 2009-09-15 Marvell International Ltd. Apparatus, method, and system for correction of baseline wander
JP4459288B1 (ja) * 2008-12-01 2010-04-28 株式会社東芝 情報処理システム、情報処理装置および情報処理方法
FR3047380B1 (fr) * 2016-01-29 2018-05-18 STMicroelectronics (Alps) SAS Detection d'un branchement analogique dans un decodeur video

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3817421A1 (de) * 1988-05-21 1990-02-01 Standard Elektrik Lorenz Ag Klemmschaltung mit analog-digital-wandler
US5003564A (en) * 1989-04-04 1991-03-26 Rca Licensing Corporation Digital signal clamp circuitry
FR2690032B1 (fr) * 1992-04-14 1996-02-23 Thomson Lgt Procede d'alignement en television et dispositif pour sa mise en óoeuvre.
JPH066809A (ja) * 1992-06-16 1994-01-14 Toshiba Corp 画像信号処理装置
US5410366A (en) * 1993-11-01 1995-04-25 Motorola, Inc. Circuit and method of clamping a video signal with first and second current sources
JPH07135579A (ja) * 1993-11-12 1995-05-23 Matsushita Electric Ind Co Ltd クランプ回路

Also Published As

Publication number Publication date
JPH09307788A (ja) 1997-11-28
US5798802A (en) 1998-08-25

Similar Documents

Publication Publication Date Title
JP3996230B2 (ja) ビデオ信号クランピング回路
JP2553534B2 (ja) テレビジヨン映像信号制御装置
EP0532354B1 (en) Clamp circuit for clamping video signal including synchronizing signal
JPH0583594A (ja) アナログ−デジタル変換装置
JPH0532948B2 (ja)
KR100433071B1 (ko) 비디오신호클램핑회로
JP3088234B2 (ja) 映像信号受信装置における適応形クランプ回路
JP2868456B2 (ja) スキュー補償及び雑音除去用の映像信号処理装置
CA1045709A (en) Automatic gain control circuit for a video signal
US7106387B2 (en) Keyed clamp circuit
US5764780A (en) Circuit for eliminating noise of audio signal
JP3022182B2 (ja) 映像信号処理装置
KR100213011B1 (ko) 직류레벨 재생회로
JP2597650B2 (ja) クランプ回路
JPH11261845A (ja) 映像信号処理回路
JP2619524B2 (ja) ゴースト検出用基準信号の抽出回路
JPH07147644A (ja) クロック信号生成装置
JP2600121Y2 (ja) 選局装置
KR970002189B1 (ko) 영상기록 재생기의 칼라 자동 조절장치
JPH0575895A (ja) 映像信号の自動利得調整回路
JP2606217B2 (ja) 同期信号検出回路
JPH07170427A (ja) 映像クランプレベル調整回路
JP3378733B2 (ja) 直流再生回路
JPH0732494B2 (ja) 情報記録再生装置の時間軸エラ−信号発生装置
JPH04275781A (ja) 波形等化装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees