JP2003116052A - シェーディング補正方法 - Google Patents
シェーディング補正方法Info
- Publication number
- JP2003116052A JP2003116052A JP2001309810A JP2001309810A JP2003116052A JP 2003116052 A JP2003116052 A JP 2003116052A JP 2001309810 A JP2001309810 A JP 2001309810A JP 2001309810 A JP2001309810 A JP 2001309810A JP 2003116052 A JP2003116052 A JP 2003116052A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- data
- correction
- signal
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Picture Signal Circuits (AREA)
- Studio Devices (AREA)
Abstract
(57)【要約】
【課題】フィルタによる画面端の劣化を防ぐシェーディ
ング補正方法を提供する。 【解決手段】画面端の補正用ブロック単位データに連続
し且つ映像信号のブランキング期間内のダミーブロック
データを付加した補正用データを備え、該補正用データ
をデジタルフィルタに入力し、該デジタルフィルタで処
理した出力で、映像信号をシェーディング補正すること
を特徴とする。
ング補正方法を提供する。 【解決手段】画面端の補正用ブロック単位データに連続
し且つ映像信号のブランキング期間内のダミーブロック
データを付加した補正用データを備え、該補正用データ
をデジタルフィルタに入力し、該デジタルフィルタで処
理した出力で、映像信号をシェーディング補正すること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はテレビジョンカメラ
を用いて撮像した場合の、レンズの光学系や、撮像素子
の感度むら、および、光源の方向性など撮像条件による
むらを補正するシェーディング補正方法に関するもので
ある。
を用いて撮像した場合の、レンズの光学系や、撮像素子
の感度むら、および、光源の方向性など撮像条件による
むらを補正するシェーディング補正方法に関するもので
ある。
【０００２】
【従来の技術】テレビジョンカメラを用いて撮像した映
像には様々な理由で、収差が発生する。本発明で対象と
する収差は、シェーディングと称される収差であり、ブ
ラックシェーディングと変調シェーディングがある。発
生の理由は、レンズの光学系や、撮像素子の感度むら
や、テレビジョンカメラ内のアナログ処理回路における
方向性不均一性による偏りや、光源の方向性など撮像条
件によるむらなど様々である。
像には様々な理由で、収差が発生する。本発明で対象と
する収差は、シェーディングと称される収差であり、ブ
ラックシェーディングと変調シェーディングがある。発
生の理由は、レンズの光学系や、撮像素子の感度むら
や、テレビジョンカメラ内のアナログ処理回路における
方向性不均一性による偏りや、光源の方向性など撮像条
件によるむらなど様々である。
【０００３】ブラックシェーディングを例に取り、従来
の図８を用いて説明する。画面全体に均一な黒い画像を
映した際、もしくはレンズをクローズした際、本来、映
像信号は画面全体で均一に基準のブラックレベルになる
はずであるが、撮像素子の感度むらなどがある場合、映
像に偏りが発生する。具体的には、画面の端のレベルが
基準ブラックレベルに対し、浮いた状態、もしくは沈ん
だ状態になる。
の図８を用いて説明する。画面全体に均一な黒い画像を
映した際、もしくはレンズをクローズした際、本来、映
像信号は画面全体で均一に基準のブラックレベルになる
はずであるが、撮像素子の感度むらなどがある場合、映
像に偏りが発生する。具体的には、画面の端のレベルが
基準ブラックレベルに対し、浮いた状態、もしくは沈ん
だ状態になる。
【０００４】図８において、レンズなどの光学系１より
取りこまれた映像は、ＣＣＤなどの撮像素子２、映像信
号処理回路３を経て、電気的な映像信号となる。この段
階で信号にはブラックシェーディングの偏りがある。波
形を７に示す。波形７では偏りが中心位置を基準ブラッ
ク０％レベルとした場合、画面端のレベルが２０％であ
ったと仮定する。この情報をブロック単位に測定し、偏
りを補正すべく、ブロック単位に補正信号を求める。
取りこまれた映像は、ＣＣＤなどの撮像素子２、映像信
号処理回路３を経て、電気的な映像信号となる。この段
階で信号にはブラックシェーディングの偏りがある。波
形を７に示す。波形７では偏りが中心位置を基準ブラッ
ク０％レベルとした場合、画面端のレベルが２０％であ
ったと仮定する。この情報をブロック単位に測定し、偏
りを補正すべく、ブロック単位に補正信号を求める。
【０００５】補正信号は基準ブラックに対する差分値と
して求まる。この例では、画面中心では差分は０、画面
端に相当するブロックでは差分値は２０％である。ブロ
ック単位に求められた補正用ブロックデータは、メモリ
６に備えておく。メモリ６から、映像の水平・垂直同期
信号に同期して補正用ブロックデータを読み出す。波形
を９に示す。次にアナログフィルタ回路５でスムージン
グを行い補正信号を得る。この補正信号の波形を８に示
す。この補正信号を減算回路４で入力される映像信号か
ら減ずれば、信号は一律０％ブラックとなり、均一とな
る。このような方法でブラックシェーディング補正を行
っていた。
して求まる。この例では、画面中心では差分は０、画面
端に相当するブロックでは差分値は２０％である。ブロ
ック単位に求められた補正用ブロックデータは、メモリ
６に備えておく。メモリ６から、映像の水平・垂直同期
信号に同期して補正用ブロックデータを読み出す。波形
を９に示す。次にアナログフィルタ回路５でスムージン
グを行い補正信号を得る。この補正信号の波形を８に示
す。この補正信号を減算回路４で入力される映像信号か
ら減ずれば、信号は一律０％ブラックとなり、均一とな
る。このような方法でブラックシェーディング補正を行
っていた。
【０００６】
【発明が解決しようとする課題】このように、従来で
は、図８に示すように、アナログフィルタ回路５、およ
び減算回路４はアナログ回路で実現していた。しかしな
がら、アナログ回路では、温度によって特性がずれた
り、素子のばらつきで所望の特性が得られないなどの課
題があった。
は、図８に示すように、アナログフィルタ回路５、およ
び減算回路４はアナログ回路で実現していた。しかしな
がら、アナログ回路では、温度によって特性がずれた
り、素子のばらつきで所望の特性が得られないなどの課
題があった。
【０００７】本発明は、シェーディング補正をフルデジ
タル化し、特性のばらつき、ずれを押さえようとするこ
とにある。シェーディング補正をフルデジタル化するに
は、図８に示したアナログフィルタ回路５をデジタル化
する必要がある。先ずこの特性を説明する。
タル化し、特性のばらつき、ずれを押さえようとするこ
とにある。シェーディング補正をフルデジタル化するに
は、図８に示したアナログフィルタ回路５をデジタル化
する必要がある。先ずこの特性を説明する。
【０００８】図８のフィルタ回路５のスムージング用フ
ィルタ特性を図９に示す。図９において、丸印をつない
だ曲線がフィルタ出力であり、階段状波形がフィルタ入
力である。１ブロックがＮクロックであり、ブロック単
位のサンプリング周期をＦｏとする。
ィルタ特性を図９に示す。図９において、丸印をつない
だ曲線がフィルタ出力であり、階段状波形がフィルタ入
力である。１ブロックがＮクロックであり、ブロック単
位のサンプリング周期をＦｏとする。
【０００９】ブロック信号の周波数成分は図１０とな
る。つまりブロック信号のサンプリング周波数ＦｏはＦ
ｓ／Ｎであり、Ｆｏ＝Ｆｓ／Ｎとすると、Ｆｏの間隔で
Ｆｏの整数倍の周波数に高調波成分を持つことになる。
スムージングして、ブロックの段差を取り除くことは、
この高調波成分を取り除くことに他ならない。この高調
波成分を取り除くフィルタを構成するには、フィルタの
タップ数としては、２ブロック分の幅、つまり２Ｎ個程
度のタップが必要となる。
る。つまりブロック信号のサンプリング周波数ＦｏはＦ
ｓ／Ｎであり、Ｆｏ＝Ｆｓ／Ｎとすると、Ｆｏの間隔で
Ｆｏの整数倍の周波数に高調波成分を持つことになる。
スムージングして、ブロックの段差を取り除くことは、
この高調波成分を取り除くことに他ならない。この高調
波成分を取り除くフィルタを構成するには、フィルタの
タップ数としては、２ブロック分の幅、つまり２Ｎ個程
度のタップが必要となる。
【００１０】具体的に例えば標準ＮＴＳＣ方式の場合、
画面サイズは、水平方向のサンプリング数は９１０、垂
直方向のライン数は２６２ラインになる。画像の有効期
間と無効期間（ブランキング期間）との関係は、水平方
向では、有効画素＝７５４画素、ブランキング期間＝１
５６画素となる。垂直方向では、有効ライン数＝２４２
ライン、ブランキング期間＝２０ラインとなる。
画面サイズは、水平方向のサンプリング数は９１０、垂
直方向のライン数は２６２ラインになる。画像の有効期
間と無効期間（ブランキング期間）との関係は、水平方
向では、有効画素＝７５４画素、ブランキング期間＝１
５６画素となる。垂直方向では、有効ライン数＝２４２
ライン、ブランキング期間＝２０ラインとなる。
【００１１】これに対し、ブロックの間隔を全体の５％
程度にすると、水平方向では９１０×５％＝４５、垂直
方向では６２６×５％＝１３ラインとなる。計算を簡易
化するために１６ラインとする。
程度にすると、水平方向では９１０×５％＝４５、垂直
方向では６２６×５％＝１３ラインとなる。計算を簡易
化するために１６ラインとする。
【００１２】ブロックデータの持つ高調波成分を除去す
るフィルタを通した際、フィルタの効果により画面端の
信号が所望の特性に対し劣化する。図１１はその様子を
示す。すなわち、信号が画面に見えないブランキング期
間には映像信号が存在しないため、フィルタの効果によ
り画面端の信号が所望の特性に対し劣化する。
るフィルタを通した際、フィルタの効果により画面端の
信号が所望の特性に対し劣化する。図１１はその様子を
示す。すなわち、信号が画面に見えないブランキング期
間には映像信号が存在しないため、フィルタの効果によ
り画面端の信号が所望の特性に対し劣化する。
【００１３】本発明の目的は、フィルタによる画面端の
劣化を防ぐシェーディング補正方法を提供することにあ
る。
劣化を防ぐシェーディング補正方法を提供することにあ
る。
【００１４】本発明の他の目的は、フィルタによる処理
遅延を解消するシェーディング補正方法を提供すること
にある。
遅延を解消するシェーディング補正方法を提供すること
にある。
【００１５】
【課題を解決するための手段】本発明は、撮像された画
像の収差をリアルタイムで補正するシェーディング補正
方法において、画面端の補正用ブロック単位データに連
続し且つ映像信号のブランキング期間内のダミーブロッ
クデータを付加した補正用データを備え、該補正用デー
タをデジタルフィルタに入力し、該デジタルフィルタで
処理した出力で、映像信号をシェーディング補正するこ
とを特徴とするシェーディング補正方法である。
像の収差をリアルタイムで補正するシェーディング補正
方法において、画面端の補正用ブロック単位データに連
続し且つ映像信号のブランキング期間内のダミーブロッ
クデータを付加した補正用データを備え、該補正用デー
タをデジタルフィルタに入力し、該デジタルフィルタで
処理した出力で、映像信号をシェーディング補正するこ
とを特徴とするシェーディング補正方法である。
【００１６】本発明は、前記ダミーブロックデータの前
記デジタルフィルタでの処理を、前記映像信号のブラン
キング期間内で高速処理することを特徴とするシェーデ
ィング補正方法である。
記デジタルフィルタでの処理を、前記映像信号のブラン
キング期間内で高速処理することを特徴とするシェーデ
ィング補正方法である。
【００１７】本発明は、前記ダミーブロックデータの前
記デジタルフィルタでの処理を、前記映像信号の１ない
し数ラインで高速処理することを特徴とするシェーディ
ング補正方法である。
記デジタルフィルタでの処理を、前記映像信号の１ない
し数ラインで高速処理することを特徴とするシェーディ
ング補正方法である。
【００１８】
【発明の実施の形態】図１に本発明の実施の形態のシェ
ーディング補正方法を有する構成を示す。レンズなどの
光学系１より取りこまれた映像は、ＣＣＤなどの撮像素
子２、映像信号処理回路３を経て、電気的な映像信号と
なる。ブロック単位に求められた補正用ブロックデータ
を、メモリ６に備えておく。メモリ６から、映像の水平
・垂直同期信号に同期して補正用ブロックデータを読み
出し、デジタルフィルタ回路５Ｄでスムージングを行い
補正信号を得、この補正信号を減算回路４で入力される
映像信号から減じてシェーディング補正を行なう。
ーディング補正方法を有する構成を示す。レンズなどの
光学系１より取りこまれた映像は、ＣＣＤなどの撮像素
子２、映像信号処理回路３を経て、電気的な映像信号と
なる。ブロック単位に求められた補正用ブロックデータ
を、メモリ６に備えておく。メモリ６から、映像の水平
・垂直同期信号に同期して補正用ブロックデータを読み
出し、デジタルフィルタ回路５Ｄでスムージングを行い
補正信号を得、この補正信号を減算回路４で入力される
映像信号から減じてシェーディング補正を行なう。
【００１９】本発明においては、上記説明のようにフィ
ルタの効果により画面端の信号が所望の特性に対し劣化
するのに対応し、図２に示すように、映像信号が画面に
見えないブランキング期間にもブロックデータを割り付
け、これを画面両端のブロックデータに連続したもの
で、このことにより、所望の補正波形に対して信号レベ
ルの劣化が少なく、所望の補正波形とのずれを０に近づ
けることができる。したがって、ブランキング期間にも
ダミーブロックを割りつけることで、フィルタ効果によ
る劣化を防ぎ、所望の補正波形を生成することが可能と
なる。
ルタの効果により画面端の信号が所望の特性に対し劣化
するのに対応し、図２に示すように、映像信号が画面に
見えないブランキング期間にもブロックデータを割り付
け、これを画面両端のブロックデータに連続したもの
で、このことにより、所望の補正波形に対して信号レベ
ルの劣化が少なく、所望の補正波形とのずれを０に近づ
けることができる。したがって、ブランキング期間にも
ダミーブロックを割りつけることで、フィルタ効果によ
る劣化を防ぎ、所望の補正波形を生成することが可能と
なる。
【００２０】ここで、フィルタの処理遅延を検討する。
フィルタのタップ数を２Ｎ＋１とすると、フィルタを通
過するためにＮ＋１クロックの遅延が発生する。垂直方
向の場合を考えると、上記ＮＴＳＣの場合では、ブロッ
クの大きさを１６ラインとした。フィルタのタップ数は
２×１６＋１＝３３ラインとなり、処理遅延は１７ライ
ンとなる。ここで、先に述べたブランキング期間のダミ
ーブロック分も考慮する必要がある。
フィルタのタップ数を２Ｎ＋１とすると、フィルタを通
過するためにＮ＋１クロックの遅延が発生する。垂直方
向の場合を考えると、上記ＮＴＳＣの場合では、ブロッ
クの大きさを１６ラインとした。フィルタのタップ数は
２×１６＋１＝３３ラインとなり、処理遅延は１７ライ
ンとなる。ここで、先に述べたブランキング期間のダミ
ーブロック分も考慮する必要がある。
【００２１】本発明では、フィルタへの入力はダミーブ
ロックから始まるため、この余分なブロック分の処理時
間も考慮する必要がある。ダミーブロックを１ブロック
とした場合も、１ブロック＝１６ラインの期間が必要と
なる。これにフィルタの処理遅延１７ラインを加える
と、３３ラインとなる。この期間フィルタの出力信号は
無効データとなる。垂直ブランキング期間は２０ライン
であり、３３ラインはこれを超えてしまうため、結果と
して、１３ライン分の映像期間に無効信号を吐き出すこ
とになり、補正として好ましくない。
ロックから始まるため、この余分なブロック分の処理時
間も考慮する必要がある。ダミーブロックを１ブロック
とした場合も、１ブロック＝１６ラインの期間が必要と
なる。これにフィルタの処理遅延１７ラインを加える
と、３３ラインとなる。この期間フィルタの出力信号は
無効データとなる。垂直ブランキング期間は２０ライン
であり、３３ラインはこれを超えてしまうため、結果と
して、１３ライン分の映像期間に無効信号を吐き出すこ
とになり、補正として好ましくない。
【００２２】内容を図３に示す。図３で例えば、有効映
像の終わりの信号に対する補正波形を正常に出力するに
は、その終わりの信号の前後１６ラインのデータをフィ
ルタに入力する必要がある。これに対し、上記処理遅延
のため、１３ライン分次のサイクルのダミーデータがフ
ィルタに入ってしまう。このような理由で有効映像の終
わりの信号は補正波形として正常ではない。同様に、有
効映像の終わりの信号から１３ライン分の信号は、補正
波形として正常ではない。
像の終わりの信号に対する補正波形を正常に出力するに
は、その終わりの信号の前後１６ラインのデータをフィ
ルタに入力する必要がある。これに対し、上記処理遅延
のため、１３ライン分次のサイクルのダミーデータがフ
ィルタに入ってしまう。このような理由で有効映像の終
わりの信号は補正波形として正常ではない。同様に、有
効映像の終わりの信号から１３ライン分の信号は、補正
波形として正常ではない。
【００２３】これを解決するためには、映像周期の最初
の信号の処理を高速化し、フィルタの処理遅延を見かけ
上短縮する方法を用いる。内容を図４に示す。図４で例
えば、ブランキング期間のダミーブロック１６ライン分
の処理を高速化してブランキング期間以内の１ないし数
ライン、本実施の形態では１ラインで処理する。
の信号の処理を高速化し、フィルタの処理遅延を見かけ
上短縮する方法を用いる。内容を図４に示す。図４で例
えば、ブランキング期間のダミーブロック１６ライン分
の処理を高速化してブランキング期間以内の１ないし数
ライン、本実施の形態では１ラインで処理する。
【００２４】図５に映像周期の最初の処理を高速化する
概念を示す。考え方としては、ブランキングダミーブロ
ックを含む最初のブロックに対しては水平映像期間に、
画素単位の速いクロックでフィルタ処理する。これを垂
直方向にライン単位のクロックで取りだしながら処理す
れば見かけ上、フィルタ遅延の短縮が図れる。
概念を示す。考え方としては、ブランキングダミーブロ
ックを含む最初のブロックに対しては水平映像期間に、
画素単位の速いクロックでフィルタ処理する。これを垂
直方向にライン単位のクロックで取りだしながら処理す
れば見かけ上、フィルタ遅延の短縮が図れる。
【００２５】図１に本発明の実施の形態によるシェーデ
ィング方法を有する構成を示す。図６に図１のデジタル
フィルタ回路５Ｄの実施の形態の構成を示す。図６では
５１から５３３までの３３タップのレジスタ５１から５
３３を有するフィルタを示しているが、水平方向１周期
で例えば３３クロック分の処理をフィルタ更新クロック
制御回路５３５で実行すれば、これは３３ライン分の処
理を１ラインで実行したことと等価であり、結局３３−
１＝３２ライン分の短縮を行ったことになる。つまり、
ダミーブロック１ブロック＝１６ラインの処理期間と、
フィルタの処理遅延１７ラインを加えた３３ライン分の
遅延に対し、３２ライン分の短縮が図れたため、見かけ
上の遅延は１ラインとなり、ブランキング期間内に処理
が収まる。
ィング方法を有する構成を示す。図６に図１のデジタル
フィルタ回路５Ｄの実施の形態の構成を示す。図６では
５１から５３３までの３３タップのレジスタ５１から５
３３を有するフィルタを示しているが、水平方向１周期
で例えば３３クロック分の処理をフィルタ更新クロック
制御回路５３５で実行すれば、これは３３ライン分の処
理を１ラインで実行したことと等価であり、結局３３−
１＝３２ライン分の短縮を行ったことになる。つまり、
ダミーブロック１ブロック＝１６ラインの処理期間と、
フィルタの処理遅延１７ラインを加えた３３ライン分の
遅延に対し、３２ライン分の短縮が図れたため、見かけ
上の遅延は１ラインとなり、ブランキング期間内に処理
が収まる。
【００２６】図７の動作タイムチャートで説明する。ブ
ロックの大きさは１６ラインとする。最初のブロックの
データをＢ０、次のブロックのデータをＢ１、さらに次
のブロックのデータをＢ２、さらに次のブロックのデー
タをＢ３とする。
ロックの大きさは１６ラインとする。最初のブロックの
データをＢ０、次のブロックのデータをＢ１、さらに次
のブロックのデータをＢ２、さらに次のブロックのデー
タをＢ３とする。
【００２７】１ライン目は３３発のフィルタ更新クロッ
クを入力する。フィルター入力もこれに合わせ、最初に
Ｂ０、１７番目クロックの前にＢ１、３３番目クロック
の前にＢ２、と切り替えて入力する。フィルタ出力は、
当然これに合わせて切り替わる。
クを入力する。フィルター入力もこれに合わせ、最初に
Ｂ０、１７番目クロックの前にＢ１、３３番目クロック
の前にＢ２、と切り替えて入力する。フィルタ出力は、
当然これに合わせて切り替わる。
【００２８】２ライン目以降はライン中、１回のフィル
タ更新を行う。これは通常の垂直方向フィルタの操作で
ある。２ライン目のクロックは通算３４番目のクロック
となる。
タ更新を行う。これは通常の垂直方向フィルタの操作で
ある。２ライン目のクロックは通算３４番目のクロック
となる。
【００２９】同様な操作を続け、１７ライン目では通算
４９番目のクロックとなる。またここでフィルタ入力デ
ータもＢ３に切り替わる。４９−１７＝３２の関係から
も３２ライン分の短縮が図れたことが分かる。
４９番目のクロックとなる。またここでフィルタ入力デ
ータもＢ３に切り替わる。４９−１７＝３２の関係から
も３２ライン分の短縮が図れたことが分かる。
【００３０】もちろん、最初の１ライン分のフィルタ出
力は補正には利用できないが、実際にはブランキング内
の動作であるため問題ない。
力は補正には利用できないが、実際にはブランキング内
の動作であるため問題ない。
【００３１】したがって本実施の形態によれば、フィル
タによる画面端の劣化、および、処理遅延も解消され、
シェーディング補正のフルデジタル化が可能となり、ア
ナログ回路での課題であった、温度によるずれ、素子の
ばらつきによるずれがなくなり、システムの安定化が図
れる。
タによる画面端の劣化、および、処理遅延も解消され、
シェーディング補正のフルデジタル化が可能となり、ア
ナログ回路での課題であった、温度によるずれ、素子の
ばらつきによるずれがなくなり、システムの安定化が図
れる。
【００３２】
【発明の効果】本発明によれば、フィルタによる画面端
の劣化を防ぐシェーディング補正方法を得ることができ
る。また本発明によれば、処理遅延を解消するシェーデ
ィング補正方法を得ることができる。
の劣化を防ぐシェーディング補正方法を得ることができ
る。また本発明によれば、処理遅延を解消するシェーデ
ィング補正方法を得ることができる。
【図１】本発明の実施の形態のシェーディング補正方法
を有する構成を示す図である。
を有する構成を示す図である。
【図２】本発明によるブランキング期間にブロックデー
タを割り付けた様子を示す図である。
タを割り付けた様子を示す図である。
【図３】フィルタの処理遅延を示す図である。
【図４】映像周期の最初の信号の処理を高速化する様子
を示す図である。
を示す図である。
【図５】映像周期の最初の処理を高速化する概念を示す
図である。
図である。
【図６】図１のデジタルフィルタ回路の構成を示す図で
ある。
ある。
【図７】図６の動作タイムチャートを示す図である。
【図８】従来の構成を示す図である。
【図９】図８のフィルタ回路のスムージング用フィルタ
特性を示す図である。
特性を示す図である。
【図１０】ブロック信号の周波数成分を示す図である。
【図１１】画面端の信号が所望の特性に対し劣化する様
子を示す図である。
子を示す図である。
１…光学系、２…撮像素子、３…映像信号グ処理回路、
４…減算回路、５Ｄ…デジタルフィルタ回路、６…メモ
リ、５１から５３３…レジスタ、５３４…フィルタ係数
演算回路、５３５…フィルタ更新クロック制御回路。
４…減算回路、５Ｄ…デジタルフィルタ回路、６…メモ
リ、５１から５３３…レジスタ、５３４…フィルタ係数
演算回路、５３５…フィルタ更新クロック制御回路。
Claims (3)
- 【請求項１】撮像された画像の収差をリアルタイムで補
正するシェーディング補正方法において、画面端の補正
用ブロック単位データに連続し且つ映像信号のブランキ
ング期間内のダミーブロックデータを付加した補正用デ
ータを備え、該補正用データをデジタルフィルタに入力
し、該デジタルフィルタで処理した出力で、映像信号を
シェーディング補正することを特徴とするシェーディン
グ補正方法。 - 【請求項２】請求項１記載のシェーディング補正方法に
おいて、前記ダミーブロックデータの前記デジタルフィ
ルタでの処理を、前記映像信号のブランキング期間内で
高速処理することを特徴とするシェーディング補正方
法。 - 【請求項３】請求項１記載のシェーディング補正方法に
おいて、前記ダミーブロックデータの前記デジタルフィ
ルタでの処理を、前記映像信号の１ないし数ラインで高
速処理することを特徴とするシェーディング補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001309810A JP2003116052A (ja) | 2001-10-05 | 2001-10-05 | シェーディング補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001309810A JP2003116052A (ja) | 2001-10-05 | 2001-10-05 | シェーディング補正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003116052A true JP2003116052A (ja) | 2003-04-18 |
Family
ID=19128892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001309810A Pending JP2003116052A (ja) | 2001-10-05 | 2001-10-05 | シェーディング補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003116052A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015089024A (ja) * | 2013-10-31 | 2015-05-07 | 京セラドキュメントソリューションズ株式会社 | 画像読取装置、画像形成装置、画像読取方法 |
-
2001
- 2001-10-05 JP JP2001309810A patent/JP2003116052A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015089024A (ja) * | 2013-10-31 | 2015-05-07 | 京セラドキュメントソリューションズ株式会社 | 画像読取装置、画像形成装置、画像読取方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3532781B2 (ja) | 画像入力装置の画像処理回路 | |
| TWI458333B (zh) | 用於使用雜訊模型減少影像雜訊之方法及裝置 | |
| KR20080101803A (ko) | 고체 촬상 장치 및 전자 정보 기기 | |
| JP4329409B2 (ja) | 電子カメラのシェーディング補正回路 | |
| US8502893B2 (en) | Imaging apparatus, flash determination method, and recording medium | |
| CN101083773A (zh) | 数字图像处理设备中的伽玛校正装置和方法 | |
| JP2001086402A (ja) | 高ダイナミックレンジ画像処理装置および方法 | |
| JP2007174590A (ja) | 信号処理装置及び撮像装置 | |
| JP2008141658A (ja) | 電子カメラおよび画像処理装置 | |
| JP2009100048A (ja) | 撮像装置および撮像機器 | |
| JP2003116052A (ja) | シェーディング補正方法 | |
| JP2005323041A (ja) | クランプレベル調整装置および電子カメラ | |
| JP2000217039A (ja) | 点欠陥検出方法および点欠陥画素値補正方法 | |
| JP2004229232A (ja) | 偽色低減装置 | |
| KR20120069543A (ko) | 화상 처리 장치, 화상 처리 방법 및 촬상 장치 | |
| JP2001024941A (ja) | 電子カメラ | |
| US8154627B2 (en) | Imaging device | |
| JP2009302850A (ja) | 固体撮像素子のノイズ除去装置、撮像装置、固体撮像素子のノイズ除去方法 | |
| KR100589572B1 (ko) | 디지털 클램프 회로 | |
| JP5095294B2 (ja) | 撮像装置、撮像方法 | |
| JP3796421B2 (ja) | 撮像装置及び撮像方法 | |
| JP3748446B2 (ja) | 画像入力装置の画像処理回路 | |
| JP2009188624A (ja) | 画像処理装置および電子カメラ、並びに許容値設定方法 | |
| JP2004153848A (ja) | 画像入力装置の画像処理回路 | |
| JP2008288649A (ja) | 撮像装置および撮像データ補正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040916 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060630 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060630 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061003 |