KR910007623Y1 - 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로 - Google Patents

스테레오 오디오 신호의 레벨차를 감소하기 위한 회로 Download PDF

Info

Publication number
KR910007623Y1
KR910007623Y1 KR2019860020654U KR860020654U KR910007623Y1 KR 910007623 Y1 KR910007623 Y1 KR 910007623Y1 KR 2019860020654 U KR2019860020654 U KR 2019860020654U KR 860020654 U KR860020654 U KR 860020654U KR 910007623 Y1 KR910007623 Y1 KR 910007623Y1
Authority
KR
South Korea
Prior art keywords
transistor
stereo
circuit
comparator
collector side
Prior art date
Application number
KR2019860020654U
Other languages
English (en)
Other versions
KR880013958U (ko
Inventor
최영도
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR2019860020654U priority Critical patent/KR910007623Y1/ko
Publication of KR880013958U publication Critical patent/KR880013958U/ko
Application granted granted Critical
Publication of KR910007623Y1 publication Critical patent/KR910007623Y1/ko

Links

Landscapes

  • Stereo-Broadcasting Methods (AREA)

Abstract

내용 없음.

Description

스테레오 오디오 신호의 레벨차를 감소하기 위한 회로
제1도는, 본 고안의 회로도.
제2도는 본 고안에서 RC 시정수에 의한 스테레오 신호 동작점의 변화 파형도.
* 도면의 주요부분에 대한 부호의 설명
L, R : 좌, 우측 신호 입력단자(기존 오디오 증폭기의 출력 단자)
Lo, Ro : 좌, 우측 신호 출력단자
OP1: 비교기 Q1-Q3: 스위칭용 트랜지스터
Q4, Q5: 증폭용 트랜지스터 C1-C4: 콘덴서
R1-R6: 저항
본 고안은 스테레오 오디오 신호의 좌,우측(L),(R)신호의 동작점을 자동적으로 제어하여 스테레오 양쪽 신호의 레벨차를 감소 시키기 위한 것으로서, 특히, 오디오 신호증폭시에 발생하는 결함에 의하여 스테레오 좌,우측 신호간의 동작점이 일치되지 아니하여 증폭도가 달라지는 것을 자동적으로 제어하여 스테레오 양쪽 신로간의 증폭도를 일치 시킬수 있도록 회로에 관한 것이다.
종래에는, 오디오 신호(라디오, 테이프, 콤팩트 디스크 등)가 직접 오디오 증폭기(Power Amp)로 입력 되어서 증폭되는데 이 입력신호의 스테레오 양쪽 신호간에 동작점이 일치하지 않을 경우게 이를 오디오 증폭기로서 그대로 증폭하게 되면, 동작점의 차이로 인하여 스테레오 양쪽신호간의 증폭도의 차이가 발생하게 되므로서, 양질의 스테레오 신호를 청취 할수가 없는 문제점이 있었다.
그러나 회로 자체내의 결함이나 전원 전압의 변동에 의하여, 스테레오 양쪽 신호간의 레벨차는 항상 발생할 수가 있는데, 종래의 회로에서는, 스테레오 양쪽 신호간의 레벨차를 감소시키기 위하여는 많은 회로를 부가 시켜야만 하는 것이어서, 이로 인하여 제품 코스트가 상승되는 문제점이 있었다.
본 고안은 이러한 점을 감안하여, 증폭용 트랜지스터, 스위칭 트랜지스터 및 비교기, 저항등에 의한 간단한 회로 구성으로서, 스테레오의 동작점을 자동적으로 제어하여 스테레오 양쪽 신호간의 레벨차를 감소 시켜서 양질의 스테레오 음을 제공 할수 있도록 안출한 것으로서, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
좌측 신호 입력단자(L)에 증폭용 트랜지스터(Q4)의 베이스 측을 통하여 그의 콜렉터측과 스위칭 트랜지스터(Q1)의 콜렉터측 사이에 병렬로 저항(R1) 및 콘덴서(C1)를 접소과고, 상기 스위칭 트랜지스터(Q1)의 베이스측을 통한 접속점(a)에는 비교기(OP1)의 출력단 및 스위칭 트랜지스터(Q2)의 베이스축을 접속하고, 그이 콜렉터측은 스위칭 트랜지스터(Q3)의 베이스측을 통하여 그의 콜렉터측에 저항(R4) 및 콘덴서(C2)가 병렬 접속된 접속점(b)에는 증폭용 트랜지스터(Q5)의 콜렉터측을 접속하고, 그의 베이스측은 우측 신호 입력단자(R)에 연결 한다.
또한 좌,우측 신호 출력단자(Lo),(Ro)의 각 접속점(c),(d)에는 비교기(OP1)의 비반전(+) 입력단자 및 반전(-) 입력단자를 각각 연결하여서 구성한 것이다.
미설명 부호 R2,R3,R5,R6는 저항, C3,C4는 교류(AC)신호를 바이패스 시키는 콘덴서이고, Vcc는 직류 전원 단자 이다.
이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.
첫째, 좌,우측 스테레오 신호를 출력단자(Lo),(Ro)의 레벨이 다른경우, (1). 좌측 출력단 전류(IL)〉우측 출력단 전류(IR)인 경우, 비교기(OP1)의 출력단에서는 정(+V)의 직류 전압이 발생하므로 이와같이 하이 상태의 직류 전압에 의하여 스위칭 트랜지스터(Q1)는 도통 상태가 되고, 스위칭 트랜지스터(Q2)는 부도통 상태로 된다.
이와같이 스위칭 트랜지스터(Q1)가 도통하게 되면, 상기 스위칭 트랜지스터(Q1)의 콜렉터측을 통하여 제1도에 나타낸 바와같이 전류(IL')가 흐르게 되며, 이 전류(IL')는 콘덴서(C1)에 충전하게 되어 이 전류량(IL')은 서서히 감소하게 된다.
이때 좌측 출력단(Lo)으로 흐르는 전류(IL)는 IL=IO-IC4-IL'(여기서 Io는 총전류, IC4는 트랜지스터(Q4)의 콜렉터측 전류임)로서, 전류(IL')에 의해 출력단쪽으로 흐르는 전류(IL)도 감소하게 된다.
이와같이 트랜지스터(Q1)쪽으로 흐르는 전류량(IL')의 감소로 인하여 IL=IR상태가되면, 비교기(OP1)출력단의 출력 전압은 OV이므로 스위칭 트랜지스터(Q1)는 부도통 상태가 된다.
즉, 트랜지스터(Q1)쪽으로 흐른 전류(IL')가 서서히 감소할때 IL과 IR이 같아지는 점(이점이 스테레오 양쪽 신호간의 레벨이 같은점)에서 스위칭 트랜지스터(Q1)는 부도통 되어서 전류(IL)는 다시 증가하지만, 콘덴서(C1)와 저항(R1)에 의한 시정수에 의하여 서서히 변환하게 되므로, 제2도의 직선으로 나나탠 바와같이 스테레오 신호의 동작점을 일치 시킬수가 있게 된다.
(2).IR〉IL 인 경우, 비교기(OP1)의 출력단에서는 부(-V)의 직류 전압이 발생하므로 이와같이 로우 상태의 직류 전압에 의하여 스위칭 트랜지스터(Q2)가 도통하여 스위칭 트랜지스터(Q3)도 도통되면, 앞서 설명한 바와마찬 가지로 트랜지스터(Q3)쪽으로 전류(IR')가 흘러 우측 출력단 전류(IR)의 흐름을 감소 시켜 스테레오 신호 출력단자(Lo),(Ro)의 레벨을 일치시킬수가 있는 것이다.
둘째, 좌,우측 스테레오 신호 출력단자(Lo),(Ro)의 레벨이 같은 경우, 비교기(OP1)의 출력단에서는(OV)의 전위가 나타나므로서, 스위칭 트랜지스터(Q1),(Q2)모두 부도통 되어 원래의 스테레오 신호가 스테레오 신호 출력단자(Lo),(Ro)를 통하여 출력되는 것이다.
이상에서와 같이 동작되는 본 고안은 트랜지스터 및 비교기 만으로 이루어진 간단한 회로 구성으로서, 스테레오 신호의 동작점을 자동적으로 제어하여 일치 시킬수가 있으며, 또한 오디오의 출력단에 적용할 경우 회로의 결함에 의해서 발생되는 스테레오 양쪽 신호간의 레벨차를 보상하여 주므로서, 항상 양질의 스테레오 신호를 제공할수 있는 매우실용적인 고안인 것이다.

Claims (1)

  1. 좌측 스테레오 신호 입력단자(L)에 트랜지스터(Q4)의 베이스측이 연결된 그의 콜렉터측과 트랜지스터(Q1)의 콜렉터 측 사이에 저항(R1)및 콘덴서(C1)의 콜렉터 측 사이에 저항(R1) 및 콘덴서(C1)를 병렬접속하고, 또한, 우측 스테레오 신호 입력단자(R)에 트랜지스터(Q5)의 베이스측이 연결된 그의 콜렉터측의 접속점(b)에 병렬 접속된 저항(R4) 및 콘덴서(Q2)를 통해 트랜지스터(Q3)의 콜렉터측을 접속하고, 그의 베이스측은 트랜지스터(Q2)의 콜렉터측을 통하여 상기 트랜지스터(Q2)의 베이스측과 트랜지스터(Q1)의 베이스측 및 비교기(OP1)의 출력간이 접속점(a)에 연결 하고, 스테레오 신호 출력단자(Lo),(Ro)의 접속점(c),(d)에 비교기(OP1)입력단의 비반전(+)단자 및 반전(-)단자를 각각 연결하여서 구성된 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로.
KR2019860020654U 1986-12-20 1986-12-20 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로 KR910007623Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860020654U KR910007623Y1 (ko) 1986-12-20 1986-12-20 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860020654U KR910007623Y1 (ko) 1986-12-20 1986-12-20 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로

Publications (2)

Publication Number Publication Date
KR880013958U KR880013958U (ko) 1988-08-31
KR910007623Y1 true KR910007623Y1 (ko) 1991-09-30

Family

ID=19258133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860020654U KR910007623Y1 (ko) 1986-12-20 1986-12-20 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로

Country Status (1)

Country Link
KR (1) KR910007623Y1 (ko)

Also Published As

Publication number Publication date
KR880013958U (ko) 1988-08-31

Similar Documents

Publication Publication Date Title
JPS59171B2 (ja) 電子切替回路
US4445054A (en) Full-wave rectifying circuit
JPS614310A (ja) レベルシフト回路
US4491800A (en) Switching circuit operable as an amplifier and a muting circuit
US4105945A (en) Active load circuits
KR910007623Y1 (ko) 스테레오 오디오 신호의 레벨차를 감소하기 위한 회로
KR930007295B1 (ko) 증폭기 장치
JP3312911B2 (ja) 結合回路
KR0155616B1 (ko) 영상 신호 클램프 회로
US4167708A (en) Transistor amplifier
US5424682A (en) Variable gain amplifier circuit
US6424210B1 (en) Isolator circuit
SU1088677A3 (ru) Устройство дл согласовани телефонного аппарата с линией
US4038566A (en) Multiplier circuit
JPS61251214A (ja) 電源回路
JPH0339928Y2 (ko)
KR890007654Y1 (ko) 공진 차동 증폭회로
JPS5949728B2 (ja) 可変インピ−ダンス回路
JPH0216042B2 (ko)
JP2541992B2 (ja) Vtrコントロ−ルヘツドアンプ
SU1338001A1 (ru) Устройство усилени
SU1589377A1 (ru) Усилитель мощности
KR880001940Y1 (ko) 증폭회로
SU1676065A1 (ru) Операционный усилитель на КМОП транзисторах
KR950008185Y1 (ko) 전원 공급회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19941227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee