SU1338001A1 - Устройство усилени - Google Patents

Abstract

Изобретение относитс  к радиотехнике и обеспечивает повышение стабильности режима, уменьшение нелинейных искажений и уровн  шума. Устр-во содержит операционный у-ль 1, входной резистор 2, логарифмирующие транзисторы (т) 3 и 4, антилогарифмиру- ющие Т 5 и 6, дополнительные 17, 8, 17 и 18, восемь резисторов 9, 10, 12, ц, 15, 20-22, конденсатор 11, диодь 13 и 23, токоограничивающий Т 16, Т 19 защиты, источник 24 питани , вход 25 управлени . При равенстве исходных токов поко  ТЗ, 4и5, 6с подачей отрицат. напр жени  на вход 25 токи Т 3 и 4 увеличиваютс , а токи Т 5 и 6 уменьшаютс , что соответствует снижению коэф, передачи устр- ва. Т.к. токи Т 5 и 6 станов тс  существенно меньше токов Т 3 и 4 (значени  к-рых ограничиваютс  неизменным исходным током поко  Т 7 и 8), дальнейшее снижение коэф. передачи происходит за счет уменьшени  токов Т 5 и 6. Такое ограничение посто нных токов Т 3 и 4 соответствует уменьшению вли ни  их шумов. 2 ил. Ф (Л фиг.1

Description

1

Изобретение относитс  к радиотехнике и касаетс  устройств регулировани  уровн  сигнала, реализующих принцип электронного управлени . ,

Цель изобретени  - повьшение стабильности режима, уменьшение нелинейных искажений и уровн  шума.

На фиг. 1 представлена принципиальна  электрическа  схема устройства ю усилени ; на фиг, 2 - диаграммы, иллюстрирующие вид сигналов в некоторых точках устройства усилени .

13380

Ус - ройство усилени  содержит операционный усилитель (ОУ) 1, входной резистор 2, первый и второй логарифмирующие 1ранзисгоры 3 и 4, первый и второй антилогарифмирующие транзисторы 5 и 6, первый и второй дополнительный транзисторы 7 и 8, первый и второй резисторы 9 и 10, конденсатор 11, третий резистор 12, первый диод 13, четвертый и п тый резисторы 14 и 15, токоограничивающий транзистор 16, третий и четвертый дополнительные транзисторы 17 и 18, транзистор 19 защиты, шестой, седьмой и восьмой резисторы 20, 21 и 22, второй диод 23, источник 24 питани  и вход 25 управлени .

Устройство усилени  работает сле- дуюпщм образом.

В режиме поко  примем напр жение на входе 25 управлени  нулевым (относительно общей шины) , соответственно считаем нулевым и напр жение на базах транзисторов 3-6 (также относительно общей шины). При этом напр жени  смещени  на эмиттерных переходах транзисторов 3-6 также можно считать одинаковыми, это означает и равенство их эмиттерных ( практически коллекторных) токов. Суммарный ток транзисторов 4 и 6 соответствует эмиттерному току второго дополнительного транзистора 8, а суммарный ток транзисторов 3 и 5 - эмиттерному току первого дополнительного транзистора 7. Таким образом, эмиттерные токи дополнительных транзисторов 7 и 8 должны быть практически одинаковыми . Абсолютна  величина каждого из этих токов определ етс  параметрами соответствующих цепей отрицательной обратной св зи (ООС) по посто нному току. Дл  ОУ 1 основной контур ООС но посто нному току образуетс  включением первого дополнительного транзистора 7 и первого логарифмирующего

,

ю

15

80012

транзистора 3; входное сопротивление этого усилител  оказываетс  ма- лым, причем второй логарифмирующий транзистор 4 относительно него  вл етс  управл емым источником тока. Управление по току второго логарифмирующего транзистора 4 (как второго антилогарифмирующего транзистора б), т.е. установление- этого тока, осуществл етс  посредством второго дополнительного транзистора 8, причем функции его как управл емого источника посто нного тока обеспечиваютс  прежде всего действием контура ООС через третий дополнительный транзистор 17, увеличивающего сопротивление второго дополнительного транзистора 8 со стороны эмиттера по посто нному току. Дополнительно этот транзистор управл етс  с выхода первого дополнительного транзистора 7 включением четвертого дополнительного транзистора 18. Температурные нестабильности дополнительных транзисторов 17 и 18 компенсируютс  включением соответствующих диодов 13 и 23. Транзисторы 16 и 19 в режиме поко  закрыты, поэтому их вли нием можно пренебречь. Падение напр жени  на шестом резисторе 20 (от суммы токов коллектора второго дополнительного транзистора 8 и эмиттера третьего дополнительного транзистора 17) задаетс  напр жением на третьем резисторе 12.

20

25

30

35

0

5

0

Ток коллектора (и эмиттера) третьего дополнительного транзистора 17 определ етс  коллекторным током четвертого дополнительного транзистора 18, эмиттерный ток которого задаетс  выбором сопротивлени  восьмого резистора 22 и напр жением на седьмом резисторе 21. Поскольку напр жение на седьмом резисторе 21 определ етс  коллекторным током первого дополнительного транзистора 7, практически равным коллекторному току второго дополнительного транзистора 8, очень легко установить расчетную величину этого тока выбором соответствующих сопротивлений резисторов 21 и 22.

В динамическом режиме при синусо- идальном входном сигнале (фиг. 2а) форма токов логарифмирующих транзисторов 3 и 4, а также и антилогарифми- рующих транзисторов 5 и 6 соответствует фиг. 2б и в., .

Нелинейна  форма этих токов объ сн етс  перераспределением в течение периода входного тока между логарифмирующими транзисторами 3 и 4. Это св зано с изменением параметров логарифмирующих транзисторов (сопротивление эмиттерного перехода обратно пропорционально току через него) и соответствующим перераспределением глубины ООС между контурами, образованными подключением к ОУ 1 транзисторов 7 и 4, 8, Перераспределение токов между логарифмирующими транзисторами в течение периода входного сигнала имеет очень большое значение (особенно при больших токах, соответствующих большому уровню входного сигнала) дл  обеспечени  малых нелинейных искажений разгрузкой логариф- мирующих и антилогарифмирующих транзисторов от входного тока в полупериоды сигналов, соответствующие закрыванию этих транзисторов. Это позвол ет достичь хорошей перегрузной способности по входу устройства с малыми нелинейными искажени ми при малых значени х токов поко  логарифмирующих и антилогарифмирующих транзисторов , что обеспечивает снижение уро н  шума на выходе устройства как за счет уменьшени  собственных шумов логарифмирующих и антилогарифмирующих

транзисторов. I

Форма токов эмиттеров и коллекто- ров дополнительных транзисторов 7 и 8 имеет вид, представленный на фиг.26 в. Через переходы транзисторов 17 и 18 токи проход т в виде ограниченных импульсов (фиг. 2г и д,J где пунктир- ными лини ми обозначены токи поко  зтих транзисторов). При увеличении тока второго дополнительного транзистора В (фиг. 26, первый полупериод) ток третьего дополнительного транзис- тора 17 падает до нул  и он закрываетс ; при уменьшении тока второго дополнительного транзистора 8 (фиг. 26 второй полупериод) ток третьего дополнительного транзистора 17 возрас- тает (фиг. 2г) практически до величины исходного тока (в режиме поко ) через шестой резистор 20. Ток четвертого дополнительного транзистора 18 в соответствии с изменением тока пер- вого дополнительного транзистора 7 в первый полупериод снижаетс  практичес ки до нул , а во второй полупериод увеличиваетс  (фиг. 2д), причем превышение над током поко  (нижний пунктир ) определ етс  выбором напр жени на п том резисторе 15 по сравнению с напр жением на седьмом резисторе 21 в режиме поко . Выбранному превышению напр жени  на п том резисторе 15 соответствует превышение напр жени  на седьмом резисторе 21 (и восьмом резисторе 22) по сравнению с режимом поко  (напр жени  на втором диоде 23 и эмиттерных переходах открытых транзисторов 16 и 18 считаем примерно одинаковыми, причем независимо от температуры). Таким образом , уровень ограничени  максималного тока четвертого дополнительног транзистора 18 (фиг. 2д, второй полупериод ), при котором открываетс  токоограничиваюш й резистор 16, легко можно рассчитать и обеспечить, выбрав сопротивление резисторов 14 и 15. Из фиг. 2г и д видно, что в динамическом режиме транзисторы 17 и 18 одновременно закрываютс  и получают превышение тока по сравнению с режимом поко . Получающиес  импульсы токов этих транзисторов в каждый полупериод можно обеспечить соответствующими друг другу выбором сопротивлений резисторов 20, 21, 12, 22, 14 и 15, а поэтому скомпенсировать их вли ние при суммировании на базе второго дополнительного транзистора 8. Возможный разностный ток (при неполном соответствии импульсов фиг. 2г и д) в виде незначительного переменного тока замыкаетс  через конденсатор 14 (выполн ющий при этом функции фильтра) к низкоомному выходу ОУ 1.

Таким образом, в динамическом режиме транзисторы I7 и 18 компенсируют вли ние друг друга(при стабилизации исходного режима поко  их действи  складываютс ). Высока  степень стабильности режима устройства позвол ет весьма точно задавать и выдерживать очень малые значени  токо поко  транзисторов 7, 8, 17, 18, а соответственно, и транзисторов 3-6 - пор дка ТОМКА и меньше.

При изменении напр жени  питани  источника 24 питани  соответственно пропорционально измен ютс  исходные токи поко  дополнительных транзисторов 7 и 8, а следовательно, и транзисторов 3-6 и 17, 18, причем услови  взаимной компенсации по переменному току транзисторов 17 и 18 полностью сохран ютс .

При равенстве исходных токов поко  логарифмирующих и антилогарифмирую- щих транзисторов 3, 4 и 5, 6 с подачей отрицательного-напр жени  на вход 25 управлени  токи логарифмирующих транзисторов 3 и А увеличиваютс , а антилогарифмирующих транзисторов 5 и 6 уменьшаютс , что соответствует снижению коэффициента передачи устройства . Но как только токи антилох ариф- мирующих транзисторов 5 и 6 станут существенно меньше токов логарифми- рующих транзисторов 3 и 4 (значение которых ограничиваетс  неизменным исходным током поко  дополнительных транзисторов 7 и 8), дальнейшее снижение коэффициента передачи устрой- ства происходит за счет уменьшени  токов aнтилoгapифмиpyюш x транзисторов 5 и 6.

Такое ограничение посто нных токов логарифмирующих транзисторов 3 и 4 соответствует уменьшению вли ни  их шумов.

Claims (1)

1. Формула изобретени 

   Устройство усилени , содержащее операционный усилитель, выводы питани  которого подключены к соответствующим шинам источника питани , к инвертирующему входу которого подключен входной резистор, первый и второй логарифмирующие транзисторы разного типа проводимости, коллекторы которых подключены к инвертирующему входу операционного усилител . Неинвертирующий вход которого подключен к общей шине,, а также первый и второй антилогарифмируюшд е транзисторы , эмиттеры которых подключены к эмиттерам первого и второго логаримирующих транзисторов соответственна , отличаю в;еес  тем, что, с целью повьшшни  стабильности, уменьшени  нелинейных искажений и уровн  шума, в него введены первый и второй дополнительные транзисторы разного типа проводимости с первым и вторым резисторами в эмиттерных цеп 

   5 0

   5

   0

   5

   0

   5

   0

   соответственно, база первого дополнительного транзистора подключена к , выходу операционного усилител , другой вывод первого резистора подключен к эмиттеру первого логарифмирующего транзистора, последовательно соединенные третий резистор, первый диод, четвертый и п тый резисторы, включенные между шинами источника питани , шестой резистор, включенный между коллектором второго дополнительного транзистора и первой шиной источника питани , третий дополнительный транзистор, эмиттер и коллектор которого подключены к коллектору и базе второго дополнительного транзистора соответственно, база - к точке соединени  диода с четвертым резистором, токоограничиваю1дий транзистор , база которого подключена к точке соединени  четвертого и п того резисторов, эмиттер - к коллектору Первого дополнительного транзистора, коллектор - к второй шине источника питани , транзистор заищты, база которого подключена к точке соединени  третьего резистора с диодом, эмиттер - к коллектору второго дополнительного транзистора, коллектор - к первой шине источника питани , конденсатор , включенный между базой второго дополнитель}юго транзистора и выходом операцио}1ного усилител , последовательно соединенные второй диод н седьмой резистор, включенные между коллектором первого дополнительного транзистора и второй шиной источника питани , и четвертый дополнительный транзистор с восьмым резистором в цепи эмиттера, база и коллектор которого подключены соответственно к коллектору первого и базе второго дополнительных транзисторов , а другой вывод седьмого резистора подключен к второй шине источника питани , при этом базы первого логарифмирующего второго антилогариф- мирующего транзисторов подключены к общей шине, а базы первого антило- гарифмирующего и второго логарифмирующего транзисторов  вл ютс  входом управлени  устройства.

   фи.2

   Редактор М.Дылын

   Составитель Л.Закс Техред В.Кадар

   4142/53

   Тираж 901Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб,, д. 4/5

   1 роизводстр лп(о-пол1трафическое предпри тие, г. Ужгород, ул. Проектна , 4

   Корректор А.Обручар