JPS62120723A - Ａ／ｄ変換器用バイアス回路 - Google Patents
Ａ／ｄ変換器用バイアス回路Info
- Publication number
- JPS62120723A JPS62120723A JP26075685A JP26075685A JPS62120723A JP S62120723 A JPS62120723 A JP S62120723A JP 26075685 A JP26075685 A JP 26075685A JP 26075685 A JP26075685 A JP 26075685A JP S62120723 A JPS62120723 A JP S62120723A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input terminal
- operational amplifier
- resistor
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＡ／Ｄ変換器のバイアス回路に関し、特に音声
信号用のＡ／Ｄ変換器のバイアス回路に関する。
信号用のＡ／Ｄ変換器のバイアス回路に関する。
第３図は従来のこの種のＡ／Ｄ変換装置を示す回路図で
アシ、この装置では直流電位に従ってＡ／Ｄ変換を行な
っている。つまり、入力電圧１０３がＯｖのときディジ
タル出力（端子５，６に表われる信号）は１００・、、
Ｏ＃で、入力最大電圧ｖ０でデジタル出力は１１１・・
・１１を示す。したがって、音声のような交流信号をＡ
／Ｄ変換する場合には、無信号時のゼロ点を中点の電位
’Ｖｏ／２に置くので中点の電位Ｖｏ／２をバイアス電
圧として加える必要があった。第３図の回路はそのバイ
アス電圧を直流電源１９と可変抵抗器７とで与える。そ
してｓ Ａ ／ Ｄ変換器４の入力端４ａに音声増幅器
２の出力の音声信号１０２とバイアス電圧とを抵抗３，
７を介して結合し、加えている。
アシ、この装置では直流電位に従ってＡ／Ｄ変換を行な
っている。つまり、入力電圧１０３がＯｖのときディジ
タル出力（端子５，６に表われる信号）は１００・、、
Ｏ＃で、入力最大電圧ｖ０でデジタル出力は１１１・・
・１１を示す。したがって、音声のような交流信号をＡ
／Ｄ変換する場合には、無信号時のゼロ点を中点の電位
’Ｖｏ／２に置くので中点の電位Ｖｏ／２をバイアス電
圧として加える必要があった。第３図の回路はそのバイ
アス電圧を直流電源１９と可変抵抗器７とで与える。そ
してｓ Ａ ／ Ｄ変換器４の入力端４ａに音声増幅器
２の出力の音声信号１０２とバイアス電圧とを抵抗３，
７を介して結合し、加えている。
かかる回路で音声信号をＡ ／ Ｄ変換する場合には、
無信号時のゼロ点が中点Ｖ、／２ に置かれるので、こ
の中点にバイアス電圧を加える必要がある。そのバイア
ス電圧は可変抵抗器７にょシ調整する。しかし、音声増
幅器２は温度特性や経年変化の影響を受けて直流出力電
圧に変動を生ずる賦Ａ／Ｄ変換器４内部の基準電圧も同
様に変動する。
無信号時のゼロ点が中点Ｖ、／２ に置かれるので、こ
の中点にバイアス電圧を加える必要がある。そのバイア
ス電圧は可変抵抗器７にょシ調整する。しかし、音声増
幅器２は温度特性や経年変化の影響を受けて直流出力電
圧に変動を生ずる賦Ａ／Ｄ変換器４内部の基準電圧も同
様に変動する。
この変動のためバイアス電圧は中点ｖ０／２からずれる
。従って音声入力を加えると、最大入方点付近で音声波
形の正信号電圧分又は負信号電圧分のいずれかが先にＡ
／Ｄ変換できなくなるという問題が生じる。
。従って音声入力を加えると、最大入方点付近で音声波
形の正信号電圧分又は負信号電圧分のいずれかが先にＡ
／Ｄ変換できなくなるという問題が生じる。
本発明は、上記実状に鑑み成されたもので、Ａ ／ Ｄ
変換器の入力電圧を常に中点の電位Ｖ・／２に設定でき
るバイアス回路を提供し、増幅器の有する温度値在住や
経年変化による電圧変動が補償できるようにすることを
目的としている。
変換器の入力電圧を常に中点の電位Ｖ・／２に設定でき
るバイアス回路を提供し、増幅器の有する温度値在住や
経年変化による電圧変動が補償できるようにすることを
目的としている。
〔問題点を解決するための手段〕
前述の問題点を解決するために本発明が提供する手段は
、Ａ／Ｄ変換器のアナログ信号入力端子にバイアス電圧
を供給するＡ／Ｄ変換器用バイアス回路であって、同相
入力端子及び反転入力端子を有する演算増幅器と、前記
Ａ／Ｄ変換器の最上位ビット出力信号の位相を反転する
回路と、この位相反転回路の出力信号を前記同相入力端
子に導く第１の抵抗と、前記最上位ビット信号を前記反
転入力端子に導く第２の抵抗と、前記演算増幅器の出力
電圧を前記反転入力端子に最遠するインピーダンス回路
と前記演算増幅器の出力電圧を前記バイアス電圧として
前記アナログ信号入力端子に導く第３の抵抗とを備え、
前記インピーダンス回路は前記演算増幅器を差動増幅器
として作動させることを特徴とする。
、Ａ／Ｄ変換器のアナログ信号入力端子にバイアス電圧
を供給するＡ／Ｄ変換器用バイアス回路であって、同相
入力端子及び反転入力端子を有する演算増幅器と、前記
Ａ／Ｄ変換器の最上位ビット出力信号の位相を反転する
回路と、この位相反転回路の出力信号を前記同相入力端
子に導く第１の抵抗と、前記最上位ビット信号を前記反
転入力端子に導く第２の抵抗と、前記演算増幅器の出力
電圧を前記反転入力端子に最遠するインピーダンス回路
と前記演算増幅器の出力電圧を前記バイアス電圧として
前記アナログ信号入力端子に導く第３の抵抗とを備え、
前記インピーダンス回路は前記演算増幅器を差動増幅器
として作動させることを特徴とする。
本発明Ａ／Ｄ変換器のバイアス回路を添附図面を参照し
て詳細に説明する。
て詳細に説明する。
第１図はその一実施例を示す回路図である。図において
符号１は音声入力端子で、この音声入力端子１から入力
した音声信号を音声増幅器２で増幅している。音声増幅
器２は抵抗３を介してＡ／Ｄ変換器４（以下ＡＤＣと略
記する）と接続されている。このＡＤＣ４は最上位ビッ
ト出力端子５と複数のビット出力端子６を備えている。
符号１は音声入力端子で、この音声入力端子１から入力
した音声信号を音声増幅器２で増幅している。音声増幅
器２は抵抗３を介してＡ／Ｄ変換器４（以下ＡＤＣと略
記する）と接続されている。このＡＤＣ４は最上位ビッ
ト出力端子５と複数のビット出力端子６を備えている。
ＡＤＣ４の最上位ビット出力はＡ点で２つに分岐され、
一方は演算増幅器８の反転入力端子８ａに抵抗９を介し
て入力され、他方は位相反転器１０で位相を反転させ演
算増幅器８の同相入力端子８ｂに抵抗【【を介して入力
されている。同相入力端子８ｂと接地との間には抵抗ｔ
２とコンデンサ１３とが直列に接続される。演算増幅４
８の出力端子８ｃＯ出力電圧はＢ点で２つに分岐され、
一方はコンデンサ１４と抵抗１５を過って負帰還される
。そのため第１図に２点鎖線で囲んで示す差動増幅器１
６は低域ろ波器（ローパスフィルタ）として作用する。
一方は演算増幅器８の反転入力端子８ａに抵抗９を介し
て入力され、他方は位相反転器１０で位相を反転させ演
算増幅器８の同相入力端子８ｂに抵抗【【を介して入力
されている。同相入力端子８ｂと接地との間には抵抗ｔ
２とコンデンサ１３とが直列に接続される。演算増幅４
８の出力端子８ｃＯ出力電圧はＢ点で２つに分岐され、
一方はコンデンサ１４と抵抗１５を過って負帰還される
。そのため第１図に２点鎖線で囲んで示す差動増幅器１
６は低域ろ波器（ローパスフィルタ）として作用する。
また、Ｂ点で分岐された他方は抵抗１７を介して０点と
接続されている。従ってＡＤＣ４のディジタル出力は差
動増幅器１６を通って再びアナはグ出力になり、ＡＤＣ
４に入力される。差動増幅器１６の利得（ゲイン）は、
コンデンサ１４、抵抗【５の負帰還によって演算増幅器
８の利得とほぼ等しく、１００ｄＢ以上になっている。
接続されている。従ってＡＤＣ４のディジタル出力は差
動増幅器１６を通って再びアナはグ出力になり、ＡＤＣ
４に入力される。差動増幅器１６の利得（ゲイン）は、
コンデンサ１４、抵抗【５の負帰還によって演算増幅器
８の利得とほぼ等しく、１００ｄＢ以上になっている。
第２図は差動増幅器１６の利得−周波数特性を示すもの
である。
である。
本実施例は上記のように構成されているので、ＡＤＣ４
の最上位ビット出力に「１」の出力が多く含まれている
場合に演算増幅器８の出力は、ｖ０／２未溝とな抄、逆
Ｋｒ０Ｊの出力が多く含まれている場合に演算増幅器８
の出力は、Ｖ・／２よ抄高くなる。そしてこれら出力が
再びＡＤＣ４に入力されるようになっているから、最上
位ビット出力の「１」とｒＯＪＯ数が均等になり、入力
電圧を正確に中点ｖｏ／２ に調整することができ。
の最上位ビット出力に「１」の出力が多く含まれている
場合に演算増幅器８の出力は、ｖ０／２未溝とな抄、逆
Ｋｒ０Ｊの出力が多く含まれている場合に演算増幅器８
の出力は、Ｖ・／２よ抄高くなる。そしてこれら出力が
再びＡＤＣ４に入力されるようになっているから、最上
位ビット出力の「１」とｒＯＪＯ数が均等になり、入力
電圧を正確に中点ｖｏ／２ に調整することができ。
る。
〔発明の効果〕
本発明は上記のように、アナログディジタル変換出力の
最上位ビット数を等しくすることにょシ、アナログディ
ジタル変換手段の入力電圧を常に中点Ｖｏ／２ に設
定できるから、増幅器の有する温度値在住や経年変化に
よる電圧変動を補償するととができる。
最上位ビット数を等しくすることにょシ、アナログディ
ジタル変換手段の入力電圧を常に中点Ｖｏ／２ に設
定できるから、増幅器の有する温度値在住や経年変化に
よる電圧変動を補償するととができる。
また、可変抵抗手段によってバイアス電圧を中点に調整
する必要もなく、調整工数色減らすことができる。
する必要もなく、調整工数色減らすことができる。
第【図は本発゛明のＡ ／ Ｄ変換器用バイアス回路の
一実施例を示す回路図、第２図は第１図実施例における
差動増幅器の利得−周波数特性を示す図、第３図は従来
のＡ／Ｄ変換器用バイアス回路の例を示す回路図である
。 ２・・・音声増幅器、４・・・Ａ ／ Ｄ変換器、５・
・・最上位ビット出力端子、８・・・演算増幅器、１０
・・・位相反転器、１４・・・コンデンサ、１５・・・
抵Ｌｔｓ、、・差動増幅器。 代理人 弁理士 本 庄 伸 介 第１図 ム
一実施例を示す回路図、第２図は第１図実施例における
差動増幅器の利得−周波数特性を示す図、第３図は従来
のＡ／Ｄ変換器用バイアス回路の例を示す回路図である
。 ２・・・音声増幅器、４・・・Ａ ／ Ｄ変換器、５・
・・最上位ビット出力端子、８・・・演算増幅器、１０
・・・位相反転器、１４・・・コンデンサ、１５・・・
抵Ｌｔｓ、、・差動増幅器。 代理人 弁理士 本 庄 伸 介 第１図 ム
Claims (1)
- Ａ／Ｄ変換器のアナログ信号入力端子にバイアス電圧を
供給するＡ／Ｄ変換器用バイアス回路において、同相入
力端子及び反転入力端子を有する演算増幅器と、前記Ａ
／Ｄ変換器の最上位ビット出力信号の位相を反転する回
路と、この位相反転回路の出力信号を前記同相入力端子
に導く第１の抵抗と、前記最上位ビット信号を前記反転
入力端子に導く第２の抵抗と、前記演算増幅器の出力電
圧を前記反転入力端子に帰還するインピーダンス回路と
、前記演算増幅器の出力電圧を前記バイアス電圧として
前記アナログ信号入力端子に導く第３の抵抗とを備え、
前記インピーダンス回路は前記演算増幅器を差動増幅器
として作動させることを特徴とするＡ／Ｄ変換器用バイ
アス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26075685A JPS62120723A (ja) | 1985-11-20 | 1985-11-20 | Ａ／ｄ変換器用バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26075685A JPS62120723A (ja) | 1985-11-20 | 1985-11-20 | Ａ／ｄ変換器用バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62120723A true JPS62120723A (ja) | 1987-06-02 |
Family
ID=17352293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26075685A Pending JPS62120723A (ja) | 1985-11-20 | 1985-11-20 | Ａ／ｄ変換器用バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62120723A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235419A (ja) * | 1988-03-09 | 1989-09-20 | Northern Telecom Ltd | 可変利得アナログ・デジタル符号器およびデジタルワード供給方法 |
| JPH028235U (ja) * | 1988-06-30 | 1990-01-19 | ||
| JPH057154A (ja) * | 1990-11-02 | 1993-01-14 | Nec Corp | Ａ／ｄ変換回路 |
| DE102015102190A1 (de) * | 2015-02-16 | 2016-08-18 | Miele & Cie. Kg | Vorrichtung und Verfahren zur Verarbeitung von zumindest einem Sensorsignal in einem Hausgerät |
-
1985
- 1985-11-20 JP JP26075685A patent/JPS62120723A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01235419A (ja) * | 1988-03-09 | 1989-09-20 | Northern Telecom Ltd | 可変利得アナログ・デジタル符号器およびデジタルワード供給方法 |
| JPH028235U (ja) * | 1988-06-30 | 1990-01-19 | ||
| JPH057154A (ja) * | 1990-11-02 | 1993-01-14 | Nec Corp | Ａ／ｄ変換回路 |
| DE102015102190A1 (de) * | 2015-02-16 | 2016-08-18 | Miele & Cie. Kg | Vorrichtung und Verfahren zur Verarbeitung von zumindest einem Sensorsignal in einem Hausgerät |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7205845B2 (en) | Amplifier circuit for converting the current signal from an optical receiving element into a voltage signal | |
| US7671674B2 (en) | Amplifier circuit with automatic gain correction | |
| EP0320471B1 (en) | Common mode sensing and control in balanced amplifier chains | |
| CN110943706A (zh) | 全差分可编程增益放大器 | |
| JP3516878B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
| US4321552A (en) | Amplifier comprising a first and a second amplifier element | |
| JPS62120723A (ja) | Ａ／ｄ変換器用バイアス回路 | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| US10164673B2 (en) | DC offset cancellation method and device | |
| EP0427135A2 (en) | Circuit for sensing output distortion, in particular of final stages of audio devices | |
| JP3078858B2 (ja) | Ｖｃａ回路 | |
| JPH0575362A (ja) | 平衡増幅器 | |
| US6583658B1 (en) | Balanced circuit arrangement | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| JP2722351B2 (ja) | 撮像信号処理装置 | |
| US7683711B2 (en) | Voltage regulator for biasing current-to-voltage amplifiers | |
| JPH05347563A (ja) | Ｄ／ａ変換装置 | |
| US20240007128A1 (en) | Analog-to-digital conversion circuit | |
| JPS59181719A (ja) | オフセツト補償回路 | |
| JPS61238111A (ja) | 増幅器 | |
| SU1241417A1 (ru) | Мостовой усилитель | |
| JPS63244934A (ja) | アナログ・デジタル変換装置 | |
| JP2644774B2 (ja) | 増幅回路 | |
| SU1338001A1 (ru) | Устройство усилени | |
| JP4056659B2 (ja) | 直流クランプ回路 |