JPS63244934A - アナログ・デジタル変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアナログ−デジタル変換器のダイナミックレン
ジを変更可能な、映像、音響機器に用いて有効なアナロ
グ・デジタル変換装置に関するものである。

従来の技術 従来、この種のアナログ・デジタル変換装置は、アナロ
グ−デジタル変換器（以下Ａ／Ｄ　変換器と称す）のダ
イナミックレンジを有効に利用するために、Ａ／Ｄ　変
換器に入力される信号レベルを所定のレベル以下に制御
する入力レベル調整回路を有していた。

第３図は上述した従来のアナログ・デジタル変換装置の
構成を示すブロック図である。

第３図において、１は入力端子、２は入力端子に入力さ
れた信号の信号レベルをアナログ−デジタル変換器（以
下Ａ／Ｄ　変換器）３のダイナミックレンジ内に制御す
る入力レベル調整回路、４はＡ／Ｄ変換器３のダイナミ
ックレンジの基準電圧を設定する基準電圧源回路、６は
出力端子である〇入力レベル調整回路２は、可変利得増
幅器２ａと比較器２ｂとからなり、可変利得増幅器２ａ
の出力電圧と基準電圧源回路４によって設定される基準
電圧とが比較器２ｂで比較され、基準電圧を越える入力
信号があったとき可変利得増幅器２ａの増幅率がダイナ
ミックレンジに対応する値に制御される。

発明が解決しようとする問題点 しかしながら上記従来の構成によれば、入力レベル調整
回路２によって入力信号の信号レベルを調整したのちＡ
／Ｄ　変換器３でデジタル変換する構成としたために、
入力レベル調整回路２で利得制御を行う過程で発生する
ノイズによって入力信号が劣化し、デジタル変換すると
きに適切な出力信号が得られないという不都合があった
。

本発明は上記問題点に鑑み、入力レベル調整回路を必要
とせずに信号特性を改善するアナログ・デジタル変換装
置を提供することを目的とするものである。

問題点を解決するだめの手段 上記目的を達成するために本発明のアナログ・デジタル
変換装置は、アナログ−デジタル変換器のオーバー７０
つ信号もしくは任意の上位複数ビットの出力信号の論理
積信号を積分する積分回路と、前記アナログ−デジタル
変換器のダイナミックレンジの基準電圧を設定する基準
電圧源回路と、前記積分回路の出力電圧と前記基準電圧
を加算する加算回路とを備えた構成を有するものである
。

作　　用 上記構成によれば、アナログ−デジタル変換器にダイナ
ミックレンジを越える信号レベルの入力信号があった場
合、アナログ−デジタル変換器のオーバーフロウ検出端
子からオーバーフロウ信号が出力される。なおオーバー
フロウ検出端子を備えていないアナログ−デジタル変換
器においては、アナログ−デジタル変換器の出力信号は
例えば４ピツトであれば”１１１１”の出力信号が得ら
れることから、その上位複数ビットの論理積をとること
で近似的にダイナミックレンジを越える信号レベルの入
力信号があったことが検出される。そしてオーバーフロ
ウ信号あるいは出力信号の上位複数ビットの論理真信号
を積分して得られた電圧を、ダイナミックレンジを設定
する基準電圧に加算することで、ダイナミックレンジが
大きくなり、その結果入力信号の信号レベルはアナログ
−デジタル変換器のダイナミツ、クレンジ内の値となる
ものである。

実施例 以下、本発明の一実施例のアナログ・デジタル変換装置
について図面を参照しながら説明する。

第１図は本発明の一実施例のアナログ・デジタル変換装
置の構成を示すブロック図である。

図において、６は入力端子、γはオーバー７０つ検出端
子７ａを有するアナログ−デジタル変換器（以下Ａ／Ｄ
　変換器と称す）、８は出力端子、９は入力側がオーバ
ー７０つ検出端子７ａに接続された積分回路、１０は積
分回路９の出力電圧と基準電圧源回路１１によって設定
された基準電圧とを加算する加算回路である。

上記構成によれば、Ａ／Ｄ変換器７にダイナミックレン
ジを越える信号レベルの入力信号があった場合、オーバ
ーフロウ検出端子７ａからＨレベルのオーバーフロウ信
号が出力される。このオーバー７０つ信号は積分回路９
で積分され、積分回路９の出力電圧が基準電圧源回路１
１によって設定された基準電圧に加算回路１１で加算さ
れる。

そして加算回路１ｏの出力電圧がＡ／Ｄ　変換器７のダ
イナミックレンジの基準電圧としてＡ／Ｄ変換器７の制
御側に入力される。すなわち、オーバー７０つが発生し
た時点でのＡ／Ｄ　変換器Ｔの基準電圧に、積分回路９
の出力電圧を加えた電圧がＡ／Ｄ変換器７の基準電圧と
して入力され、その結果、Ａ／Ｄ　変換器γのダイナミ
ックレンジが大きくなり、Ａ／Ｄ　変換器７への入力信
号はダイナミックレンジの範囲内の信号となる。

したがって本実施例によれば、Ａ／Ｄ　変換器γに信号
が入力される以前にその信号レベルをダイナミックレン
ジの範囲内となるように制御する構成を設けることなく
、Ａ／Ｄ　変換器７への入力信号をダイナミックレンジ
の範囲内におさめることが可能となる。その結果、従来
の構成における入力レベル調整回路での信号劣化は発生
することがなく、信号特性が改善されるものである。

次に本発明の他の実施例のアナログ・デジタル変換装置
について第２図を参照しながら説明する。

なお第１図に示した構成と同一の構成については同符号
を付してその詳細な説明を省略する。

第２図において、１２はオーバーフロウ検出端子を備え
ていないＡ／Ｄ変換器であり、そのｎビット（ｎ）Ｏ，
ｎは整数）の出力端子８の上位３ビツトの出力端子８は
アンド回路１３の入力側に接続され、このアンド回路１
３の出力側が積分回路９０入力側に接続されている。

上記実施例によれば、オーバーフロウ検出端子をもだな
いＡ／Ｄ変換器１２においても、Ａ／Ｄ変換器１２の出
力信号の上位複数ビットの論理積を得ることで近似的に
オーバーフロウ状態を検出し、ダイナミックレンジを拡
大し、前述の実施例と同様の効果を奏することが可能と
なる。

なお本実施例においてはＡ／Ｄ　変換器１２の出力信号
の上位３ピツトの出力信号の論理積をとる構成としたが
、このピット数は限定するものではなく、Ａ／Ｄ　変換
器１２の量子化ビット数に対応して設定し、近似的にオ
ーバーフロウ状態を検出できればよいものである。

発明の効果 本発明によれば、アナログ−デジタル変換器のオーバー
フロウ信号あるいは出力信号の上位複数ビットの論理積
信号を積分する積分回路と、この積分回路の出力電圧と
基準電圧源回路の出力電圧を加算回路とを備え、加算回
路の出力電圧をアナログ−デジタル変換器の制御側に印
加する構成としたために、アナログ−デジタル変換器の
入力側にその入力信号の信号レベルを調整する入力レベ
ル調整回路を設けることなく、アナログ−デジタル変換
器のダイナミックレンジの基準電圧を太きくし、ダイナ
ミックレンジを拡大して入力信号をそのレンジ内の信号
とすることが可能となる。したがってアナログ−デジタ
ル変換器の入力信号に信号レベル調整過程での信号劣化
が発生せず、信号特性・を改善することが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例のアナログ・デジタル変換装
置の構成を示すブロック図、第２図は本発明の他の実施
例のアナログ・デジタル変換装置の構成を示すブロック
図、第３図は従来のアナログ・デジタル変換装置の構成
を示すブロック図である。 ７．１２・・・・・・アナログ−デジタル変換器、７ａ
・・・・・・オーバーフロウ検出端子、９・・・・・・
積分回路、１０・・・・・・加算回路、１１・・・・・
・基準電圧源回路、１３・・・・・・アンド回路。

Claims (1)

【特許請求の範囲】
1. ダイナミックレンジ内の信号レベルを有するアナログ入
   力信号をデジタル変換するアナログ−デジタル変換器と
   、前記アナログ−デジタル変換器のオーバーフロウ信号
   もしくは任意の上位複数ビットの出力信号の論理積信号
   を積分する積分回路と、前記アナログ−デジタル変換器
   のダイナミックレンジを設定する基準電圧源回路と、前
   記積分回路の出力電圧と前記基準電圧源回路から出力さ
   れる基準電圧を加算し、前記アナログ−デジタル変換器
   の制御側に基準電圧として印加する加算回路とを備えた
   アナログ・デジタル変換装置。