JPS60192409A - 利得制御増幅装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、第１及び第２利得制御増幅段と、ＡＭ検波回
路と、第１及び第２利得制御増幅段に対する制御電圧を
発生する積分装置とを縦続配置して備え、更に、入力レ
ベルが増大する際第１利得制御増幅段の制御の開始を第
２利得制御増幅段の制御の開始に対し遅延するため第１
及び第２閾屯圧を発生する一装置を備える利得制御増幅
装置に関する。

かかる利得制御増幅装置は米国特許第８６６５８１７号
明細書に開示されている。

この従来の増幅装置は、人力信号レベルとは無関係にあ
る範囲までは所望値に安定化される振幅を有する出力信
号を発生するようにする。この目的のため通常、遅延利
得制御と呼ばれる利得制御方式を使用している。これに
おいては、低い入力信号レベルに対しては第１及び第２
利得制御増幅段の両方において最大利得が得られるよう
にし、増大する入力信号レベルに対してはまず伝送路に
おける最終即ち第２利得制御増幅段の利得を第２閾値を
示すある閾レベルから減少し、更に、人力信号レベルが
一層高いいわゆる第１閾値を超えた場合先行即ち第１利
得制御増幅段の利得を減少するようにしている。これら
閾値は前記閾ｍ圧を介して適当に調整して、それぞれの
閾値に到達する際入力信号レベルを適当に高くして関連
の利得制御増幅段の利得減少に起因する雑音要因の低下
が、信号対雑音比に著しい影響を及ぼすのを防止するよ
うにする。

かかる既知の増幅装置では、例えば、許容誤差のばらつ
き、温度変動又は経時変化に起因する閾電圧のずれによ
って、出力レベルの許容できないずれを生じるだけでな
く、制御範囲における出力信号の制御速度並びに雑音及
び歪につき不所望な著しい変化をも生じる。従って例え
ば全制御範囲の一部において両方の利得制御増幅段が同
時に制御状態になり、かつ両者共制御速度を決定すると
いう事態になることがある。また容認できる信号処理が
行われる第２利得制御増幅段の制御範囲の過度に小さい
部分しか使用されず、かつ第１利得制御増幅段の利得が
早期に減少して、第１利得制御増幅段の雑音への寄与が
不所望に大きくなることもある。更に、第２利得制御増
幅段の前記制御範囲を超えてしまい、その結果許容でき
ない信号歪を生じることもある。

本発明の目的はこれらの欠点を簡単な態様で除去した利
得制御増幅装置を提供するにある。

本発明の利得制御増幅装置は、Ａ　Ｍ検波回路により、
検波された信号レベルに応じて変化する電流を発生し、
この電流を積分装置のコンデンサに供給して、この電流
の積分に応じて変化する制御電圧を発生させて第１及び
第２利得制御増幅段の制御入力端子に供給し、第２利得
制御増幅段を信号分路回路によって分路し、かつ、第２
利得制御増幅段の動作を信号レベルが増大する際第１利
得制御増幅段の制御開始以前に阻１）するよう構成した
ことを特徴とする。

本発明の構成を使用した場合には、信号分路回路により
第２利得制御増幅段の利得減少が過大になるのを防止し
、従って歪の発生を防止する。史に、信号分路回路によ
り、第１利得制御増幅段の制御が開始される以前に第２
利得制御増幅段の動作を完全に阻止することができ、こ
れにより両増幅段が同時に制御状態になるのが防止され
る。上述した閾電圧の変動の結果化じる両増幅段の制御
範囲の間の不所望なオーバーラツプは、第１閾電圧を、
前記動作の阻止が起る電圧から十分層して選定すること
により簡単な態様で防止することができる。

このようにして形成されるいわゆる分離領域では利得制
御は行われず、従って出力レベルは入力レベルと共に変
化する。出力レベルの変化を許容限界値内に保つため、
この分離領域をできるだけ小さくすることができる。し
かしその場合には許容できる閾電圧変動に関する要件が
かなり厳しくなる。これを防止するため、増ＩＩ＠装置
の出力レベルと共に変化する電流の積分によって得られ
る制御電圧を使用する。かかる制御電圧の発生自体は西
ドイツ特許第２８５５８８０号明細書から既知である。

しかし、本発明による前記特長の一部と組合せた場合、
特に、前記分離領域においてはかかる制御電圧は実際の
入力レベルに依存するだけでなく、この入力レベルの発
生持続時間にも依存するという事実が有利に利用される
。そして、入力レベルが、更にほぼ一定に維持される場
合には、分離領域が通過される。この分離領域通過が行
われる時間は信号分路回路を適切に構成することにより
、閾電圧変化とはほぼ無関係に、両増幅段の制御範囲の
オーバーラツプを生じること無く、特に短く維持するこ
とができる。

本発明増幅装置の好適な実施例では、信号分路回路が一
定利得を有する増幅段を備え、その入力端子を第１利得
制御増幅段の出力端子に結合し、かつその出力端子を第
２利得制御増幅段の出力端子と共にＡＭ検波回路に接続
することを特徴とする。

このようにすることにより、２個の利得制御増幅段の制
御範囲上での増幅装置の全制御範囲の分割についての選
択を自由に行うことができるようになる。

第１及び第２利得制御増幅段の各々が共通エミッタリー
ド線における信号電流源を有するエミッタ結合トランジ
スタ対を備え、信号電流源の入力端子が関連する利得制
御増幅段の信号入力端子を構成する本発明増幅装置の簡
単な実施例では、第１及び第２利得制御増幅段の各々の
トランジスタ対の一方のベース電極を積分装置に結合し
て一方のベース電極に制御電圧を供給し、かつ第１及び
第２利得制御増幅段の各々のトランジスタ対の他方ベー
ス電極を閾装置の出力端子に結合して他方ベース電極に
第１及び第２閾電圧を供給し、第２利得制御増幅段の信
号電流源を信号分路回路にも結合することを特徴とする
。

コンデンサが負荷されるのを防止する本発明の好適な実
施例では第１及び第２利得制御増幅段の少なくとも一方
が電流ミラー回路を備え、その制御入力端子をトランジ
スタ対の制御トランジスタのコレクタに結合し、この電
流ミラー回路により制御トランジスタに対するベース電
流を発生することを特徴とする。

本発明増幅装置の他の好適な実施例では積分装置が、制
御範囲外での制御電圧変化を制限する電圧制限器を備え
ることを特徴とする。

次に図面につき本発明の詳細な説明する。

第１図は本発明の利得制御増幅装置の実施例を示し、本
例においてはＩＰ（中間周波）信号入力端子Ｓ１□及び
オーディオ信号出力端子０の間に次（８） 制御電圧入力端子Ｃ０及び１ｉｉｌｉ電圧入力端子Ｔ□
を有　、の要素を順次備え、即ち信号入力端子としてＩ
Ｆ信号入力端子Ｓ・　を有し、かつ信号出力端子Ｓ。□
。

１ ンデンサ９を介して接続され、第１及び第２電流　□す
る第１利得制御増幅段１〜８と；これに結合コ出力段１
９〜２１及び１７〜１８を含む線形負帰力段１７，１８
は信号分路回路として作動する）；、。

還緩衝増幅器ｌＯ〜２１と（この場合第２電流出この緩
衝増幅器１０〜２１の第１電流出力段１９　。

〜２１を含み、かつ信号入力端子Ｓ土３、信号出力　］
、端子Ｓ。３、制御電圧入力端子Ｃ及び閾電圧入力端子
Ｔ、を有する第２利得制御増幅段１９〜２８別の線形緩
衝増幅器８０と；利得制御されたＡＭ−）。

と；これに結合コンデンサ２９を介して結合した１Ｆ信
号を選択するためのＩＦ帯域通過フィルタ８１と；ムＭ
−ＩＦ倍信号振幅検波を行うＡＭ検波回路３２と；この
検波回路の出力電流を供給される電流ミラー回路８８〜
８５とを備えている。

更に、電流ミラー回路８８〜８５の第１出力端子は利得
制御電圧（単に制御電圧とも云う）を供給　゛する積分
装置８６〜８８に結合し、この制御電圧は制御電圧高力
端子Ｃ８を介して前記第１及び第２利得制御増幅段１〜
８及び１９〜２８の制御電圧入力端子Ｃ及びＣ２にそれ
ぞれ供給される。電流ミラー回路８８〜８５の第２出力
端子は増幅装置のオーディオ出力端子Ｏに結合する。ま
た本例増幅装置は電源電圧（ＶＢ）の半分に等しい安定
化電圧（’Ａ　ＶＢ　）を発生する回路（図示せず）と
、閾電圧入力端子Ｔ１に第１閾電圧を供給するためこの
閾電圧入力端子にこの安定化電圧を結合する結線と、こ
の安定化電圧（５Ａ　ＶＢ　）及びアース間に設けた分
圧器８９．４０とを備え、この分圧器の出力端を閾電圧
入力端子Ｔ、に接続してこの閾電圧入力端子に第２閾電
圧を供給するようにする。

２個の増幅段１〜８及び１９〜２８はいわゆるロング・
テール・ペア（Ｌｏｎｇ　−ｔａｉｌ　ｐａｉｒ　）制
御増幅器をそれぞれ備えており、これらのロング・テー
ル・ペア制御増幅器は対を成すエミッタ結合トランジス
タ８，４及び２２，２８をそれぞれ有し、その相互結合
されたエミッタは信号入力端子Ｓｉ１及びＳｉ２を介し
て制御される信号源１，２及び１９〜２１にそれぞれ接
続し、この信号源については後で詳細に説明する。制御
電圧入力端子ｃ１゜Ｏｇは対を成すトランジスタ８．４
ｉ２２．２８の一方のトランジスタ８．２２のベースに
接続し、閾電圧入力端子Ｔ□、Ｔ２は他方トランジスタ
４゜２８のベースに接続し、信号出力端子Ｓ、ｓ０１　
０２ は他方トランジスタ４，２３のコレクタに接続し、この
コレクタはコレクタ抵抗８及びコレクタ抵抗２７．２８
を介して電源電圧ＶＢにそれぞれ結合　□する。対を成
すトランジスタ８．４ｉ２２．２８のベース差動電圧に
より、信号電流源１．２の信号電流が２個のトランジス
タ３．４及び２２゜２８において分割される比、従って
増幅段１〜８及び１９〜２８の利得が既知の態様におい
て決定される。

対を成すトランジスタ８　＃　４　ｉ　２２　ｅ　２８
の一方のトランジスタ８，２２のコレクタはトランジス
タ５，２４のエミッタ・コレクタ通路を介して電源電圧
ＶＢにも結合する。トランジスタ８，２２１１１　ゝ のベースと同じ電流が流れるこのトランジスタ５゜２４
のベースはいわゆる別の電流ミラー回路６ｇ７　；　２
５　ｅ　２６の入力端に接続し、この電流ミラー回路で
はこのベース電流は”ミラー”電流となり、出力端を介
してトランジスタ８，２２のベースに供給される。この
ようにして得られるベース電流補正により、制御電圧入
力端子０□、０．における制御電圧が制御に依存して影
響を及ぼすのが防止される。

第１利得制御増幅段１〜８の信号電流源はトランジスタ
１を備え、そのベースをＩＦ信号入力端子Ｓ土□に接続
し、そのコレクタを対を成すトランジスタ８，４の相互
接続エミッタに接続し、かつトランジスタ１のエミッタ
をエミッタ抵抗２を介して接地する。トランジスタ１は
、適切に選定された値のエミッタ抵抗２と共に線形電圧
−電流変換を実現する。

第２利得制御増幅段１９〜２８の信号電流源は緩衝増幅
器１０〜２１の第１電流出力段１９〜２１で構成する。

緩衝増幅器１０〜２１は低抵抗性入力インピーダンスを
有し、線形電流利得を実現する。この目的のためこの緩
衝増ｌ１ｒｌｉｉ器は著しく負帰還され、トランジスタ
１０を備エテおす、ソのベースは結合コンデンサ９を介
して第１利１１制御増幅段１〜８の信号出力端子Ｓ。１
に接続しかつベース抵抗１２を介して接地し、そのエミ
ッタはエミッタ抵抗１８を介して接地し、かつ抵抗１６
を介してエミッタ接地トランジスタ１１のベースに接続
する。このトランジスタ１１のコレクタは第２利得制御
増幅段１９〜２８の信号入力端子Ｓｉ２を介して第１電
流出力段１９〜２１に接続し、かつコレクタ抵抗１４を
介して電源電圧ＶＢに結合する。トランジスタ１】のコ
レクタはｉ第１５を介してトランジスタｌＯのベースに
負帰還する。

第１電流出力段１９〜２１はトランジスタ２１を備え、
そのベースは信号入力端子Ｓ１２に接続し、そのコレク
タは対を成すトランジスタ２２．２８の相互接続エミッ
タに接続し、かつトランジスタ２１のエミッタはダイオ
ード接続トランジスタ１９のコレクタ・エミッタ通路及
びエミッタ抵抗２０を介して接地する。トランジスタ１
９のベース・エミッタ・ダイオードは温度変化に対しト
ランジスタ２１の補正を行う。

トランジスタｌＯのベース入力端から、トランジスタ２
１のコレクタ出力端に至る緩衝増幅器１０〜２】の電流
利得はかなりの範囲まで抵抗１５によって決定されこの
電流利得は対を成すトランジスタ２２．２８における最
大信号減衰を丁度補正するように選定すると好適であり
、これはこの最大信号減衰が、例えば−４０ｔｉＢであ
る場合前記電流利得を４０　ｄＢに選定することを意味
する。

緩衝増幅器１０〜２１の第２電流出力段１７゜１８はト
ランジスタ１７を備え、このトランジスタ１７はそのベ
ースを介して前記トランジスタ１９に接続し、このトラ
ンジスタ１７はトランジスタ１９と共に電流ミラー回路
を形成する。トランジスタ１７のエミッタはエミッタ抵
抗１８を介して接地し、かつトランジスタ１７のコレク
タハトランジスタ２８のコレクタ抵抗２７及び２８の共
通接続点に接続する。エミッタ抵抗１８及び２０の間の
抵抗比を適切に選定することにより、トランジスタ２８
のコレクタ抵抗２７及び２８の共通接続点に供給される
第２電流出力段１７．１８の出力電流が、対を成すトラ
ンジスタ２２，２８の相互接続エミッタに供給される第
１屯流出力段１９〜２１の出力電流の所望小数値倍（例
えば０．１倍）に調整される。上に述べた第２邂流出力
段１７゜１８のこの出力電流は、電流分路回路が第２利
得制御増幅段１９〜２８の信号出力端子Ｓ。、における
出力電流の下限値を決定する如く作動する。

出力端子Ｓ。２における出力電流は結合コンデンサ２９
を介して、緩衝増幅器１０〜２１の回路１０〜１６．１
９〜２１と同一構成にできる緩衝　□増幅器８０におい
て増幅され、ＩＦ帯域通過フィ　□シタ８１における選
択後ＡＭ検波回路８２において振幅検波される。

ＡＭ検波回路８２は既知の構成とすることができ、例え
ばＰ、Ｒ，Ｇｒａｙ及びＲ，Ｇ、Ｍｅｙｅｒ著ノ単行本
”　Ａｎａｌｙｓｉｓ　ａｎｄ　Ｄｅｓｉｇｎ　ｏｆ　
Ａｎａｌｏｇ　Ｉｎｔｅｇｒａｔｅｄ　、１５ Ｃｉｒｃｕｉｔｓ　″Ｗｉｌｅｙ社１９７７年刊に記載
されている。

然る後所望ＡＭ情報を含むＡＭ検波回路８２の出力電流
は電流ミラー回路８８〜８５の入力トランジスタ８８の
コレクタ・エミッタ通路を流れる。

入力トランジスタ８８はそのコレクタ・ベース・ダイオ
ードが短絡され、２個の出力トランジスタ８４及び８５
にベース結合される。トランジスタ８８〜８６のエミッ
タは電源電圧ＶＢに結合する一方、出力トランジスタ８
４及び８５のコレクタは積分装Ｗ８Ｂ〜８８及び増幅装
置のオーディオ出力端子０にそれぞれ結合する。−例に
おいては出力トランジスタ８４及び８５のコレクタ電流
を、ＡＭ検波回路３２の出力電流の５倍及び１倍にそれ
ぞれ等しく選定する。

積分装置８６〜８８は電流ミラー回路８８〜８５の出力
トランジスタ８４のコレクタ及びアース間に設けたコン
デンサ２７を備え、このコンデンサは制御電圧出力端子
Ｃ８に結合し、このコンデンサの端子間に所望の利得制
御電圧が形成され１１６　ゝ る。コーンデンサ８７に並列接続した放電路は定電流源
８６を備え、この定電流源の電流は出力トランジスタ８
４のコレクタ電流に対する電流基準レベルを構成する。

このコレクタ電流が電流基準レベルを超える以前にはコ
ンデンサ８７の電圧の増　大は起らない。このコレクタ
電流がこの直流基準　；レベルより大きい限りコンデン
サ８７０ｆｌｉｌ：圧は増　ミ゛太し続けるので、コン
デンサ８７の電圧はこのコさと、このコレクタ電流が直
流基準レベルを超え　５、でいる持続時間との双方に左
右される。またコン　０・箋 デンサ８７は電圧制限器として作動するダイオ　゛−ド
８８を介して安定化電圧％■Ｂにも結合し、前少した場
合、制御電圧出力端子Ｏにおけるコン”　ヨ記コレクタ
電流が電流基準レベルより低い値に減からダイオード順
方向電圧を差し引いた電圧（以　コ゛デンサ電圧即ち制
御電圧がこの安定化電圧局ＶＢ後、制御電圧の限界値と
して示す）より一層減少　□するのが防止される。

入力レベルが低い場合即ち小さい振幅を有する入力信号
に対しては制御電圧は閾電圧入力端子Ｔ０及びＴｆＡに
おける第１及び第２閾電圧より著しく低いので、トラン
ジスタ８及び２８はしゃ断され、電流源１．２及び１９
〜２１からの電流はトランジスタ４及び２８を流れる。

従って２個の利得制御増幅段１〜８及び１９〜２８は信
号入力端子Ｓ１１．Ｓｌ、から信号出力端子”’ＯＲ＃
　８０１１にわたり最大利得を発生する。

この入力レベルが増大すると出力トランジスタ８４のコ
レクタにおける電流ミラー回路８８〜８５の出力電流も
増大し、この出力電流が定電流源８６の電流によって決
まる電流基準レベルを超えた後、この電流基準レベルを
超えている限りこの出力電流によりコンデンサ８７が充
電される。その結果コンデンサの電圧が前記限界値から
増大し、従って制御入力端子Ｃ０及びＣ２における制御
電圧制御電圧の前記増大においては制御電圧はまず第２
閾電圧を越え、第２利得制御増幅段１９〜２８の利得が
減少する一方、第１利得制御増幅段１〜８は最大利得を
維持する。制御電圧が更に増大すると第２利得制御増幅
段１９〜２８の利得が更に減少し、遂にはこの利得制御
増幅段はしゃ断され、この状態においては電流源１９〜
２１からの電流はほぼ全てトランジスタ２２を流れ、ト
ランジスタ２８は非導通となり、この第２利得制御増幅
段１９〜２８の利得制御が終了する。従って信号出力端
子Ｓ。Ｉ２における出力信号振幅は信号分路回路１７〜
１８の無制御出力電流及びコレクタ抵抗２７及び２８の
値によって決まる。

このように信号出力端子Ｓ。、における出力信号に発生
する無制御成分を適切に選定して、主としてこの無制御
成分により前記出力信号の振幅が決定される瞬時におけ
る第２利得制御増幅段１９〜２８の利得減少が依然十分
小さくて緩衝増幅器１０〜２１の過駆動を防止し、信号
出力端子Ｓ。２における動作信号出力レベルを維持する
ようにするのが好適である。

制御電圧が更に増大すると２つの利得制御増幅（１９） 段の制御範囲の間のいわゆる分離領域を通過し、この制
御範囲は例えば、許容誤差のばらつき、周囲要因及び経
時変化によって起る閾電圧のずれに起因して前記制御範
囲がオーバーラツプするのを防止するため十分大きくす
る必要がある。しかし、この分離領域では利得制御は行
われない。制御電圧の増大は入力レベルの増大によって
生じるだけでなく、この出力レベルの発生する持続時間
によっても決まるので、特に積分回路を適切に構成配置
すればこの分離領域における利得制御の欠如は出力レベ
ルに著しい影響を及ぼすことはない。

制御電圧が第１閾電圧を超えた後更に増大した場合第１
利得制御増幅段１〜８の利得減少は、第２利得制御増幅
段１９〜２８につき上述した所と同一態様で起る。第１
利得制御増幅段１〜８は分路されていないから、原理的
にはこの第１利得制御増幅段１〜８がしゃ断されるまで
利得は減少し続けることができる。しかし実際にはかか
る事態は起らず、第１利得制御増幅段１〜８の制御範囲
の限界は図示しない先行段がクリップされる入力信号レ
ベルの値によって決まる。

人力レベルの減少時には、出力トランジスタ８４のコレ
クタにおける電流ミラー回路８８〜８５の電流が電流基
準レベルより小さくなりコンデンサ８７が放電するまで
制御電圧は減少しない。そして減少する制御電圧によっ
て、遅延された利得増大が生じ、まず第１利得制御増幅
段１〜８の利得がその最大値に増大し、次いで分離領域
を通過した後第２利得制御増幅段１９〜２８の利得増大
力Ｉ起る。

制御電圧の減少はダイオード２８により制限して、コン
デンサ８７の過大な充電時間に起因する制御遅延を防止
するようにする。

本実施例の具体例において使用した素子の値を次に示す
。

抵抗　値（巧　コンデンサ　値（Ｆ）　Ｉｔ流源　電流
（ｍＡ）２　６８０　９　［ｉｐ　８６　０．１９８　
１に１　２９　８０ｐ １２　４７Ｋ　８７　２２／ｕ １８　５に６ １４　４に １５　２２に １６　１８０ ２０　１８０ １８　２に２ ２７　１００ ２８　１に ８９　１５０ ４０　４に 第２図は８０％の変調深度で１０．７　ＭＨｚ搬送波を
振幅変調した４　００　Ｈｚ試験信号の種々の特性を入
力レベル（Ｖｉｎ　）の関数として示し、即ち曲線１は
出力レベル（Ｖｏ）の変化を示し、曲＠２は２．５ＫＨ
ｚの帯域幅において測定した雑音レベルの変化を示し、
曲線８は第１図に示した増幅装置の実施例の二次高調波
歪の変化を示す。

この増幅装置の制御範囲（約８０〜１１０　ｃｌＢ　）
においては出力レベル（曲線１）は安定値（ＯｔｉＢ）
から殆んどずれることがなく、雑音（曲ｍ２）は、利得
が減少すると共に著しく減少し、かつ二次高調波歪（曲
線８）はほぼ一定に維持される。

本発明は上に詳細に述べた図示の実施例に限定されるも
のでないこと勿論である。本発明の着想を適用するため
には、例えば、緩衝増幅器１０〜２１の利得を第２利得
制御増幅段の最大利得減少に関連させる必要はなく、緩
衝増幅器ｌＯ〜２１を２個の固定、並列増幅段即ち前記
第２利得制御増幅段に対する入力信号を発生する増幅段
及び信号分路回路として作動する増幅段（１に等しい利
得を有することができ、従って接続ラインによって置換
することができる）で置換すること、並びに第１及び第
２制御増幅段及び積分装置として当業者に明らかな代替
回路を使用することの一方又は両方を実施することがで
きる。

【図面の簡単な説明】

第１図は本発明の実施例をブロックと共に示す回路図、 第２図は第、１図の作動説明図である。 １〜８・・・第１利得制御増幅段 １０〜２１・・・線形負帰還緩衝増幅器１９〜２８・・
・第２利得制御増幅段 ８０・・・線形緩衝増幅器 ８１・・・ＩＦ帯域通過フィルタ ８２・・・ＡＭ検波回路 ８８〜８５・・・電流ミラー回路 ８６〜８８・・・積分装置 （２４）

Claims (1)

1. 【特許請求の範囲】 Ｌ　第１及び第２利得制御増幅段叔ＡＭ検波回路と、第
   １及び第２利得制御増幅段に対する制御電圧を発生する
   積分装置とを縦続配置して備え、更に、入力レベルが増
   大する際第１利得制御増幅段の制御の開始を第２利得制
   御増幅段の制御の開始に対し遅延するため第１及び第２
   閾屯圧を発生する閾装置を備える利得制御増幅装置にお
   いて、ＡＭ検波回路により、検波された信号のレベルに
   応じて変化する電流を発生し、この電流を積分装置のコ
   ンデンサに供給して、この電流の積分に応じて変化する
   制御電圧を発生させて第１及び第２利得制御増幅段の制
   御入力端子に供給し、第２利得制御増幅段を信号分路回
   路によって分路し、かつ第２利得制御増幅段の動作を信
   号レベルが増大する際第１利得制御増幅段の制御開始以
   前に阻止するよう構成したことを特徴とする利得制御増
   幅装置。 魚　信号分路回路が一定利得を有する増幅段を備え、そ
   の入力端子を第１利得制御増幅段の出力端子に結合し、
   かつその出力端子を第２　・利得制御増幅段の出力端子
   と共にＡＭ検波回路に接続する特許請求の範囲第１項記
   載の利得制御増幅装置。 ＆　第１及び第２利得制御増幅段の各々が共通エミッタ
   リード線における信号電流源を有するエミッタ結合トラ
   ンジスタ対を備え、信号電流源の入力端子が関連する利
   得制御増幅段の信号入力端子を構成する特許請求の範囲
   第１又は２項記載の利得制御増幅装置において、第１及
   び第２利得制御増幅段の各々のトランジスタ対の一方の
   ベース電極を積分装置に結合シテ一方のベース電極に制
   御電圧を供給し、かつ第１及び第２利得制御増幅段の各
   々のト第２閾屯圧を供給し、第２利得制御増幅段のラン
   ジスタ対の他方ベース電極を閾装置の出力端子に結合し
   て他方ベース電極に第１及び信号電流源硼号分路回路に
   も結合する利得制御増幅装置。 表　積分装置が、制御範囲外での制御電圧変化を制限す
   る電圧制限器を備える特許請求の範囲第１乃至８項中の
   いずれか一項記載の利得制御増幅装置。 五　第１及び第２利得制御増幅段の少なくとも一方が電
   流ミラー回路を備え、その制御入力端子をトランジスタ
   対の制御トランジスタのコレクタに結合し、この電流ミ
   ラー回路により制御トランジスタに対するベースｍ流を
   発生する特許請求の範囲第３項記載の利得制御増幅装置
   。