JPS6335121B2 - - Google Patents

Info

Publication number
JPS6335121B2
JPS6335121B2 JP56099559A JP9955981A JPS6335121B2 JP S6335121 B2 JPS6335121 B2 JP S6335121B2 JP 56099559 A JP56099559 A JP 56099559A JP 9955981 A JP9955981 A JP 9955981A JP S6335121 B2 JPS6335121 B2 JP S6335121B2
Authority
JP
Japan
Prior art keywords
amplification
transistor
coupled
impedance
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56099559A
Other languages
English (en)
Other versions
JPS5744310A (en
Inventor
Rudorufu Haafuoodo Jatsuku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS5744310A publication Critical patent/JPS5744310A/ja
Publication of JPS6335121B2 publication Critical patent/JPS6335121B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3052Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3063Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver using at least one transistor as controlling device, the transistor being used as a variable impedance device

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Television Receiver Circuits (AREA)

Description

【発明の詳細な説明】 この発明はテレビジヨン中間周波(IF)増幅
器、特に2つの利得制御技法をうまく組合せて相
互変調と振幅歪が極めて小さく電力消費の少ない
利点を持つ高利得の増幅方式を構成した多段IF
増幅器に関する。
通常のテレビジヨンIF増幅部では、一般に数
個の増幅段を縦続接続して同調器および混合回路
から受信したIF信号を高増幅度で増幅するよう
になつている。受信されたIF信号はその強度が
変化するものがあるから、通常1つまたはそれ以
上の増幅段を利得制御して最終増幅段が実質的に
一定強度の信号をビデオ検波器に供給するように
している。
しかし利得制御される段の利得が普通の順方向
または逆方向の利得制御によつて変ると、増幅段
の動作点がその段に流れる直流電流の変化と共に
不可避的に変る。この直流動作点の移動は、各増
幅器が最近の通常技法のように互いに直流結合さ
れていると、その増幅器の次段に印加される。直
流電流の変化は縦続増幅段を通つて伝播するた
め、これは後続段の動作点の不都合な変化をもた
らす。その上その直流電流によつて増幅された信
号の直流レベルの変化を生じ、これがビデオ検波
器やAGC系の動作に悪影響することがある。従
つて、増幅装置の動作点が変動しないような方法
でIF増幅器の利得を制御することが望ましい。
この発明の原理によるIF増幅器では、増幅ト
ランジスタの負荷およびエミツタ負帰還インピー
ダンスとして結合された可変インピーダンス装置
の交流インピーダンスを変えることにより利得制
御が行われ、その可変インピーダンス装置に可変
直流利得制御電流が印加されるが、この直流利得
制御電流の実質的全部はその可変インピーダンス
装置を介して増幅トランジスタとは別の電流路に
流れ、これによつてその増幅トランジスタの動作
点の著しい変化が防がれる。各段の動作点は利得
制御中実質的に影響を受けないため、各段を実質
的に一定の最適バイアス点で動作するように設計
することができる。
この発明の増幅器に用いる可変インピーダンス
装置は、増幅トランジスタのコレクタ負荷または
エミツタインピーダンスとして接続する。コレク
タ負荷として用いる場合は増幅器の負荷線を変え
ることにより利得制御ができ、エミツタインピー
ダンスとして用いる場合は可変エミツタ負帰還に
よつて利得制御ができる。すなわち可変コレクタ
負荷増幅段の利得を下げるには可変インピーダン
ス装置に供給している利得制御電流を増し、エミ
ツタ負帰還増幅段の利得を下げるにはその電流を
減ずる。可変コレクタ負荷段だけを用いる場合は
最小利得状態で最大の利得制御電流を要し、エミ
ツタ負帰還段だけを用いる場合は最大利得状態で
利得制御電流が最大になる。この発明の他の観点
によれば、この2つの利得制御技法を各別の増幅
段に用いて利得制御過程の任意の点で必要な利得
制御電流の最大値を減じ、これによつてその系の
電力消費を減ずる。
この発明によるテレビジヨン中間周波増幅装置
は、カスケード結合された第1及び第2の増幅段
(例えば後述の増幅段1,200)を含み:第1
の増幅段は、共通エミツタ構成に結合された第1
の増幅トランジスタ(例えば後述のトランジスタ
10,12)と;その第1の増幅トランジスタの
コレクタと供給電位源(例えば後述のバイアス電
源70)との間に結合されていて、それらの間に
おいて第1の直流を通す第1のインピーダンス
(例えば後述の抵抗18,20)と;その第1の
インピーダンスに分路結合された第1の利得制御
手段と;を有し、上記第1の増幅段とカスケード
(以下、縦続という)結合された上記第2の増幅
段は、共通エミツタ構成に結合された第2の増幅
トランジスタ(例えば後述のトランジスタ21
0,212)と;その第2の増幅段トランジスタ
のエミツタと信号基準電位点との間に結合されて
いて、それらの間において第2の直流を通す第2
のインピーダンス(例えば後述の抵抗262,2
64,266)と;その第2のインピーダンスに
分路結合された第2の利得制御手段と;を有し、
上記第1及び第2の増幅段は直流結合されてい
る。
そして、上記第1の利得制御手段は第1の可変
インピーダンス・トランジスタ(例えば後述の可
変インピーダンス装置14,16)を含み、その
トランジスタは上記第1の増幅トランジスタのコ
レクタに結合されたベースと、上記第1のインピ
ーダンスに対して効果的な分路をなすインピーダ
ンスであつて上記第1の可変インピーダンス・ト
ランジスタのエミツタに供給される制御電流の関
数として変化するインピーダンスを呈するベース
―エミツタ接合とを有するようにされており;上
記第2の利得制御手段は第2の可変インピーダン
ス・トランジスタ(例えば後述の可変インピーダ
ンス装置214,216)を含み、そのトランジ
スタは上記第2の増幅トランジスタのエミツタに
結合されたベースと、上記第2の可変インピーダ
ンス・トランジスタのエミツタに供給される制御
電流の関数として変化するインピーダンスを呈す
るベース―エミツタ接合とを有するようにされて
おり;上記第1の増幅段の利得は上記第1の可変
インピーダンス・トランジスタのエミツタに供給
される上記制御電流の増加と共に減少し、上記第
2の増幅段の利得は上記第2の可変インピーダン
ス・トランジスタのエミツタに供給される上記制
御電流の増加と共に増加するようにされている。
この発明の推奨実施例においては、IF増幅器
に3つの利得制御段が用いられる。その最初2つ
の段が可変コレクタ負荷型利得制御を用い、最後
の段が制御エミツタ負帰還を用いる。可変インピ
ーダンス装置は最後の段のエミツタ回路に結合さ
れるから、高レベルの信号が発生する第3段のト
ランジスタのコレクタ電極に結合されたとき起り
得る振幅の相互変調を増幅された信号に導入しな
い。この推奨実施例はまたは第1段および第2段
が供給するIF信号が最大振幅に達する前に最終
段の可変インピーダンス装置が遮断される遂次利
得低下方式を用いて、さらに最終段の装置が大信
号下で増幅信号に歪を導入しないようにしてい
る。
以下添付図面を参照しつつこの発明をさらに詳
細に説明する。
第1図において、3つの差動IF増幅段1,1
00,200が縦続接続され、その第3段200
と第1段1との間に帰還路300が挿入されてい
る。緩衝トランジスタ50,52のコレクタがバ
イアス電源70に結合され、その各コレクタ電極
が増幅トランジスタ10,12のベースに結合さ
れている。トランジスタ50と10および52と
12とエミツタ・ベース接続点のバイアスは抵抗
54,56,58を介して印加され、トランジス
タ10,12のエミツタの直流接地電路は抵抗6
6,67,69とピンチ抵抗68によつて与えら
れている。ピンチ抵抗68はまた第1段のトラン
ジスタのβのばらつきを安定化させる働らきもす
る。このばらつきはこの増幅器を集積回路として
量産するときに各回路相互間に生ずるものであ
る。
トランジスタ10,12の交流エミツタインピ
ーダンスはそのエミツタ間に並列に接続された抵
抗62とピーキングコンデンサ64に支配され
る。各増幅トランジスタ10はたは12はそのコ
レクタとバイアス電源70の間に結合された抵抗
18または20を含む負荷インピーダンスを持
つ。トランジスタ10のコレクタは可変インピー
ダンス装置14のベースに結合され、トランジス
タ12のコレクタは可変インピーダンス装置16
のベースに結合されている。可変インピーダンス
装置14,16のコレクタは基準電位点(大地)
に接続され、エミツタは共に抵抗22を介して
AGC装置40に結合されて制御電流を受ける。
増幅トランジスタ10,12のコレクタの出力
信号は第2の増幅段100の緩衝トランジスタ1
50,152のベースに直流結合されている。第
2の増幅段100は第1の増幅段1と同様に構成
され、同様の回路素子には第1段の対応素子の引
用数字に100を加算した数字が添付されている。
第2段100はピーキングコンデンサまたはピン
チ抵抗を含まない点で第1段と異る。エミツタ抵
抗169と大地の間には順方向バイアスダイオー
ド170が結合され、これが第2段の増幅および
緩衝トランジスタと共働してトランジスタ10,
12のコレクタにバイアスおよび温度安定用の
3Vbe直流電位をを印加する。トランジスタ10
のコレクタはトランジスタ150,110のベー
ス・エミツタ接合とダイオード170の接合によ
り直流バイアスされ、同様にトランジスタ12の
コレクタはトランジスタ152,112のベー
ス・エミツタ接合とダイオード170の接合によ
つて直流バイアスされている。
第1および第2の増幅段1,100の構成およ
び動作は1980年4月23日付米国特許願第143032号
明細書に詳示されている。それによると増幅段の
利得は可変インピーダンス装置14,16および
114,116に印加される電圧、従つてそれを
流れる電流を変えると変る。最大利得状態ではそ
の装置に電流が殆んどまたは全く供給されず、そ
のベース・エミツタ間交流インピーダンスは比較
的高い。この装置のインピーダンスは各コレクタ
負荷抵抗18,20,118または120に並列
で、その組合せインピーダンスが増幅段の負荷線
を決定する。増幅器に供給されるIF信号の振幅
が増大すると、AGC装置40から可変インピー
ダンス装置に供給される電流も増大し、電荷が装
置のベース・エミツタ領域に蓄積されるためその
ベース・エミツタインピーダンスが低下する。こ
の装置のインピーダンスの低下のために増幅にト
ランジスタ10,12,110,112のコレク
タインピーダンスが低下し、これによつてその負
荷線が利得の低い側に移動する。増幅段が完全な
利得低下状態にあるときは可変インピーダンス装
置に供給される電流が数mA程度の最大値に達す
る。AGC装置40から供給される電流に対する
1次電流路は可変インピーダンス装置14,1
6,114,116のエミツタ・コレクタ電路を
を通る。これによりAGC装置から増幅トランジ
スタ10,12,110,112のコレクタに直
流利得制御電流が実質的に流れない。従つて増幅
段の利得制御範囲に亘り増幅トランジスタの直流
バイアスは実質的に一定である。
第2段の増幅トランジスタ110,112のコ
レクタは第3の増幅段200の緩衝トランジスタ
250,252のベースにそれぞれ直流結合され
ている。緩衝トランジスタ250,252のコレ
クタはバイアス電源70からバイアス電圧を受け
るように結合され、そのエミツタは抵抗254,
256,258を介して接地されている。緩衝ト
ランジスタ250,252のエミツタはまた増幅
トランジスタ210,212のベースにそれぞれ
接続されている。
増幅トランジスタ210,212のコレクタは
それぞれ負荷抵抗218,220を介してバイア
ス電源70に結合され、エミツタは抵抗262,
264,266を介して接地されている。順方向
バイアスダイオード270は抵抗266と大地と
の間に結合され、ダイオードと同様に緩衝および
増幅トランジスタ250,252,210,21
2と共働して第2段の増幅トランジスタ110,
112のコレクタに3Vbeの零入力直流電圧をを
印加する。
トランジスタ210,212のエミツタ間には
抵抗260が結合され、そのエミツタはまた各可
変インピーダンス装置214,216のベースに
結合されている。可変インピーダンス装置21
4,216のコレクタは接地され、そのエミツタ
は抵抗222を介してAGC装置40から利得制
御電流を受けるように結合されている。
第3の増幅段200は1980年4月23日付米国特
許願第143035号明細書記載の増幅器と同様に動作
する。
簡単に言えば、各増幅トランジスタのエミツタ
抵抗は(プツシユプルIF信号に応じる増幅トラ
ンジスタの相補型動作により)抵抗260の値の
1/2を可変インピーダンス装置のベース・エミツ
タ間インピーダンスと今1つのバイアス抵抗とに
並列に含んでいる。可変インピーダンス装置21
4,216は可変インピーダンス装置14,1
6,114,116と同様に構成することがで
き、AGC装置40から供給される電流が増大す
るにつれて低下するベース・エミツタ間交流イン
ピーダンスを特徴とする。第3の増幅段200の
最大利得状態では、可変インピーダンス装置に供
給される電流が最大になり、このため増幅トラン
ジスタ214,216のエミツタインピーダンス
が低下し、エミツタ負帰還レベルが比較的低くな
る。増幅器の利得制御範囲をその最低利得状態に
向つて移動させると、可変インピーダンス装置に
供給される電流が減少し、その装置によつて増幅
トランジスタに与えられる交流インピーダンスが
上昇する。エミツタ負帰還が増大し、これによつ
て増幅器の利得が低下する。前述の可変インピー
ダンス装置の場合のように、AGC装置40から
供給される制御電流に対する1次電流路は装置2
14,216のエミツタ・コレクタ電路を通り、
増幅器の利得制御範囲に亘つて増幅トランジスタ
210,212の直流バイアスの変化を最小にす
る。
増幅されたIF信号はコレクタ負荷抵抗218,
220の両端間に発生し、トランジスタ210,
212のコレクタからトランジスタ301,30
3を介してビデオ検波器400に印加される。ト
ランジスタ301,303はエミツタホロワ型に
結合され、そのコレクタがバイアス電源70から
バイアス電位を受けるように結合され、エミツタ
がそれぞれ抵抗304,306を介して接地され
ている。これらのトランジスタは第3の増幅段2
00の負荷抵抗218,220をビデオ検波器の
入力インピーダンスから緩衝する。トランジスタ
301,303のエミツタはまた帰還路300に
結合されている。このトランジスタ301,30
3は第1段のトランジスタ10,50,12,5
2および帰還路300と共働してトランジスタ2
10,212のコレクタに3Vbeの零入力直流電
圧を供給する。
帰還路300はそれぞれ平衡増幅器構成の両辺
を成す2つの直流電路を含み、トランジスタ30
1のエミツタと第1段のトランジスタ52のベー
スとの間に抵抗318,314,324,328
の直列接続より成る第1の帰還路が接続され、ト
ランジスタ303のエミツタとトランジスタ50
のベースとの間に抵抗310,316,326,
330の直列接続より成る第2の帰還路が接続さ
れている。
帰還路300はまた段1の入力から増幅された
出力IF信号を減結合する2つの減結合回路網を
含んでいる。第1の減結合回路網は緩衝抵抗31
0,318とコンデンサ312を含み、第2の減
結合回路網は緩衝抵抗314,316と側路コン
デンサ322,320を含む。抵抗310,31
8はトランジスタ301,303のエミツタの出
力をコンデンサ312から絶縁する。コンデンサ
312は2つの直流電路の間に結合され、2つの
電路に生ずる相補IF信号を著しく減衰する。コ
ンデンサ312の2つの極板に生ずる残りのIF
信号成分はすべてここで緩衝抵抗314,316
を介して側路コンデンサ322,320に印加さ
れる。この側路コンデンサ322,320はここ
で残りのIF信号をすべて大地に分流する。この
減結合回路網は所要のIF信号の範囲より低いブ
レーク点を持つIF信号の低減フイルタとして働
らき、実質的に僅かの直流信号が緩衝抵抗32
4,326に印加されるようにする。この抵抗の
値は直流帰還信号が第1段1における帰還補償の
所要量を与えるレベルを超えて減衰されないよう
に選ばれる。
緩衝抵抗324,326はそれぞれ端子33
4,332および絶縁抵抗328,330を介し
て入力トランジスタ52,50に結合され、端子
332,334の間には側路コンデンサ333が
結合されている。絶縁抵抗328,330は側路
コンデンサ333から第1増幅段の入力を絶縁す
る働らきをする。側路コンデンサ333は抵抗3
24,314,318および326,316,3
10と共にIF増幅器と帰還ループの利得1の点
を決定し、その系の安定度を保証する。この帰還
ループは1980年6月26日付米国特許第163144号明
細書にさらに詳述されている。
若干の従来法のIF増幅方式と異り、この発明
のIF増幅器は帰還路300に増幅器を追加する
必要がない。この追加の増幅器は従来法の構成で
はエミツタ負帰還型増幅段の専用による低直流利
得が特徴のため必要であつた。これらの段の利得
が低下すると直流利得も低下し、従つて直流帰還
信号を増幅するためにその追加の増幅器を要す
る。この発明の3つの増幅段の中で第3段だけが
エミツタ負帰還利得制御を用いている。この第3
段の直流利得は、この段に高入力インピーダンス
と約10dBの低周波数利得を与えるエミツタ抵抗
260,262,264に支配される。第1およ
び第2の増幅段は利得制御のための負荷線の変化
に依存し、約20dBの直流利得をそれぞれ有する。
この3つの縦続段の直流利得は利得制御の全範囲
に亘つて極めて一定で、全範囲において6dB以上
の変化がないことが判つている。この直流利得の
安定度は、その制御によつて増幅トランジスタの
直流バイアスに実質的な影響を及ぼさない可変イ
ンピーダンス装置の使用の結果、その増幅段の不
変直流バイアスに寄与している。
最初2つの増幅段でコレクタ制御の可変負荷線
利得制御を用い、第3段で制御エミツタ負帰還を
用いることにより、利得制御に要する最大電流
量、従つてこの発明のIF増幅方式の電力消費が
低減される。最初2つの段の可変インピーダンス
装置にはAGC装置40の共通端子42を介して
制御電流が供給される。この2つの段の利得は制
御電流を増すと低下する。第3段の可変インピー
ダンス装置には別の端子44を介して制御電流が
供給される。この段の利得はAGC装置40から
の制御電流を減じると低下する。
この発明のIF増幅方式の制御電流効果の1例
を第2図に示す。図において実線502は第1図
の方式の利得制御範囲における制御電流の大きさ
を示し、破線504は従来法の完全エミツタ負帰
還制御方式に必要な制御電流の大きさを示し、点
線506は全コレクタ制御型負荷線変化式利得制
御IF増幅器に必要な制御電流の大きさを表わす。
この例では増幅器の利得が最大から最小に向つて
引下げられ、第3段の利得がまず引下げられた後
に第1段と第2段の利得が同時に引下げれると仮
定する。
3つの増幅段をすべて従来法のエミツタ負帰還
型にすなわち第3段200で示される制御エミツ
タ負帰還段を用いて構成しようとすれば、この3
つの段が最大利得時にすべて同時に第2図に例示
するように各段8mA合計24mAの最大利得制御電
流を要する。利得制御範囲を最小利得の方に移動
すると破線504のようにその制御電流が24mA
から0mAに減少する。同様に3段全部を段1お
よび100と同様にコレクタ結合型制御インピー
ダンス装置を用いて構成すれば、最大利得動作で
は制御電流が不要であるが、最小利得時に全部で
24mAが必要である。
しかし第1図の構成では最大利得時にコレクタ
制御段が利得制御電流を要せず、第3段がその最
大電流8mAを要するに過ぎない。利得が低下し
て行くと、第3段に供給される制御電流がその利
得低下過程の初期に0まで減少する。第3段の利
得が完全に低下したときAGC装置は増幅器に制
御電流を供給していない。利得低下過程の以後の
部分では利得制御範囲を最小利得状態に向つて移
動するに従つて第1段および第2段に印加される
電流が増大する。最後に最低利得状態において第
1段と第2段が16mAの制御電流を分坦する。す
なわち制御電流の需要が16mAを超すことがな
く、これが他の構成における最大電流需要24mA
に対する進歩性である。
制御電流直線502は図示のように第3段の供
給電流が0に達し、第1段および第2段へ電流が
流れ始める点で方向を変えるが、制御過程に全く
不連続なく第3段から第1段およ第2段への利得
制御の遷移を確実に行うにはAGC装置の精密な
制御を必要とする。しかし第1図の構成の実際の
実施例においてこのような精度を達成することは
容易でない。従つてこの発明の推奨実施例では、
第3段への制御電流を約4mAに減じ、その点で
制御電流が第1段と第2段に流れ始めるようにな
つている。これによつて第3段から第1段および
第2段への利得制御の遷移が円滑に行われる。然
る後第3段への制御電流を0に減じ、第1段と第
2段に電流を増大させつつ供給する。この第1段
および第2段への制御電流は最小利得状態におい
て最大値16mAに達する。
第1図の回路に用いられる利得制御過程は上述
の例で示したものと同じである必要はない。
例えば各増幅段を同時に利得制御してもよい
し、任意の順序で利得制御してもよい。また各段
を第1図に示すように第1段と第2段をコレクタ
制御し第3段をエミツタ制御する以外の順序でコ
レクタまたはエミツタ利得制御することもでき
る。しかし第1段をコレクタ制御、第3段をエミ
ツタ制御にした第1図の回路が好ましい。第1段
にコレクタ負荷として可変インピーダンス装置を
結合することにより、第1段の入力インピーダン
スは利得制御範囲内で実質的に一定に保たれる。
入力インピーダンスが安定していると、テレビ受
像機の各種選択度回路に第1の増幅段に制御エミ
ツタ負帰還を用いると起ることのある誤同調が全
く起らないからこれは重要である。さらに第3段
の増幅トランジスタ210,212のコレクタに
は最高レベルの増幅されたIF信号が生じる。こ
れらのトランジスタのエミツタ回路の代りにコレ
クタ回路に可変インピーダンス装置を結合する
と、装置に高レベルのIF信号を印加したとき出
力信号に相互変調歪が入ることがあるが、これは
第3の増幅段200の制御エミツタ負帰還にこの
装置を用いることにより防止される。最後に、第
2図について説明した例におけるように第3段の
利得をまず引下げることにより、第2段から第3
段に印加された信号のレベルがまだ低いときに可
変インピーダンス装置214,216が遮断され
る。従つて強信号状態において相互変調歪が最も
起き易いときに装置214,216が遮断され
て、これらの装置の制御によつてこの系に相互変
調歪が導入される事後の可能性をなくする。
【図面の簡単な説明】
第1図はこの発明の原理によつて構成された3
段IF増幅器を示す部分ブロツク回路図、第2図
は第1図の回路の利得制御電流需要を示す図表で
ある。 1,200……第1及び第2の増幅段、10,
12……第1の増幅トランジスタ、14,16…
…第1の可変インピーダンス・トランジスタ、1
8,20……第1のインピーダンス、70……供
給電位源、210,212……第2の増幅トラン
ジスタ、214,216……第2の可変インピー
ダンス・トランジスタ、262,264,266
……第2のインピーダンス。

Claims (1)

  1. 【特許請求の範囲】 1 カスケード結合された第1及び第2の増幅段
    を含むテレビジヨン中間周波増幅装置であつて、 上記第1の増幅段は、共通エミツタ構成に結合
    された第1の増幅トランジスタと;その第1の増
    幅トランジスタのコレクタと供給電位源との間に
    結合されていて、それらの間において第1の直流
    を通す第1のインピーダンスと;その第1のイン
    ピーダンスに分路結合された第1の利得制御手段
    と;を有し、 上記第1の増幅段とカスケード結合された上記
    第2の増幅段は、共通エミツタ構成に結合された
    第2の増幅トランジスタと;その第2の増幅トラ
    ンジスタのエミツタと信号基準電位点との間に結
    合されていて、それらの間において第2の直流を
    通す第2のインピーダンスと;その第2のインピ
    ーダンスに分路結合された第2の利得制御手段
    と;を有し、 上記第1及び第2の増幅段は直流結合されてお
    り、 上記第1の利得制御手段は第1の可変インピー
    ダンス・トランジスタを含み、そのトランジスタ
    は上記第1の増幅トランジスタのコレクタに結合
    されたベースと、上記第1のインピーダンスに対
    して効果的な分路をなすインピーダンスであつて
    上記第1の可変インピーダンス・トランジスタの
    エミツタに供給される制御電流の関数として変化
    するインピーダンスを呈するベース―エミツタ接
    合とを有するようにされており、 上記第2の利得制御手段は第2の可変インピー
    ダンス・トランジスタを含み、そのトランジスタ
    は上記第2の増幅トランジスタのエミツタに結合
    されたベースと、上記第2の可変インピーダン
    ス・トランジスタのエミツタに供給される制御電
    流の関数として変化するインピーダンスを呈する
    ベース―エミツタ接合とを有するようにされてお
    り、 上記第1の増幅段の利得は上記第1の可変イン
    ピーダンス・トランジスタのエミツタに供給され
    る上記制御電流の増加と共に減少し、上記第2の
    増幅段の利得は上記第2の可変インピーダンス・
    トランジスタのエミツタに供給される上記制御電
    流の増加と共に増加する、 ようにされたテレビジヨン中間周波増幅装置。
JP56099559A 1980-06-26 1981-06-25 Televison intermediate frequency amplifying system Granted JPS5744310A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/163,143 US4366443A (en) 1980-06-26 1980-06-26 Television intermediate frequency amplifier

Publications (2)

Publication Number Publication Date
JPS5744310A JPS5744310A (en) 1982-03-12
JPS6335121B2 true JPS6335121B2 (ja) 1988-07-13

Family

ID=22588672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56099559A Granted JPS5744310A (en) 1980-06-26 1981-06-25 Televison intermediate frequency amplifying system

Country Status (9)

Country Link
US (1) US4366443A (ja)
JP (1) JPS5744310A (ja)
AT (1) AT395501B (ja)
AU (1) AU539565B2 (ja)
CA (1) CA1168320A (ja)
DE (1) DE3125199A1 (ja)
FR (1) FR2485848B1 (ja)
GB (1) GB2079078B (ja)
IT (1) IT1136891B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342005A (en) * 1980-06-26 1982-07-27 Rca Corporation Television intermediate frequency amplifier with feedback stabilization
JPS6022814A (ja) * 1983-07-19 1985-02-05 Nec Corp 集積回路
US5305109A (en) * 1992-09-08 1994-04-19 Samsung Electronics Co., Ltd. Parallel untuned video if amplifiers supplied signals from TV 1st detector via respective input filters
US5365279A (en) * 1992-09-08 1994-11-15 Samsung Electronics Co., Ltd. Using D-C feedback with on-chip filtering to balance I-F drive to second detector in monolithic IC
US5471665A (en) * 1994-10-18 1995-11-28 Motorola, Inc. Differential DC offset compensation circuit
US11735902B2 (en) 2020-03-24 2023-08-22 Analog Devices International Unlimited Company Bipolar junction transistor heater circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB673258A (en) * 1949-05-28 1952-06-04 Rca Corp Improvements in signal amplitude control systems employing semi-conductor devices
GB936629A (en) * 1960-10-03 1963-09-11 Secr Aviation Improvements in and relating to amplifiers employing transistors
DE1192703B (de) * 1964-01-04 1965-05-13 Standard Elektrik Lorenz Ag Schaltungsanordnung zur Auf- und Abwaertsregelung eines zweistufigen Transistorverstaerkers
US3331028A (en) * 1965-01-21 1967-07-11 Avco Corp Multistage transistor amplifier in which the impedances of the various stages are successively varied to control gain
US3641450A (en) * 1970-12-15 1972-02-08 Motorola Inc Gain controlled differential amplifier circuit
JPS52153651A (en) * 1976-06-17 1977-12-20 Sony Corp Gain changing circuit

Also Published As

Publication number Publication date
DE3125199C2 (ja) 1987-04-30
AU7198881A (en) 1982-01-07
DE3125199A1 (de) 1982-04-01
GB2079078B (en) 1984-03-07
IT8122497A0 (it) 1981-06-22
IT1136891B (it) 1986-09-03
ATA286381A (de) 1992-05-15
US4366443A (en) 1982-12-28
CA1168320A (en) 1984-05-29
AU539565B2 (en) 1984-10-04
JPS5744310A (en) 1982-03-12
FR2485848A1 (fr) 1981-12-31
FR2485848B1 (fr) 1985-10-25
GB2079078A (en) 1982-01-13
AT395501B (de) 1993-01-25

Similar Documents

Publication Publication Date Title
US3641450A (en) Gain controlled differential amplifier circuit
US3512096A (en) Transistor circuit having stabilized output d.c. level
US4096517A (en) Video amplifier
US4406990A (en) Direct coupled DC amplification circuit
US4547744A (en) Integrated amplifier arrangement
JPH07162248A (ja) 差動増幅器
US4344043A (en) Variable load impedance gain-controlled amplifier
KR830001876B1 (ko) 차동 증폭기용 억제회로
JPS5844803A (ja) 11/2ポ−ルオ−デイオ電力増幅器
US4107619A (en) Constant voltage - constant current high fidelity amplifier
CA1170730A (en) Television intermediate frequency amplifier with feedback stabilization
JPS6335121B2 (ja)
US4929908A (en) Gain controllable amplifier circuit
JPH05110341A (ja) 低歪差動増幅器回路
JPS63287174A (ja) テレビジョン信号増幅回路装置
US4514704A (en) Variable filter circuit
US4540953A (en) Gain control circuit for obtaining a constant output signal amplitude by attenuating an input signal amplitude
US4593252A (en) Enhanced transconductance amplifier
US4538116A (en) Output stage for an operational amplifier
US4584535A (en) Stabilized current-source circuit
US3487324A (en) Plural channel amplifier system having variable feedback means
US5166983A (en) Mute circuit for audio amplifiers
JPH0677739A (ja) 利得制御回路
US4329713A (en) Television automatic gain control system
US4513251A (en) Miller compensation for an operational amplifier