JPS6022814A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS6022814A JPS6022814A JP13140383A JP13140383A JPS6022814A JP S6022814 A JPS6022814 A JP S6022814A JP 13140383 A JP13140383 A JP 13140383A JP 13140383 A JP13140383 A JP 13140383A JP S6022814 A JPS6022814 A JP S6022814A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistor
- emitter
- differential amplifier
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路に属し、特にＩＣ化された差動増幅回
路の製造条件に起因する利得のノくラツキタ抵抗ａＬｔ
Ｃより決する。またＩＣの抵抗は従来より層抵抗（正方
形抵抗の抵抗値）を規準にしておりプロセスにより１種
類から数種類の層抵抗を使い分けて所要の抵抗値を実現
している。
路の製造条件に起因する利得のノくラツキタ抵抗ａＬｔ
Ｃより決する。またＩＣの抵抗は従来より層抵抗（正方
形抵抗の抵抗値）を規準にしておりプロセスにより１種
類から数種類の層抵抗を使い分けて所要の抵抗値を実現
している。
さてＩＣ内に高利得の差動増幅回路を構成しようとする
と当然ｆＬＬとｒｅの比を大きく取る事になる。ＩＣの
製造プロセス上数種類の層抵抗がある場合には几りとｒ
ｅの層抵抗が異なる事となる。
と当然ｆＬＬとｒｅの比を大きく取る事になる。ＩＣの
製造プロセス上数種類の層抵抗がある場合には几りとｒ
ｅの層抵抗が異なる事となる。
しかし几りとｒｅＯ層抵抗が異なると各々の製造偏差に
よる素子値のバラツキは独立となり最悪製造偏差の２乗
で利得が影響を受ける。またこの影響を避ける為無理を
して一種の層抵抗を用いると製造偏差の影響は無くなる
のであるが、抵抗の形状（タテ、ヨコ比）が著しく異な
る場合にはやはり抵抗値が影響を受け利得が所要値から
ずれる事になる。
よる素子値のバラツキは独立となり最悪製造偏差の２乗
で利得が影響を受ける。またこの影響を避ける為無理を
して一種の層抵抗を用いると製造偏差の影響は無くなる
のであるが、抵抗の形状（タテ、ヨコ比）が著しく異な
る場合にはやはり抵抗値が影響を受け利得が所要値から
ずれる事になる。
本発明は前述の様な欠点を緩和する為に抵抗比が必要な
差動増幅回路においてエミッタ抵抗をＹ→Δ変換し変換
前の抵抗値に対して数倍の値にし、同種の抵抗にてコレ
クタ抵抗及びエミッタ抵抗を実現して抵抗比が取れる様
にし製造条件により層抵抗値が変化しＣも利得変動が生
じない様にしだ差動増幅回路を提供するものである。
差動増幅回路においてエミッタ抵抗をＹ→Δ変換し変換
前の抵抗値に対して数倍の値にし、同種の抵抗にてコレ
クタ抵抗及びエミッタ抵抗を実現して抵抗比が取れる様
にし製造条件により層抵抗値が変化しＣも利得変動が生
じない様にしだ差動増幅回路を提供するものである。
本発明の構成は、集積化されコレクタ抵抗と工ミッタ抵
抗を有する差動増幅回路において該差動増幅回路を製造
するプロセス上で製造する為の層抵抗が２紳類以上ある
場合、各エミッタ抵抗のトランジスタ側の端をもう−仝
の抵抗で接経し、等測的に￥−△変換を施し、各エミッ
タ抵抗の値を尚く］−コレクタ抵抗と同じ層抵抗にてエ
ミッタ抵抗を製造する事を・°待機としている。
抗を有する差動増幅回路において該差動増幅回路を製造
するプロセス上で製造する為の層抵抗が２紳類以上ある
場合、各エミッタ抵抗のトランジスタ側の端をもう−仝
の抵抗で接経し、等測的に￥−△変換を施し、各エミッ
タ抵抗の値を尚く］−コレクタ抵抗と同じ層抵抗にてエ
ミッタ抵抗を製造する事を・°待機としている。
次に本発明の実施例について図面を参照して説明する。
第３図は本発明の実施例を表わし、トランジスタ３と３
′、コレクタ抵抗（几Ｃ）ｌと１′。
′、コレクタ抵抗（几Ｃ）ｌと１′。
エミッタ抵抗（Ｒ１シ） １０ 、１０’ 、 １０″
そして定電流′１ｙＡ４より成る。第１図は差動増幅回
路の基本形であり、そのＢＥをＹ−→△変換したものが
第３図となる。第２図は第１図に対しＹ→△変換をする
為にＢＥ２及び２′の交点より定電流源の間にヤ１−だ
に仮想抵抗比Ｅ９を追加したものである。但しＲＥ ９
を追加することに二りＹ→△変換が可能となるがＲＥ
ｇ ｘ Ｉ（転）分たけ定電流源側の電圧余裕が減少す
る事に注意を要する。第３図のＲＥ ＱＪ、下式に算出
できる。
そして定電流′１ｙＡ４より成る。第１図は差動増幅回
路の基本形であり、そのＢＥをＹ−→△変換したものが
第３図となる。第２図は第１図に対しＹ→△変換をする
為にＢＥ２及び２′の交点より定電流源の間にヤ１−だ
に仮想抵抗比Ｅ９を追加したものである。但しＲＥ ９
を追加することに二りＹ→△変換が可能となるがＲＥ
ｇ ｘ Ｉ（転）分たけ定電流源側の電圧余裕が減少す
る事に注意を要する。第３図のＲＥ ＱＪ、下式に算出
できる。
■もＥ １ｏ＝（ｚｘｆもＥ２×１も１ル２＋ＲＥ２Ｘ
ｆも１号９）／１もＥ９ａＥ１０’＝ｃ２Ｘａｇ２Ｘａ
Ｅ２＋ａａ２ＸｇＥ９）／ａ１号２几Ｅ１０″＝（２Ｘ
）ＬＥ２Ｘ）？、Ｅ２−ＩＥ２ｘＲＥ９）／旧・】２１
仮想抵抗［（・Ｅ９は定電流掠側の電圧余裕により適当
な値が設定されるが、１ｔＥ２＝ｌ（Ｅ９と仮定すると
ＲＥ １０ ＝ＲＥ １０’＝ＲＥ １０”＝＝＝３ｘ
Ｈ・Ｅ２となり初期の凡Ｅ２に対し３倍の値となる。よ
って几Ｃと几Ｅの抵抗比が大きい高利得回路におい′Ｃ
もその抵抗比が１／３となり同じ層抵抗でａＣ。
ｆも１号９）／１もＥ９ａＥ１０’＝ｃ２Ｘａｇ２Ｘａ
Ｅ２＋ａａ２ＸｇＥ９）／ａ１号２几Ｅ１０″＝（２Ｘ
）ＬＥ２Ｘ）？、Ｅ２−ＩＥ２ｘＲＥ９）／旧・】２１
仮想抵抗［（・Ｅ９は定電流掠側の電圧余裕により適当
な値が設定されるが、１ｔＥ２＝ｌ（Ｅ９と仮定すると
ＲＥ １０ ＝ＲＥ １０’＝ＲＥ １０”＝＝＝３ｘ
Ｈ・Ｅ２となり初期の凡Ｅ２に対し３倍の値となる。よ
って几Ｃと几Ｅの抵抗比が大きい高利得回路におい′Ｃ
もその抵抗比が１／３となり同じ層抵抗でａＣ。
ＲＥを製造でき利得所要値を得ることができる。
本発明は以上駅、明した様にエミッタ抵抗ＲＥをＹ→△
変換し、初めの値より数倍大きい値にうる事により、抵
抗用の層抵抗が伺ａ類もあるグロ士スにおいても同種の
層机１抗を使用でき製造偏差の影響を受けない高利得差
動増幅回路を得る事ができる。という効果がある。
変換し、初めの値より数倍大きい値にうる事により、抵
抗用の層抵抗が伺ａ類もあるグロ士スにおいても同種の
層机１抗を使用でき製造偏差の影響を受けない高利得差
動増幅回路を得る事ができる。という効果がある。
第１図は本発明を実施しＣいない通常の差動増幅回路、
第２図は仮想抵抗を挿入した回路また第３図は本発明を
実７ｉ１！１ｔ、 ＲＥをΔ変換した差動増幅回ν４１
を］Ｊくす。 １．１′・・・・・・コレクタ抵抗比Ｃ１２，２１・・
・・・・エミッタ抵抗■も１号、３．３’・・・・・・
トランジスタ、４・・・・・・定電流源、５，５′・・
・・・・入ブハ ６，６１・・・・・・出力、７゜８・
・・・−・直流電源、９・・・・・・仮想エミッタ抵抗
、１０゜１０’、１０″・・・・・・△変換後エミッタ
抵抗。 ／′ダ〜２パ 代理人 プｆ−、Ｌ！ｌ！士 内 原 晋（、′、、；
１１″゛、［）４／申 ｌ−−一−−−−−−−。８ 亦 ／ １圀 １〜・ 消 乙 図 ； Ｉ 、＞ ｌ／ ７ め、３１凶
第２図は仮想抵抗を挿入した回路また第３図は本発明を
実７ｉ１！１ｔ、 ＲＥをΔ変換した差動増幅回ν４１
を］Ｊくす。 １．１′・・・・・・コレクタ抵抗比Ｃ１２，２１・・
・・・・エミッタ抵抗■も１号、３．３’・・・・・・
トランジスタ、４・・・・・・定電流源、５，５′・・
・・・・入ブハ ６，６１・・・・・・出力、７゜８・
・・・−・直流電源、９・・・・・・仮想エミッタ抵抗
、１０゜１０’、１０″・・・・・・△変換後エミッタ
抵抗。 ／′ダ〜２パ 代理人 プｆ−、Ｌ！ｌ！士 内 原 晋（、′、、；
１１″゛、［）４／申 ｌ−−一−−−−−−−。８ 亦 ／ １圀 １〜・ 消 乙 図 ； Ｉ 、＞ ｌ／ ７ め、３１凶
Claims (1)
- 第１の層抵抗で形成されたコレクタ抵抗と、該第１の層
抵抗と異なる第２の層抵抗で形成されたエミッタ抵抗と
を有する集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13140383A JPS6022814A (ja) | 1983-07-19 | 1983-07-19 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13140383A JPS6022814A (ja) | 1983-07-19 | 1983-07-19 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6022814A true JPS6022814A (ja) | 1985-02-05 |
| JPH0151210B2 JPH0151210B2 (ja) | 1989-11-02 |
Family
ID=15057156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13140383A Granted JPS6022814A (ja) | 1983-07-19 | 1983-07-19 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022814A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5234183A (en) * | 1975-09-12 | 1977-03-15 | Toshiba Mach Co Ltd | Synchronous feed control system |
| JPS5744310A (en) * | 1980-06-26 | 1982-03-12 | Rca Corp | Televison intermediate frequency amplifying system |
-
1983
- 1983-07-19 JP JP13140383A patent/JPS6022814A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5234183A (en) * | 1975-09-12 | 1977-03-15 | Toshiba Mach Co Ltd | Synchronous feed control system |
| JPS5744310A (en) * | 1980-06-26 | 1982-03-12 | Rca Corp | Televison intermediate frequency amplifying system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0151210B2 (ja) | 1989-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109471486A (zh) | 一种降低失调影响的低噪声带隙基准电路 | |
| CN205405320U (zh) | 一种带阻抗调节的耗尽管基准电路 | |
| CN107066006A (zh) | 一种新型带隙基准电路结构 | |
| JPS6022814A (ja) | 集積回路 | |
| CN101650997A (zh) | 电阻器及应用该电阻器的电路 | |
| JP2823743B2 (ja) | 半導体集積装置 | |
| JPH0471364B2 (ja) | ||
| JP2000294732A (ja) | 半導体装置 | |
| JP3094764B2 (ja) | 基準電流発生回路 | |
| JPS6093532A (ja) | 基準電圧回路 | |
| JPS59183514A (ja) | 可変利得差動増幅回路 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPS61144907A (ja) | 半導体回路装置 | |
| JPS61184002A (ja) | 電流源回路 | |
| JPS62214728A (ja) | Ｄ／ａ変換器 | |
| JPS60117312A (ja) | 定電圧回路 | |
| JPH0716210U (ja) | 基準電圧源回路 | |
| JPH0133842B2 (ja) | ||
| JPS6093533A (ja) | 基準電圧回路 | |
| JPS5911025A (ja) | 半導体集積回路における抵抗回路 | |
| JPH01429A (ja) | 温度センサ回路 | |
| JPH0325516A (ja) | 定電流回路 | |
| JPH0550164B2 (ja) | ||
| JPS6129917A (ja) | 定電流回路 | |
| JPS58201176A (ja) | 加算・減算回路 |