CN110943706A - 全差分可编程增益放大器 - Google Patents

全差分可编程增益放大器 Download PDF

Info

Publication number
CN110943706A
CN110943706A CN201910846840.2A CN201910846840A CN110943706A CN 110943706 A CN110943706 A CN 110943706A CN 201910846840 A CN201910846840 A CN 201910846840A CN 110943706 A CN110943706 A CN 110943706A
Authority
CN
China
Prior art keywords
output
programmable gain
signal
current
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910846840.2A
Other languages
English (en)
Inventor
D.丹玉克
T.A.艾森鲍姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harman International Industries Inc
Original Assignee
Harman International Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harman International Industries Inc filed Critical Harman International Industries Inc
Publication of CN110943706A publication Critical patent/CN110943706A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45596—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction
    • H03F3/456—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45605—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
    • H03F3/45955—Measuring at the input circuit of the differential amplifier
    • H03F3/45959—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45434—Indexing scheme relating to differential amplifiers the CMCL output control signal being a voltage signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45538—Indexing scheme relating to differential amplifiers the IC comprising balancing means, e.g. trimming means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45562—Indexing scheme relating to differential amplifiers the IC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

一种可编程的全差分可编程增益放大器，用于减少失真、开关瞬变和干扰，并且提高带宽。在一个实施方案中，所述放大器包括：可编程增益模块；耦合到所述可编程增益模块的电流模式输出端和数据锁存电路的放大器，所述放大器被配置为将共模电压施加到所述数据锁存电路；以及电流‑电压转换器。在一个实施方案中，所述全差分可编程增益放大器通过以下方式控制放大期间的失真和开关干扰：感测共模信号以产生误差信号，以及将所得误差信号施加到所述可编程增益模块以用于乘法数模转换。所述全差分可编程增益放大器的部件提供对由装置开关和开关电阻的非线性引起的失真的补偿，并且可以包括浮动电源、控制信号的电流隔离和共模电压控制器。

Description

全差分可编程增益放大器
技术领域
本公开整体涉及音频放大器，并且更具体地，涉及全差分可编程增益放大器和高效音频放大器系统及过程。
背景技术
图1A是具有输入端101的现有技术差分可编程增益放大器100的电路图。差分增益放大器100包括乘法数模转换器(DAC)102、第一电流-电压转换器107、第二电流-电压转换器108、第一差分放大器109和第二差分放大器110。差分可编程增益放大器100的输入信号由输入端101接收。电流-电压转换器107和108将输入电流通过DAC102后剩余的部分转换成电压信号。来自电流-电压转换器107和108的输出端的电压信号被施加到第一差分放大器109和第二差分放大器110的输入端。第一差分放大器109和第二差分放大器110感测电流-电压转换器107和108的输出端之间的电压，并且在输出端115和120上产生差分输出。然而，这种配置需要数量不合期望地多的部件和高容差。为了使差分增益放大器100有效地工作，必须匹配差分增益放大器100的部件。举例来说，差分增益放大器100需要匹配诸如电流-电压转换器107和108之类的部件。另外，差分增益放大器100需要四个运算放大器以产生差分输出。需要一种差分放大器电路，其不需要差分放大器中的部件的高容差，也不需要信号路径中那么多的放大电路。还需要一种差分放大器，其保持高共模抑制比、低控制信号干扰和低信号失真。
图1B示出了具有对称驱动的差分可编程增益放大器100的示例性输出频谱150。差分可编程增益放大器100对由DAC 102的MOSFET开关的非线性引起的失真进行补偿。闭合的MOSFET开关的电阻是所施加的电压的函数。当输入端上的信号具有相等振幅和相反相位时，会发生完全失真补偿。举例来说，具有纯1kHz正弦波的输入信号，诸如在输入端101上具有相等振幅和相反相位的信号，将产生具有峰155的频谱150。
图1C示出了具有非对称驱动的差分可编程增益放大器100的示例性输出频谱160。例如，具有纯1kHz正弦波的输入信号(其中输入信号被施加到单个输入端子或输入端102，并且第二输入信号端子对地短路)将产生具有峰165的输出频谱160和由峰166示出的二阶失真。差分可编程增益放大器100确实补偿了二阶失真。
发明内容
本文公开并要求保护的是用于放大差分信号的装置和方法。一个实施方案涉及一种全差分可编程增益放大器，该全差分可编程增益放大器包括第一输入端、第二输入端、第一输出端、第二输出端以及耦合到第一输入端和第二输入端的可编程增益模块。根据一个实施方案，可编程增益模块包括数据锁存电路，该数据锁存电路被配置为控制第一电阻阶梯网络的第一组开关以向第一电流模式输出端提供输出，以及控制第一电阻阶梯网络的第二组开关以向第二电流模式输出端提供输出。根据一个实施方案，全差分可编程增益放大器包括耦合到第一电流模式输出端、第二电流模式输出端和数据锁存电路的放大器，该放大器被配置为将共模电压施加到数据锁存电路。根据一个实施方案，全差分可编程增益放大器包括耦合到第一电流模式输出端、第二电流模式输出端、第一输出端和第二输出端的电流-电压转换器。在一个实施方案中，电流-电压转换器被配置为从第一电流模式输出端和第二电流模式输出端接收至少一个输出电流模式信号，以及通过转换从来自第一电流模式输出端和第二电流模式输出端的至少一个输出电流模式信号接收的差分输入而产生输出信号。
在一个实施方案中，可编程增益模块是双乘法数模转换器。
在一个实施方案中，可编程增益模块包括：耦合到第一输入端的第一电阻阶梯网络；用于第一电阻阶梯网络的第一组开关，所述第一组开关耦合到第一电流模式输出端；耦合到第二输入端的第二电阻阶梯网络；以及用于第二电阻阶梯网络的第二组开关，所述第二组开关耦合到第二电流模式输出端。根据一个实施方案，数据锁存电路被配置为控制第一电阻阶梯网络的第一组开关以向第一电流模式输出端提供输出，以及控制第一电阻阶梯网络的第二组开关以向第二电流模式输出端提供输出。
在一个实施方案中，可编程增益模块接收控制信号以调节所接收的至少一个信号相对于第一输入信号和第二输入信号的放大。
在一个实施方案中，放大器是电压跟随器，其具有：连接到第一电流模式输出端与第二电流模式输出端之间的电压阶梯的正输入端，通过负反馈回路连接到电压跟随器的输出端的负输入端，以及可编程增益模块的浮地电源。
在一个实施方案中，放大器是校正模块，其被配置为感测第一电流模式输出端与第二电流模式输出端之间的共模信号，以及向可编程增益模块提供校正反馈。
在一个实施方案中，电流-电压转换器是差分模块，其被配置为产生到第一输出端的正输出信号和到第二输出端的负输出信号，其中第一输出端和第二输出端的信号彼此相反，并且在量值上等于放大的第一输入信号与第二输入信号之间的差。
在一个实施方案中，电流-电压转换器包括耦合到电流-电压转换器的第一输出端和输入端的第一输出反馈回路，以及耦合到电流-电压转换器的第一输出端和输入端的第二输出反馈回路。
在一个实施方案中，全差分可编程增益放大器包括用于为可编程增益模块供电的浮动电源。
在一个实施方案中，全差分可编程增益放大器包括耦合到可编程增益模块的电流隔离器，该电流隔离器被配置为阻止低电压DC电流流向可编程增益模块。
另一个实施方案涉及一种全差分可编程增益放大器，该全差分可编程增益放大器包括第一输入端、第二输入端、第一输出端、第二输出端以及耦合到第一输入端和第二输入端的可编程增益模块。可编程增益模块包括：耦合到第一输入端的第一电阻阶梯网络；用于第一电阻阶梯网络的第一组开关，所述第一组开关耦合到第一电流模式输出端；耦合到第二输入端的第二电阻阶梯网络；用于第二电阻阶梯网络的第二组开关，所述第二组开关耦合到第二电流模式输出端；以及数据锁存电路。数据锁存电路被配置为控制第一电阻阶梯网络的第一组开关以向第一电流模式输出端提供输出，以及控制第一电阻阶梯网络的第二组开关以向第二电流模式输出端提供输出。全差分可编程增益放大器包括耦合到第一电流模式输出端、第二电流模式输出端和数据锁存电路的放大器，该放大器被配置为将共模电压施加到数据锁存电路。全差分可编程增益放大器包括耦合到第一电流模式输出端、第二电流模式输出端、第一输出端和第二输出端的电流-电压转换器，该电流-电压转换器被配置为从第一电流模式输出端和第二电流模式输出端接收至少一个输出电流模式信号，以及通过转换从来自第一电流模式输出端和第二电流模式输出端的至少一个输出电流模式信号接收的差分输入而产生输出信号。
另一个实施方案涉及一种用于全差分可编程增益放大的方法。在一个实施方案中，该方法包括：由全差分可编程增益放大器的可编程增益模块接收输入信号；由可编程增益模块接收控制信号；以及由可编程增益模块向第一电流模式输出端和第二电流模式输出端供应至少一个输出电流模式信号，以提供差分输入信号，其中可编程增益模块的输出响应于控制信号。该方法还包括由全差分可编程增益放大器的放大器感测共模电压以馈送可编程增益模块的共模。该方法还包括通过转换差分输入信号由全差分可编程增益放大器的电流转电压产生输出信号，其中输出信号是基于控制信号而放大的输入信号。
在一个实施方案中，放大器被配置作为电压跟随器，其具有：连接到放大的第一输入信号和第二输入信号的电路路径之间的电压阶梯的正输入端，经由负反馈回路连接到电压跟随器的输出端的负输入端，以及连接到可编程增益模块的浮动接地的输出端。
在一个实施方案中，校正模块感测放大的第一输入信号与第二输入信号之间的共模信号，并且将校正反馈发送到可编程增益模块。
在一个实施方案中，校正模块对由全差分可编程增益放大器的MOSFET开关引起的失真进行补偿。
在一个实施方案中，可编程增益模块接收控制信号以调节所接收的至少一个信号相对于第一输入信号和第二输入信号的放大。
在一个实施方案中，放大器是电压跟随器，其具有：连接到第一电流模式输出端与第二电流模式输出端之间的电压阶梯的正输入端，通过负反馈回路连接到电压跟随器的输出端的负输入端，以及可编程增益模块的浮地电源。
在一个实施方案中，放大器是校正模块，其被配置为感测第一电流模式输出端与第二电流模式输出端之间的共模信号，以及向可编程增益模块提供校正反馈。
在一个实施方案中，差分模块是全差分电流-电压转换器，其具有将正输出信号路径连接到放大的第一信号路径的第一电阻反馈回路和将负输出信号路径连接到放大的第二信号路径的第二电阻反馈回路。
在一个实施方案中，全差分可编程增益放大器被配置为通过以下方式控制放大期间的失真和开关干扰：感测第一电流路径和第二电流路径的输出端上的共模信号，将第一电流路径和第二电流路径的输出端上的共模信号与接地进行比较，将第一电流路径和第二电流路径的输出端上的共模信号与接地一起放大以产生误差信号，以及将所得误差信号施加到可编程增益模块以用于乘法数模转换。
鉴于以下对实施方案的详细描述，其他方面、特征和技术对于相关领域的技术人员将是显而易见的。
附图说明
根据下面结合附图进行的详细描述，本公开的特征、目的和优点将变得更加明显，在附图中，相同的参考符号始终对应地进行标识，并且其中：
图1A是现有技术差分增益放大器的电路图；
图1B是具有对称输入的现有技术差分可编程增益放大器的示例性输出频谱；
图1C是具有非对称输入的现有技术差分可编程增益放大器的示例性输出频谱；
图2是根据一个或多个实施方案的全差分可编程增益放大器的图形表示；
图3A是根据一个或多个实施方案的全差分可编程增益放大器的电路图；
图3B是根据一个或多个实施方案的全差分可编程增益放大器的示例性输出频谱；以及
图4描绘了根据一个或多个实施方案的全差分可编程增益放大器的操作。
具体实施方式
概述和术语
本公开的一个方面旨在提供一种全差分可编程增益放大器，其具有改进的性能和降低的部件要求。本公开涉及全差分可编程增益放大器以及用于减少开关瞬变和干扰、降低失真以及扩展带宽的改进的方法。
本公开的另一方面旨在提供一种全差分可编程增益放大器。在一个实施方案中，提供了一种全差分可编程增益放大器，其仅需要使用双DAC和全差分运算放大器。另一方面是提供一种全差分可编程增益放大器，其不会由于MOSFET开关两端明显不同的电压降产生的不平衡输入信号而在模拟输出中引入显著失真。
提供了用于接受两个差分输入电压并产生两个差分输出电压的装置和方法，其中所述两个输出电压之间的差等于所述两个输入电压之间的差。
一个实施方案涉及一种全差分可编程增益放大器，其包括：可编程增益模块；耦合到可编程增益模块的电流模式输出端和数据锁存电路的放大器，该放大器被配置为将共模电压施加到数据锁存电路；以及电流-电压转换器。根据一个实施方案，可编程增益模块被配置为控制电阻阶梯网络的一组开关以向电流模式输出端提供输出。在一个实施方案中，电流-电压转换器被配置为接收至少一个输出电流模式信号并通过转换接收到的差分输入而产生输出信号。全差分可编程增益放大器的部件提供对由装置开关和开关电阻的非线性引起的失真的补偿。
在一个实施方案中，放大器包括共模抑制和数字增益控制。放大器还包括：第一乘法DAC，该第一乘法DAC被配置为向全差分放大器的第一输入端提供电流；以及第二乘法DAC，该第二乘法DAC被配置为向全差分放大器的第二输入端提供电流，其中所述第一乘法DAC和所述第二乘法DAC被配置为响应于差分输入信号而调制所述第一电流路径和所述第二电流路径中的电流，从而产生由所述第一电流路径和所述第二电流路径中的电流差限定的输入差分信号。放大器还包括全差分电流-电压转换器，该全差分电流-电压转换器被配置为通过转换所述差分输入信号而产生输出信号。
在一个实施方案中，全差分可编程增益放大器被配置为提供高共模抑制、低失真以及对开关瞬态和干扰的高抑制。全差分可编程增益放大器可包括：第一电阻R-2R阶梯网络，其具有被配置为接收一半差分输入电压的一组单刀双掷开关；以及第二电阻R-2R阶梯网络，其具有被配置为接收一半差分输入电压的一组单刀双掷开关。全差分可编程增益放大器还可包括：数据锁存电路，其被配置为将数字控制信号传送到所述多组单刀双掷开关；以及全差分电流-电压转换器，其被配置为接收通过所述多组单刀双掷开关从所述第一电阻R-2R阶梯网络和所述第二电阻R-2R阶梯网络提供的输出电流模式信号。全差分可编程增益放大器可包括附加放大器，该附加放大器被配置为感测所述全差分电流-电压转换器的输入端上的共模电压，将共模电压与接地进行比较，放大共模电压与接地之间的差，以及馈送所述数据锁存电路的公共节点。
在一个实施方案中，全差分可编程增益放大器被配置为通过以下方式控制放大期间的失真和开关干扰：感测第一电流路径和第二电流路径的输出端上的共模信号，将第一电流路径和第二电流路径的输出端上的共模信号与接地进行比较，将第一电流路径和第二电流路径的输出端上的共模信号与接地一起放大以产生误差信号，以及将所得误差信号施加到可编程增益模块以用于乘法数模转换。
如本文所用，全差分可编程增益放大器包括正输入端和负输入端，其中正输入端与负输入端之间的电压差是输入差分电压。两个输入电压的平均值是输入共模电压。全差分可编程增益放大器包括正输出端和负输出端。正输出端和负输出端之间的电压差是输出差分电压。输出共模电压是两个输出电压的平均值，并且由输出共模电压下的电压控制。
根据一个实施方案，本文讨论的放大器和放大器系统涉及在音频系统中使用和/或用于音频信号的放大器系统。放大的信号可以包括单端和双端输入(例如，平衡、差分等)。差分信令和输入可以涉及用于音频、数据传输和通信系统的信号。差分输入可用于高速数据采集，并且可能需要差分放大器。差分信令的优点可包括降低的偶次谐波和增加的动态范围。
另一个实施方案涉及一种用于全差分可编程增益放大的方法。在一个实施方案中，该方法包括：由全差分可编程增益放大器的可编程增益模块接收输入信号；由可编程增益模块接收控制信号；以及由可编程增益模块向第一电流模式输出端和第二电流模式输出端供应至少一个输出电流模式信号，以提供差分输入信号，其中可编程增益模块的输出响应于控制信号。该方法还包括由全差分可编程增益放大器的放大器感测共模电压以馈送可编程增益模块的共模。该方法还包括通过转换差分输入信号由全差分可编程增益放大器的电流转电压产生输出信号，其中输出信号是基于控制信号而放大的输入信号。
另一个实施方案涉及用于控制放大期间的失真和开关干扰的方法，所述方法包括以下步骤：感测第一电流路径和第二电流路径的输出端上的共模信号，将第一电流路径和第二电流路径的输出端上的共模信号与接地进行比较，将第一电流路径和第二电流路径的输出端上的共模信号与接地一起放大以产生误差信号，以及将所得误差信号施加到数字控制信号以用于乘法DAC。
如本文所用，术语“一个”或“一种”应意指一个/种或多于一个/种。术语“多个/种”应意指两个/种或多于两个/种。术语“另一个/种”被定义为第二个/种或更多个/种。术语“包括”和/或“具有”是开放式的(例如，包含)。如本文所用的术语“或”应被解释为包含性的或意指任何一个或任何组合。因此，“A、B或C”意指“以下各项中的任何一种：A；B；C；A和B；A和C；B和C；A、B和C”。只有当元件、功能、步骤或动作的组合在某种程度上固有地相互排斥时，才会出现此定义的例外情况。
贯穿本文档对“一个实施方案”、“某些实施方案”、“实施方案”或类似术语的提及意指结合该实施方案所描述的特定特征、结构或特性被包括在至少一个实施方案中。因此，贯穿本说明书在各个地方出现这种短语未必全部是指同一实施方案。此外，特定特征、结构或特性可在一个或多个实施方案中以任何适合的方式组合而不受限制。
示例性实施方案
现在参考附图，图2描绘了根据一个或多个实施方案的全差分可编程增益放大器的图形表示。图2示出了全差分可编程增益放大器200的部件的框图。根据一个实施方案，全差分可编程增益放大器200包括被配置为减少开关瞬变和干扰、减少失真以及扩展带宽的一个或多个部件。如将参照图3A更详细地讨论的，可以为全差分可编程增益放大器200的部件提供电路布置。全差分可编程增益放大器200可以用在音频系统中。因此，全差分可编程增益放大器200可以被配置为放大音频信号，包括平衡和单端输入音频信号。
根据一个实施方案，全差分可编程增益放大器200包括第一输入端205、第二输入端206、可编程增益模块210、差分模块215和校正模块225、第一输出端220和第二输出端221。
第一输入端205和第二输入端206涉及全差分可编程增益放大器200的输入，其中在第一输入端205和第二输入端206接收的输入信号可被放大。根据一个实施方案，第一输入端205和第二输入端206可以被配置为接收差分输入。在某些实施方案中，接收的信号可以涉及平衡或单端输入。平衡输入可以基于两个单独输入端诸如第一输入端205和第二输入端206之间的电压可在共模范围内。平衡输入可具有极性相反的信号。举例来说，平衡输入(例如，差分信号输入)可以由携带彼此极性相反的信号的输入端(例如，TRS和XLR连接器等)提供。在某些实施方案中，全差分可编程增益放大器200的输入端接收单端输入，该单端输入涉及在所有输入端共同的输入通道高电平接地与低电平接地之间提供电压的电源。
可编程增益模块210被配置为提供至少一个输出电流模式信号，以向全差分可编程增益放大器200的差分模块215提供差分输入信号。在一个实施方案中，可编程增益模块210被配置为从第一输入端205和第二输入端206接收全差分可编程增益放大器200的输入。因此，可编程增益模块210可以耦合到第一输入端205和第二输入端206。
根据一个实施方案，可编程增益模块210可包括数据锁存电路，该数据锁存电路被配置为控制用于第一输入端205的一组开关(例如，第一组开关)和用于第二输入端206的第二组开关(例如，第二组开关)。如将参照图3A更详细地讨论的，可编程增益模块210可包括：第一电阻阶梯网络，其向第一电流模式输出端提供输出；以及第二电阻阶梯网络，其向第二电流模式输出端提供输出，并且控制第一电阻阶梯网络的第二组开关以向第二电流模式输出端提供输出。可以通过将作为可编程增益元件的电阻阶梯(R-2R)数模转换器(即乘法DAC)连接到放大器输入端诸如第一输入端205和第二输入端206实现放大器200的增益调节。当置于反馈回路中时，可编程增益模块210的乘法DAC通过允许调节电路的阻抗从而允许调节放大器的反馈电流，并因而调节增益。在一个实施方案中，可编程增益模块210的乘法DAC被置于负反馈回路中。根据一个实施方案，可编程增益模块210可包括两个互补的乘法数模转换器(DAC)。采用包括两个乘法DAC的传统布置时，可能会面临保持共模抑制和来自数字控制信号的低干扰的问题。实施方案允许放大器200恢复差分信号，同时仍保持共模抑制和来自数字控制信号的低干扰。
可编程增益模块210的输出端211可包括第一共模输出端和第二共模输出端。可编程增益模块210的输出端211可以基于分别从第一输入端205和第二输入端206接收的放大的第一输入信号和第二输入信号的第一电流模式输出端和第二电流模式输出端电路路径。
共模电压是差分模块215的两个输入端之间共同的电压信号。本公开的原理(包括放大器200的部件和部件的布置)提供高共模抑制比以阻止共模电压影响输出电压。
根据一个实施方案，可编程增益模块210接收控制信号230以控制放大。在某些实施方案中，增益模块210直接接收控制信号230。在其他实施方案中，增益模块210通过隔离模块235接收控制信号230，该隔离模块可以是可选的。隔离模块235可包括电流隔离器以阻挡低压DC电流。隔离模块235可以被配置为将数字控制信号传送到可编程增益模块210的数据锁存电路；这样，控制信号可以通过隔离模块。
根据一个实施方案，可编程增益模块210使用浮动电源作为其参考电压。
根据一个实施方案，校正模块225耦合到可编程增益模块210的电流模式输出端。校正模块225可包括放大器，该放大器被配置为将共模电压施加到可编程增益模块210的数据锁存电路。校正模块225向可编程增益模块210提供反馈。
可编程增益模块210的输出端211可由差分模块215接收。根据一个实施方案，差分模块215可包括耦合到输出端211诸如第一电流模式输出端和第二电流模式输出端的电流-电压转换器。差分模块215可以通过转换从来自第一电流模式输出端和第二电流模式输出端的至少一个输出电流模式信号接收的差分输入而产生输出信号。差分模块215的输出可以是向第一输出端220和第二输出端221的差分输出。在一个实施方案中，差分模块215可以通过第一输出端220和第二输出端221将正输出信号和负输出信号提供给其他装置。
图3A是根据一个或多个实施方案的全差分可编程增益放大器的电路图。根据一个实施方案，全差分可编程增益放大器300可以被配置为与差分输入和差分输出一起操作。根据另一实施方案，全差分可编程增益放大器300被配置为减少开关瞬变和干扰、减少失真以及扩展带宽。
根据一个实施方案，全差分可编程增益放大器300包括第一输入端301、第二输入端302、第一输出端303、第二输出端304、可编程增益模块310、校正模块320和差分模块330。
根据一个实施方案，第一输入端301和第二输入端302可以被配置为接收要放大的输入信号。在一个实施方案中，第一输入端301和第二输入端302可以被配置为接收差分输入。在另一个实施方案中，第一输入端301和第二输入端302可以被配置为接收平衡输入。根据另一个实施方案，第一输入端301和第二输入端302可以被配置为接收单端输入。差分信号可能对外部干扰(如接地之间的小电压差)不太敏感，并且因此有利于将信号路由到另一个电路(可能位于不同的接地上)，同时保持无信号噪声和干扰。全差分可编程增益放大器300无论如何都可以通过使用放大器的一个输出端提供单端信号。
可编程增益模块310耦合到第一输入端301和第二输入端302并且被配置为接收输入信号。根据一个实施方案，从第一输入端301接收的输入信号被路由到可编程增益模块310的第一电流路径，并且从第二输入端302接收的输入信号被路由到可编程增益模块310的第二电流路径。根据一个实施方案，全差分可编程增益放大器300控制在第一输入端301和第二输入端302接收的信号的增益(例如放大)的操作可以由输入端305接收的控制信号控制。
根据一个实施方案，可编程增益放大器310包括双乘法DAC配置，该双乘法DAC配置包括第一电阻(R-2R)阶梯网络311、第二电阻(R-2R)阶梯网络315、第一组单刀双掷开关3121-n、第二组单刀双掷开关3141-n和数据锁存电路313(例如，数据锁存器)。根据一个实施方案，第一电阻(R-2R)阶梯网络311和第二电阻(R-2R)阶梯网络315各自由通过电阻器的重复单元制成的电路形成。第一电阻(R-2R)阶梯网络311和第二电阻(R-2R)阶梯网络315可以由串电阻器阶梯和R-2R阶梯中的一个形成。R-2R阶梯配置可以提供一种简单且经济的数模转换方式，其中精密电阻器网络以阶梯状配置重复排列。串电阻器阶梯配置可以实现非重复参考网络。
可以通过将电阻阶梯(R-2R)诸如第一电阻(R-2R)阶梯网络311或第二电阻(R-2R)阶梯网络315连接到可编程增益放大器300的数模转换器(即乘法DAC)作为到放大器的一个或多个输入端的可编程增益元件，从而实现全差分可编程增益放大器300的增益调节。当置于反馈回路中时，可编程增益放大器300的乘法DAC通过允许调节电路阻抗从而允许调节全差分可编程增益放大器300的反馈电流，并因而调节增益。乘法DAC可以置于全差分可编程增益放大器300的负反馈回路中。
电流隔离器316将数字控制信号从输入端305传送到数据锁存电路313，从而从主电路中分离杂散电流，以减少来自数字控制信号的干扰。电流隔离器316可以接收范围从0至5伏或0至Vcc(电源电压)的输入信号。放大器的输出可在-208至+208伏的数量级。
数据锁存电路313提供对电子开关3121-n和3141-n的数字控制。根据一个实施方案，数据锁存电路313被配置为控制第一电阻阶梯网络的第一组开关诸如开关3121-n，以向第一电流模式输出端提供输出，并且控制第二电阻阶梯网络的第二组开关3141-n，以向第二电流模式输出端提供输出。
全差分可编程增益放大器300的这种配置的一个重要优点是，当在具有相同电位的节点—接地与虚拟接地(电流-电压转换器的输入端)之间改变电子开关3121-n和3141-n的位置时，使这些电子开关的瞬变最小化。另一个优点是对来自差分模块330提供的开关控制数字信号的干扰的相互补偿。另外，全差分可编程增益放大器300的配置不需要大量部件和高容差。
根据一个实施方案，可编程增益放大器300的输入信号包括到第一输入端301(例如，输入端A)和第二输入端302(例如，输入端B)的差分输入。来自第一输入端301(例如，输入端A)的正输入电流由开关3121-n转向至第一电流模式输出端312，该第一电流模式输出端耦合到全差分电流-电压转换器330的第一输入端，或者耦合到浮动低阻抗电流吸收器。来自第二输入端302(例如，输入端B)的负输入电流由开关3141-n转向至第二电流模式输出端316，该第二电流模式输出端耦合到全差分电流-电压转换器330的第二输入端，或者耦合到浮动低阻抗电流吸收器。全差分电流-电压转换器330将输入电流通过可编程增益模块310的双乘法DAC后剩余的部分转换为差分电压信号。
根据一个实施方案，校正模块320包括耦合到第一电流模式输出端312、第二电流模式输出端316和数据锁存电路313的放大器321。放大器321被配置为将共模电压施加到数据锁存电路313。
根据一个实施方案，校正模块320包括放大器321作为电压跟随器，以感测全差分电流-电压转换器330的输入端上的共模电压，以及将共模电压施加到数字控制信号用于可编程增益模块310的乘法DAC。校正模块320的电压跟随器321还为可编程增益模块310的DAC电阻(R-2R)阶梯提供低阻抗电流吸收器。校正模块320提供高共模抑制比，这是防止共模电压影响输出电压所期望的。
浮动电源317为数据锁存电路313提供电力。可编程增益模块310包括来自浮动电源317的浮动接地和来自校正模块320的反馈，以调节浮动接地的电压电平。可编程增益模块310可以使用浮动电源317(例如，浮动电源)作为参考电压。根据一个实施方案，浮动电源317防止失真，并且可以允许匹配源。
根据一个实施方案，差分模块330包括耦合到第一电流模式输出端312、第二电流模式输出端316、第一输出端303和第二输出端304的电流-电压转换器331。根据一个实施方案，电流-电压转换器331被配置为从第一电流模式输出端和第二电流模式输出端接收至少一个输出电流模式信号，以及通过转换从来自第一电流模式输出端和第二电流模式输出端的至少一个输出电流模式信号接收的差分输入而产生输出信号。
电流-电压转换器331的非反相输入端通过电阻器332与反相输出端即第一输出端303(例如，输出端A)连接(例如，串联)。根据一个实施方案，电阻器332可以设置差分模块330的最大增益。反相输入电流-电压转换器331通过串联电阻器333与非反相输出端即第二输出端304(例如，输出端B)连接。根据一个实施方案，电阻器333可以设置差分模块330的最大增益。根据另一实施方案，电阻器332和电阻器332可具有相同的电阻(例如，匹配的)。全差分可编程增益放大器300的输出端出现在第一输出端303与第二输出端304之间。
电流-电压转换器331的非反相和反相输入端可以分别通过电阻器322和323连接到放大器321的输入端。根据一个实施方案，电阻器322和电阻器323可以具有相同的电阻(例如，匹配的)。由于电压跟随器321的高开环增益，全差分电流-电压转换器331的输入端之间的电压低得可以忽略不计。放大器321的输出等于第一输入端301(例如，输入端A)和第二输入端302(例如，输入端B)的输入端子上的电压之和的一部分。电压跟随器321(例如，跟随器)的正输入端324处的电压可等于全差分电流-电压转换器331的输入端上的电压的平均值。电压跟随器321的输出可被配置为等于或大致等于全差分电流-电压转换器331的正输入。当输入电压具有相同振幅但符号相反时，电压跟随器321的输出等于零。具有浮动电源317的电压跟随器321的输出电压馈送到数据锁存电路313。浮动电源317和电压跟随器321为数据锁存器313供电，并因此可以上、下偏移控制信号，诸如由输入端305提供的用于可编程增益放大器300的控制信号。
浮动电源317可以涉及用于数据锁存器313的相同电源。与浮动电源317的负端子的连接相反，浮动电源317的负端子耦合到数据锁存器313并耦合到电压跟随器321的输出端。输出电压跟随器321可以很小，但是对浮动电源317是重要补充。根据一个实施方案，电压跟随器321感测电流-电压转换器331的两个输入端处的共模信号，并使数据锁存电路313的锁存器在两侧浮动，以及使接地信号浮动。
电压跟随器321的输出电压还可以提供平衡反馈以控制到差分模块330的电压输入。放大器321的输出电压还使开关3121-n和3141-n的控制信号电平偏移达到331输入端上的电压的平均值，并且提供从数据锁存电路313获得的部分补偿，以及提供对与MOSFET开关非线性相关联的失真的部分补偿。因此，全差分可编程增益放大器300对由MOSFET开关的非线性引起的失真进行补偿。闭合的MOSFET开关的电阻是所施加的电压的函数。当第一输入端301(例如，输入端A)和第二输入端302(例如，输入端B)上的信号具有相等振幅和相反相位时，发生完全失真补偿。
可编程增益模块310的输出电流在全差分电流-电压转换器331的反相和非反相输入端中转向。全差分电流-电压转换器331的非反向输入端通过串联电阻器332与反相输出端连接，全差分电流-电压转换器331的反相输入端通过串联电阻器333与非反相输出端连接。全差分可编程增益放大器输出端出现在第一输出端303(例如，输出端A)与第二输出端304(例如，输出端B)之间。
全差分电流-电压转换器331的非反相和反相输入端通过电阻器322、323连接到电压跟随器321的输入端。由于高开环增益，全差分电流-电压转换器331的输入端之间的电压低得可以忽略不计。电压跟随器321的输出等于第一输入端301(例如，输入端A)和第二输入端302(例如，输入端B)上的电压之和的一部分。当第一输入端301(例如，输入端A)和第二输入端302(例如，输入端B)上的输入电压具有相同振幅但符号相反时，电压跟随器321的输出等于零。具有浮动电源317的电压跟随器321的输出电压馈送到数据锁存电路。输出电压跟随器321对从数据锁存器313的数据锁存电路获得的开关控制信号进行调制，并且提供对与MOSFET开关非线性相关联的失真的部分补偿，如图3B所示。
现在参考图3B，示出了具有非对称驱动的差分可编程增益放大器300的示例性输出频谱350。例如，具有纯1kHz正弦波的输入信号(其中输入信号被施加到单个输入端子或输入端301，并且第二输入信号端子302对地短路)将产生具有峰355的输出频谱350和由峰356示出的二阶失真。差分可编程增益放大器300对二阶失真进行补偿。举例来说，峰356表示对与MOSFET开关非线性相关联的失真的部分补偿。
全差分可编程增益放大器300的益处可包括减少运算放大器的数量(例如，与图1A的4个放大器相比，差分模块330使用1个放大器)。另外，不需要放大器的匹配。
图4描绘了根据一个或多个实施方案的全差分可编程增益放大器的操作。过程400示出了全差分可编程增益放大器诸如图2的全差分可编程增益放大器200和图3的全差分可编程增益放大器300的操作。过程400的操作可以由全差分可编程增益放大器的一个或多个部件执行。可以执行过程400以控制放大期间的失真和开关干扰。
过程400包括在框405处接收输入，以及在框410处接收控制信号诸如增益控制输入。根据一个实施方案，在框405处接收到的输入涉及输入信号，诸如接收到的差分输入信号或单端信号。可以采用过程400以基于在框410处接收到的增益控制信号控制在框405处接收到的一个和/或多个信号的放大。根据一个实施方案，增益控制信号可以是DC信号。过程400可以可选地包括在框411处将增益控制输入与放大器隔离。框410处的隔离可以由全差分可编程增益放大器的电流隔离器执行。
在框415处，过程400可包括将信号增益施加到所接收的输入。框414可以由全差分可编程增益放大器的可编程增益单元执行。基于由可编程增益单元检测到并在框415处放大的第一输入信号和第二输入信号，以在框410处接收到的增益控制信号为基础来放大信号。在框415处的转换可包括接受来自校正模块的反馈，诸如在框420处生成的反馈。
作为在框415处施加信号增益的结果，过程400可以向第一电流模式输出端和第二电流模式输出端供应至少一个输出电流模式信号，以提供差分输入信号。框415处的可编程增益模块的输出可以响应于由全差分可编程增益放大器接收到的控制信号并且可以由该信号控制。
在框420处，过程400可以包括检测共模信号。可以执行过程400以控制放大期间的失真和开关干扰。框420可包括感测可编程增益元件(例如，可编程增益元件310)的第一电流路径和第二电流路径的输出端上的共模信号，以及将第一电流路径和第二电流路径的输出端上的共模信号与接地进行比较。全差分可编程增益放大器的放大器(例如，放大器321)可以感测共模电压以馈送可编程增益模块的共模。在框420处，将第一电流路径和第二电流路径的输出端(例如，第一电流模式输出端312、第二电流模式输出端316)上的共模信号与接地一起放大以产生误差信号。在框415处，可以施加所得误差信号(例如，参见框420的输出路径)作为用于可编程增益元件的乘法DAC的数字控制信号。以这种方式，校正模块可以通过感测来自放大的第一输入信号和第二输入信号的信号误差向可编程增益模块提供反馈。
可以执行框415和420的操作以控制到差分模块的差分输入。框415处的操作可包括可编程增益模块接收控制信号以调节所接收到的至少一个信号相对于第一输入信号和第二输入信号的放大。耦合到可编程增益模块的校正模块的放大器可被配置为感测第一电流模式输出端与第二电流模式输出端之间的共模信号，并且在框420处向可编程增益模块提供校正反馈。放大器可被配置作为电压跟随器，其具有：连接到放大的第一输入信号和第二输入信号的电路路径之间的电压阶梯的正输入端，经由负反馈回路连接到电压跟随器的输出端的负输入端，以及连接到可编程增益模块的浮动接地的输出端。校正模块可以感测放大的第一输入信号与第二输入信号之间的共模信号，并且将校正反馈发送到可编程增益模块。因此，校正模块对由全差分可编程增益放大器的MOSFET开关引起的失真进行补偿。在框420处，放大器将第一电流路径和第二电流路径的输出端上的共模信号与接地一起放大以产生误差信号。在框415处，将误差信号供应给可编程增益模块以用于乘法数模转换。
在框425处，过程400可以包括生成差分电压。举例来说，差分模块(诸如包括电流-电压转换器331的差分模块330)产生正输出信号和负输出信号。输出信号彼此相反并且在振幅上等于放大的第一输入信号与第二输入信号之间的差。框425处的输出信号可包括差分输出。框425处的输出信号可包括转换差分输入信号以基于控制信号输出放大的输入信号。框425处的操作可以由差分模块执行，该差分模块包括全差分电流-电压转换器，其具有将正输出信号路径连接到放大的第一信号路径的第一电阻反馈回路和将负输出信号路径连接到放大的第二信号路径的第二电阻反馈回路。全差分可编程增益放大器被配置为控制放大期间的失真和开关干扰。
虽然本公开已经参考其示例性实施方案特定地示出并描述，但本领域技术人员应理解，可以在不偏离要求保护的实施方案的范围的情况下在其中进行各种形式和细节上的更改。

Claims (20)

1.一种全差分可编程增益放大器，包括：
第一输入端；
第二输入端；
第一输出端；
第二输出端；
耦合到所述第一输入端和所述第二输入端的可编程增益模块，所述可编程增益模块包括:
数据锁存电路，所述数据锁存电路被配置为:
控制第一电阻阶梯网络的第一组开关以向第一电流模式输出端提供输出，以及
控制所述第一电阻阶梯网络的第二组开关以向第二电流模式输出端提供输出；
耦合到所述第一电流模式输出端、所述第二电流模式输出端和所述数据锁存电路的放大器，所述放大器被配置为将共模电压施加到所述数据锁存电路；以及
耦合到所述第一电流模式输出端、所述第二电流模式输出端、所述第一输出端和所述第二输出端的电流-电压转换器，所述电流-电压转换器被配置为：
从所述第一电流模式输出端和所述第二电流模式输出端接收至少一个输出电流模式信号，以及
通过转换从来自所述第一电流模式输出端和所述第二电流模式输出端的所述至少一个输出电流模式信号接收的差分输入而产生输出信号。
2.如权利要求1所述的全差分可编程增益放大器，其中所述可编程增益模块是双乘法数模转换器。
3.如权利要求1所述的全差分可编程增益放大器，其中所述可编程增益模块包括：
耦合到所述第一输入端的第一电阻阶梯网络，
用于所述第一电阻阶梯网络的第一组开关，所述第一组开关耦合到第一电流模式输出端，
耦合到所述第二输入端的第二电阻阶梯网络，以及
用于所述第二电阻阶梯网络的第二组开关，所述第二组开关耦合到第二电流模式输出端，
所述数据锁存电路被配置为控制所述第一电阻阶梯网络的所述第一组开关以向所述第一电流模式输出端提供输出，以及控制所述第一电阻阶梯网络的所述第二组开关以向所述第二电流模式输出端提供输出。
4.如权利要求1所述的全差分可编程增益放大器，其中所述可编程增益模块接收控制信号以调节所接收到的至少一个信号相对于所述第一输入信号和所述第二输入信号的放大。
5.如权利要求1所述的全差分可编程增益放大器，其中所述放大器是电压跟随器，其具有：连接到所述第一电流模式输出端与所述第二电流模式输出端之间的电压阶梯的正输入端，通过负反馈回路连接到所述电压跟随器的输出端的负输入端，以及所述可编程增益模块的浮地电源。
6.如权利要求1所述的全差分可编程增益放大器，其中所述放大器是校正模块，其被配置为感测第一电流模式输出端与第二电流模式输出端之间的共模信号，以及向所述可编程增益模块提供校正反馈。
7.如权利要求1所述的全差分可编程增益放大器，其中所述电流-电压转换器是差分模块，其被配置为产生到所述第一输出端的正输出信号和到所述第二输出端的负输出信号，其中所述第一输出端和所述第二输出端的信号彼此相反，并且在量值上等于所述放大的第一输入信号与第二输入信号之间的差。
8.如权利要求1所述的全差分可编程增益放大器，其中所述电流-电压转换器包括耦合到所述第一输出端和所述电流-电压转换器的输入端的第一输出反馈回路，以及耦合到所述第一输出端和所述电流-电压转换器的输入端的第二输出反馈回路。
9.如权利要求1所述的全差分可编程增益放大器，还包括为所述可编程增益模块供电的浮动电源。
10.如权利要求1所述的全差分可编程增益放大器，还包括耦合到所述可编程增益模块的电流隔离器，所述电流隔离器被配置为阻止低电压DC电流流向所述可编程增益模块。
11.一种全差分可编程增益放大器，包括：
第一输入端；
第二输入端；
第一输出端；
第二输出端；
耦合到所述第一输入端和所述第二输入端的可编程增益模块，所述可编程增益模块包括：
耦合到所述第一输入端的第一电阻阶梯网络，
用于所述第一电阻阶梯网络的第一组开关，所述第一组开关耦合到第一电流模式输出端，
耦合到所述第二输入端的第二电阻阶梯网络，
用于所述第二电阻阶梯网络的第二组开关，所述第二组开关耦合到第二电流模式输出端，
数据锁存电路，所述数据锁存电路被配置为：
控制第一电阻阶梯网络的第一组开关以向第一电流模式输出端提供输出，以及
控制所述第一电阻阶梯网络的第二组开关以向第二电流模式输出端提供输出；
耦合到所述第一电流模式输出端、所述第二电流模式输出端和所述数据锁存电路的放大器，所述放大器被配置为将共模电压施加到所述数据锁存电路；以及
耦合到所述第一电流模式输出端、所述第二电流模式输出端、所述第一输出端和所述第二输出端的电流-电压转换器，所述电流-电压转换器被配置为：
从所述第一电流模式输出端和所述第二电流模式输出端接收至少一个输出电流模式信号，以及
通过转换从来自所述第一电流模式输出端和所述第二电流模式输出端的所述至少一个输出电流模式信号接收的差分输入而产生输出信号。
12.一种用于全差分可编程增益放大的方法，所述方法包括：
由全差分可编程增益放大器的可编程增益模块接收输入信号；
由所述可编程增益模块接收控制信号；
由所述可编程增益模块向所述第一电流模式输出端和所述第二电流模式输出端供应至少一个输出电流模式信号，以提供差分输入信号，其中所述可编程增益模块的输出响应于所述控制信号；
由所述全差分可编程增益放大器的放大器感测共模电压以馈送所述可编程增益模块的共模；以及
通过转换所述差分输入信号由所述全差分可编程增益放大器的电流转电压产生输出信号，其中所述输出信号是基于所述控制信号而放大的所述输入信号。
13.如权利要求12所述的方法，其中所述放大器被配置作为电压跟随器，其具有：连接到放大的第一输入信号和第二输入信号的电路路径之间的电压阶梯的正输入端，经由负反馈回路连接到所述电压跟随器的输出端的负输入端，以及连接到所述可编程增益模块的浮动接地的输出端。
14.如权利要求12所述的方法，其中所述校正模块感测放大的第一输入信号与第二输入信号之间的共模信号，并且将校正反馈发送到所述可编程增益模块。
15.如权利要求12所述的方法，其中所述校正模块对由所述全差分可编程增益放大器的MOSFET开关引起的失真进行补偿。
16.如权利要求1所述的全差分可编程增益放大器，其中所述可编程增益模块接收控制信号以调节所接收到的至少一个信号相对于所述第一输入信号和所述第二输入信号的放大。
17.如权利要求1所述的全差分可编程增益放大器，其中所述放大器是电压跟随器，其具有：连接到所述第一电流模式输出端与所述第二电流模式输出端之间的电压阶梯上的正输入端，通过负反馈回路连接到所述电压跟随器的输出端的负输入端，以及所述可编程增益模块的浮地电源。
18.如权利要求1所述的全差分可编程增益放大器，其中所述放大器是校正模块，其被配置为感测第一电流模式输出端与第二电流模式输出端之间的共模信号，以及向所述可编程增益模块提供校正反馈。
19.如权利要求12所述的方法，其中所述差分模块是全差分电流-电压转换器，其具有将正输出信号路径连接到放大的第一信号路径上的第一电阻反馈回路和将负输出信号路径连接到放大的第二信号路径的第二电阻反馈回路。
20.如权利要求12所述的方法，其中所述全差分可编程增益放大器被配置为通过以下方式控制放大期间的失真和开关干扰：
感测第一电流路径和第二电流路径的输出端上的共模信号，
将所述第一电流路径和第二电流路径的所述输出端上的共模信号与接地进行比较，
将所述第一电流路径和所述第二电流路径的所述输出端上的所述共模信号与所述接地一起放大以产生误差信号，以及
将所得误差信号施加到所述可编程增益模块以用于乘法数模转换。
CN201910846840.2A 2018-09-24 2019-09-09 全差分可编程增益放大器 Pending CN110943706A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/139,689 2018-09-24
US16/139,689 US10720895B2 (en) 2018-09-24 2018-09-24 Fully-differential programmable gain amplifier

Publications (1)

Publication Number Publication Date
CN110943706A true CN110943706A (zh) 2020-03-31

Family

ID=68066684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910846840.2A Pending CN110943706A (zh) 2018-09-24 2019-09-09 全差分可编程增益放大器

Country Status (3)

Country Link
US (1) US10720895B2 (zh)
EP (1) EP3627700A1 (zh)
CN (1) CN110943706A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112763089A (zh) * 2020-12-24 2021-05-07 西安翔腾微电子科技有限公司 一种智能化电流传感器信号的调理方法及其调理电路
CN112729584A (zh) * 2020-12-24 2021-04-30 西安翔腾微电子科技有限公司 一种智能化的电流输出传感器信号调理电路及调理方法
CN116417026A (zh) 2021-12-31 2023-07-11 长鑫存储技术有限公司 一种控制放大电路、灵敏放大器和半导体存储器
CN116417027A (zh) * 2021-12-31 2023-07-11 长鑫存储技术有限公司 一种控制放大方法及电路、灵敏放大器和半导体存储器
CN116455335B (zh) * 2023-06-16 2023-08-22 微龛(广州)半导体有限公司 可编程增益放大器、模数转换器及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136178A (en) * 1991-08-20 1992-08-04 Intel Corporation Resistive charge domain synapse cell
US7034735B1 (en) * 2005-04-19 2006-04-25 Linear Technology Corporation Trim circuits and methodologies for data converters
US20060255997A1 (en) * 2005-04-08 2006-11-16 M/A-Com, Inc. And M/A-Com Eurotec Bv Differential analog filter

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000028664A2 (en) * 1998-11-12 2000-05-18 Broadcom Corporation Fully integrated tuner architecture
US6590436B2 (en) 2001-10-12 2003-07-08 Texas Instruments Incorporated System and method of translating wide common mode voltage ranges into narrow common mode voltage ranges
US7302246B2 (en) 2002-12-23 2007-11-27 Intel Corporation Programmable gain amplifier with self-adjusting offset correction
US7098738B2 (en) * 2003-12-24 2006-08-29 Broadcom Corporation Fine step and large gain range programmable gain amplifier
US7256721B2 (en) 2005-04-15 2007-08-14 Linear Technology Corporation Network with multiple adjustment elements and sensitivities, and digital-to-analog converter implementing same
US7660571B2 (en) * 2005-11-04 2010-02-09 Broadcom Corporation Programmable attenuator using digitally controlled CMOS switches
US7545209B2 (en) * 2006-09-07 2009-06-09 National Semiconductor Corporation Gain adjustment for programmable gain amplifiers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136178A (en) * 1991-08-20 1992-08-04 Intel Corporation Resistive charge domain synapse cell
US20060255997A1 (en) * 2005-04-08 2006-11-16 M/A-Com, Inc. And M/A-Com Eurotec Bv Differential analog filter
US7034735B1 (en) * 2005-04-19 2006-04-25 Linear Technology Corporation Trim circuits and methodologies for data converters

Also Published As

Publication number Publication date
US10720895B2 (en) 2020-07-21
US20200099353A1 (en) 2020-03-26
EP3627700A1 (en) 2020-03-25

Similar Documents

Publication Publication Date Title
US10720895B2 (en) Fully-differential programmable gain amplifier
US10397701B2 (en) Direct current mode digital-to-analog converter to class D amplifier
US7205845B2 (en) Amplifier circuit for converting the current signal from an optical receiving element into a voltage signal
US7671674B2 (en) Amplifier circuit with automatic gain correction
JP5630325B2 (ja) 利得可変差動増幅回路
US7504973B2 (en) Gain-variable analog/digital converter, gain adjustment method for gain-variable analog/digital converter, and system including gain-variable analog/digital converter
GB2069269A (en) Supply voltage driver
EP3145086B1 (en) Error cancellation in a current digital-to-analog converter of a continuous-time sigma-delta modulator
US6537216B1 (en) Transmit circuit for imaging with ultrasound
JPH10200342A (ja) バイアス電圧供給回路
JP2009081749A (ja) 低オフセット入力回路
US7292094B2 (en) Gain control amplifier
GB2595573A (en) Common-mode leakage error calibration for current sensing in a class-d stage using a pilot tone
US20140010385A1 (en) Differential Amplifier
US10361668B2 (en) Differential current to voltage converter
US6275179B1 (en) Digital to analog converter using a current matrix system
TWI430598B (zh) 電流模式傳輸線驅動器
US7425912B2 (en) Digital-to-analog converter with controlled buffered inputs
US20220407539A1 (en) Sigma-delta analogue-to-digital converter with gmc-vdac
US20080284515A1 (en) Circuits for quiescent current control
JPS62120723A (ja) Ａ／ｄ変換器用バイアス回路
SU1241417A1 (ru) Мостовой усилитель
KR100563014B1 (ko) 적응출력임피던스를가지는라인구동기
US20030107431A1 (en) Balancing gate-leakage current in differential pair circuits
EA025998B1 (ru) Цифроаналоговый преобразователь звуковой (варианты)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination