JPH03237880A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPH03237880A JPH03237880A JP2034440A JP3444090A JPH03237880A JP H03237880 A JPH03237880 A JP H03237880A JP 2034440 A JP2034440 A JP 2034440A JP 3444090 A JP3444090 A JP 3444090A JP H03237880 A JPH03237880 A JP H03237880A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- comparator
- level
- video signal
- sync tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 claims abstract description 17
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 2
- 230000007423 decrease Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 3
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明にビデオ信号から同期信号を取シ出す同期分離
回路に関するものである。
回路に関するものである。
第３図は従来の同期分離回路の回路図で１図にかいて、
（１）はシンクチップクランプ回路１２）ｒｆｉコンパ
レータである。ビデオ信号はシンクチップクランプ回路
（１）の端子ａに入力される。端子ａに釦いて、このビ
デオ信号のシンクチップは定電圧源Ｖ、の電位からトラ
ンジスタＱ１のベースエミッタ間電圧Ｕｂｅだけ下がっ
た電位にクランプされる。このクランプされたビデオ信
号はエミッタホロワＱ２を通してコンパレータ（２）の
トランジスタｑのベースに入力される。コンパレータ（
２）ｌｄトランジスタものベース電圧がトランジスタＱ
４のベース電圧ニジも低い時に端子すにＨｉｇｈ電圧が
出力される。従って、第４図（ａ）に示すようにコンパ
レータ（２）に入力されたビデオ信号の同期信号をしき
い値が横切るように定電圧源■の電位を設定して置けば
、端子ｂＫは第４図（ｂ）に示すような同期信号が出力
される。
（１）はシンクチップクランプ回路１２）ｒｆｉコンパ
レータである。ビデオ信号はシンクチップクランプ回路
（１）の端子ａに入力される。端子ａに釦いて、このビ
デオ信号のシンクチップは定電圧源Ｖ、の電位からトラ
ンジスタＱ１のベースエミッタ間電圧Ｕｂｅだけ下がっ
た電位にクランプされる。このクランプされたビデオ信
号はエミッタホロワＱ２を通してコンパレータ（２）の
トランジスタｑのベースに入力される。コンパレータ（
２）ｌｄトランジスタものベース電圧がトランジスタＱ
４のベース電圧ニジも低い時に端子すにＨｉｇｈ電圧が
出力される。従って、第４図（ａ）に示すようにコンパ
レータ（２）に入力されたビデオ信号の同期信号をしき
い値が横切るように定電圧源■の電位を設定して置けば
、端子ｂＫは第４図（ｂ）に示すような同期信号が出力
される。
従来の同期分離回路は以上のように構成されていたので
、入力されたビデオ信号の輝度が下がって振幅が小さく
なった時や、ビデオ信号が垂直帰Ｈ消去期間に差しかか
った時に、ｓ子ａＫ＞けるシンクチップの電位が持ち上
がり、コンパレータ（２）にかいて同期信号がしきい値
を横切らなくなシ。
、入力されたビデオ信号の輝度が下がって振幅が小さく
なった時や、ビデオ信号が垂直帰Ｈ消去期間に差しかか
った時に、ｓ子ａＫ＞けるシンクチップの電位が持ち上
がり、コンパレータ（２）にかいて同期信号がしきい値
を横切らなくなシ。
同期分離が行なえなくなるという問題点があった。
この発明は上記のＬうな問題点を解消するためになされ
たもので、安定した同期分離が行なわれる同期分離＠路
を得ることを目的とする。
たもので、安定した同期分離が行なわれる同期分離＠路
を得ることを目的とする。
〔Ｉ！Ｉｌｆｍを解決するための手段〕この発明に係る
同期分離口Ｗ＋は、ビデオ信号をある基準電圧にクラン
プするシンクチップクランプ回路と、クランプされたビ
デオ信号のシンクチップレベルとペデスタルレベルとの
間にシキい値を持ち、同期信号を検出する第１のコンパ
レータと、クランプされたビデオ信号のシンクチップレ
ベルと第１のコンパレータのしきい値との間の電位をし
きい値として持つ第２のコンパレータと。
同期分離口Ｗ＋は、ビデオ信号をある基準電圧にクラン
プするシンクチップクランプ回路と、クランプされたビ
デオ信号のシンクチップレベルとペデスタルレベルとの
間にシキい値を持ち、同期信号を検出する第１のコンパ
レータと、クランプされたビデオ信号のシンクチップレ
ベルと第１のコンパレータのしきい値との間の電位をし
きい値として持つ第２のコンパレータと。
第１のコンパレータのしきい値を同期信号が横切り、か
つ、第２のコンパレータのしきい値を同期信号が横切ら
なかった際に、シンクチップクランプ回路の基準電圧の
電位を下げることにＬり、クランプ電位を下げるように
働く回路とを備えたものである。
つ、第２のコンパレータのしきい値を同期信号が横切ら
なかった際に、シンクチップクランプ回路の基準電圧の
電位を下げることにＬり、クランプ電位を下げるように
働く回路とを備えたものである。
この発明にかける同期分離回路は、入力されたビデオ信
号のシンクチップの電位が持ち上がることを防ぎ、安定
した同期分離を行なえるようにしている。
号のシンクチップの電位が持ち上がることを防ぎ、安定
した同期分離を行なえるようにしている。
以ド、この発明の一実施例を図について説明する。第１
図に２いて、（１）はシンクチップクランプ回路、＋２
１ 、 （３）はコンパレータ、（４）はＡＮＤ回路で
ある。ビデオ信号はシンクチップクランプ回Ｋ （１）
の端子為に入力される。端子ａＫ＞いて、このビデオ信
号のシンクチップは可変電圧源ｖ１の電位からトランジ
スタｑのベースエミッタ間電圧Ｕｂｅだけ下がった電位
にクランプされる。このクランプされたビデオ信号はエ
ミッタホロワＱ２ｔ′通してコンパレータ（２）のトラ
ンジスタＱ、のベースに入力される。このコンパレータ
（２）はトランジスターのベース電圧がトランジスタＱ
４のベース電圧よシも低い時に端子すにＨｉｇｈ電圧が
出力される。従って。
図に２いて、（１）はシンクチップクランプ回路、＋２
１ 、 （３）はコンパレータ、（４）はＡＮＤ回路で
ある。ビデオ信号はシンクチップクランプ回Ｋ （１）
の端子為に入力される。端子ａＫ＞いて、このビデオ信
号のシンクチップは可変電圧源ｖ１の電位からトランジ
スタｑのベースエミッタ間電圧Ｕｂｅだけ下がった電位
にクランプされる。このクランプされたビデオ信号はエ
ミッタホロワＱ２ｔ′通してコンパレータ（２）のトラ
ンジスタＱ、のベースに入力される。このコンパレータ
（２）はトランジスターのベース電圧がトランジスタＱ
４のベース電圧よシも低い時に端子すにＨｉｇｈ電圧が
出力される。従って。
３１２図（ａ）に示すように、コンパレータ（２）に入
力されたビデオ信号の同期信号をしきい値が横切るよう
に定電圧源Ｖ、の電位を設定して置けば、端子すには第
２図（ｂ）に示すような同期信号が出力される。
力されたビデオ信号の同期信号をしきい値が横切るよう
に定電圧源Ｖ、の電位を設定して置けば、端子すには第
２図（ｂ）に示すような同期信号が出力される。
また、クランプされたビデオ信号はコンパレータ（３）
のトランジスタＱ７のベースにも入力される０このコン
パレータ（３）はトランジスタＱ、のベース電圧がトラ
ンジスタＱ８のベース電圧ニジも高い時にＨｉｇｈ電圧
を出力し、コンパレータ（２）とｒｉ極性が逆になって
いる。また、コンパレータ（３）のしきい値の電位は、
クランプされたシンクチップの電位エサ高く、かつ、コ
ンパレータ（２）のしきい値の電位ようも低くな／３よ
うに定電圧源Ｖ、の電位を設定する。このｌうに設定す
ることにニジ、コンパレータ（３）からは第２図（ｃ）
に示す工うな同期信号が出力される。従って、通常Ｉｆ
１２つのコンパレータの出力が同時にＨｉｇｈ電圧にな
ることはなく、この２つの出力が接続されている。ＡＮ
Ｄ回路（４）にＬｏｗ電圧を出力している。ＡＮＤ回路
（４）の出力に接続されている可変電圧源ｖ１はＡＮＤ
回路の出力がＨｉｇｈ電圧になると電位が下がるように
設定する。上記のようにＡＮＤ回路（４）の出力がＬｏ
ｗ電圧の時□は可変電圧源の電位は一定で、この同期分
離回路は従来の同期分離回路と同様の動作をする０ここ
で仮に、入力ビデオ信号の輝度が急激に下がり、振幅が
小さくなったとする。そしてクランプされたシンクチッ
プの電位が持ち上がり、第２図（ｄ）に示すようにコン
パレータ（２）のしきい値と、コンパレータ（３）のし
きい値の間にシンクチップが入ったとする０この時２つ
のコンパレータは同時にＨｉｇｈ電圧を出力し、ＡＮＤ
［ｉｉｌ絡（４）はＨｉｇｈ電圧を出力する。従って可
変電圧源ｖ１の電位が下がり、シンクチップのクランプ
電位は引き下げられる。
のトランジスタＱ７のベースにも入力される０このコン
パレータ（３）はトランジスタＱ、のベース電圧がトラ
ンジスタＱ８のベース電圧ニジも高い時にＨｉｇｈ電圧
を出力し、コンパレータ（２）とｒｉ極性が逆になって
いる。また、コンパレータ（３）のしきい値の電位は、
クランプされたシンクチップの電位エサ高く、かつ、コ
ンパレータ（２）のしきい値の電位ようも低くな／３よ
うに定電圧源Ｖ、の電位を設定する。このｌうに設定す
ることにニジ、コンパレータ（３）からは第２図（ｃ）
に示す工うな同期信号が出力される。従って、通常Ｉｆ
１２つのコンパレータの出力が同時にＨｉｇｈ電圧にな
ることはなく、この２つの出力が接続されている。ＡＮ
Ｄ回路（４）にＬｏｗ電圧を出力している。ＡＮＤ回路
（４）の出力に接続されている可変電圧源ｖ１はＡＮＤ
回路の出力がＨｉｇｈ電圧になると電位が下がるように
設定する。上記のようにＡＮＤ回路（４）の出力がＬｏ
ｗ電圧の時□は可変電圧源の電位は一定で、この同期分
離回路は従来の同期分離回路と同様の動作をする０ここ
で仮に、入力ビデオ信号の輝度が急激に下がり、振幅が
小さくなったとする。そしてクランプされたシンクチッ
プの電位が持ち上がり、第２図（ｄ）に示すようにコン
パレータ（２）のしきい値と、コンパレータ（３）のし
きい値の間にシンクチップが入ったとする０この時２つ
のコンパレータは同時にＨｉｇｈ電圧を出力し、ＡＮＤ
［ｉｉｌ絡（４）はＨｉｇｈ電圧を出力する。従って可
変電圧源ｖ１の電位が下がり、シンクチップのクランプ
電位は引き下げられる。
シンクチップの電位が再びコンパレータ（３）のしきい
値よυも低くなれば可変電圧源の電位は元に戻るので、
端子ａの電位が下がシすぎることはない。
値よυも低くなれば可変電圧源の電位は元に戻るので、
端子ａの電位が下がシすぎることはない。
以上のＬうにこの発明によれば、常にビデオ信号のシン
クチップが持ち上がらないように働き。
クチップが持ち上がらないように働き。
同期分離が確実に行なわれる。
第１図はこの発明の一実施例を示す０１絡図、第２図は
第１図の回路の動作を説明する波形図、第３図は従来の
同期分離回路を示す回路図、第４図Ｆｉ第３図の回路の
動作を説明する波形図である。 図に９いて、（１）ｕシンクチップの回路、（２）、（
３）はコンパレータ、（４）はＡＮＤ［！Ｇ、ａ、ｂは
端子、Ｑ１〜Ｑ、。はトランジスタ、■１〜Ｖ、は電圧
源を示すＯ なか１図中、同一符号は同一、又は相当部分を示す。
第１図の回路の動作を説明する波形図、第３図は従来の
同期分離回路を示す回路図、第４図Ｆｉ第３図の回路の
動作を説明する波形図である。 図に９いて、（１）ｕシンクチップの回路、（２）、（
３）はコンパレータ、（４）はＡＮＤ［！Ｇ、ａ、ｂは
端子、Ｑ１〜Ｑ、。はトランジスタ、■１〜Ｖ、は電圧
源を示すＯ なか１図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- ビデオ信号をある基準電圧にクランプするシンクチップ
クランプ回路と、このクランプされたビデオ信号のシン
クチップレベルとペデスタルレベルの間にしきい値を持
ち、同期信号を検出する第１のコンパレータと、クラン
プされたビデオ信号のシンクチップレベルと第１のコン
パレータのしきい値との間の電位をしきい値として持つ
第２のコンパレータと、第１のコンパレータのしきい値
を同期信号が横切り、かつ、第２のコンパレータのしき
い値を同期信号が横切らなかつた際に、シンクチップの
電位を下げる回路とを備えたことを特徴とする同期分離
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034440A JPH03237880A (ja) | 1990-02-14 | 1990-02-14 | 同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2034440A JPH03237880A (ja) | 1990-02-14 | 1990-02-14 | 同期分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03237880A true JPH03237880A (ja) | 1991-10-23 |
Family
ID=12414294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2034440A Pending JPH03237880A (ja) | 1990-02-14 | 1990-02-14 | 同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03237880A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0918745A (ja) * | 1995-06-30 | 1997-01-17 | Lg Semicon Co Ltd | 映像信号クランプ回路 |
-
1990
- 1990-02-14 JP JP2034440A patent/JPH03237880A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0918745A (ja) * | 1995-06-30 | 1997-01-17 | Lg Semicon Co Ltd | 映像信号クランプ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| JPH03237880A (ja) | 同期分離回路 | |
| US4658297A (en) | Automatic gain control circuit | |
| US3487162A (en) | Video blanking and sync pulse insertion circuit | |
| KR840006585A (ko) | 신호 샘플링 회로 | |
| JPH03231568A (ja) | 同期分離回路 | |
| US5229854A (en) | Vertical sync separator | |
| US6008864A (en) | Composite video signal backporch soft-clamp system using servo loop | |
| EP0148606A1 (en) | Tri-level sandcastle pulse decoder | |
| JP2699610B2 (ja) | 同期信号分離回路 | |
| JPS631500Y2 (ja) | ||
| JPS58194467A (ja) | 同期分離装置 | |
| JPS61174881A (ja) | クランプ回路 | |
| GB1267979A (en) | Synchronizing separator circuits | |
| KR940000159Y1 (ko) | 고화질용 키드 펄스 발생기 | |
| JP2558757B2 (ja) | クランプ回路 | |
| JPH03198477A (ja) | 同期信号分離回路 | |
| JP2784478B2 (ja) | クランプ回路 | |
| JP2006128855A (ja) | 映像信号のクランプ回路 | |
| KR910006566Y1 (ko) | 음성 뮤트(audio mute)회로 | |
| JPS6121183U (ja) | ドロツプアウト補償回路 | |
| JPH09187029A (ja) | Ｄｃレベルシフト回路 | |
| JPH03262383A (ja) | 同期分離回路 | |
| JPH0410767B2 (ja) | ||
| JPS58161424A (ja) | スイツチング回路 |