JPS58194467A - 同期分離装置 - Google Patents
同期分離装置Info
- Publication number
- JPS58194467A JPS58194467A JP7680482A JP7680482A JPS58194467A JP S58194467 A JPS58194467 A JP S58194467A JP 7680482 A JP7680482 A JP 7680482A JP 7680482 A JP7680482 A JP 7680482A JP S58194467 A JPS58194467 A JP S58194467A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- video signal
- diode
- base bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、特にコンビーータの端末機器として使用され
る陰極線管ディスプレイモニタの同期分離装置に関する
。
る陰極線管ディスプレイモニタの同期分離装置に関する
。
最近のコンビーータは表示画面の変化が複雑になりプリ
ンク、リバース等が多用されてきたため、このような表
示画面の急激な変化にも速応しうる同期分離装置が必要
に麿ってきた。
ンク、リバース等が多用されてきたため、このような表
示画面の急激な変化にも速応しうる同期分離装置が必要
に麿ってきた。
本発明はこの要求を満足しうる同期分離装置を提供する
ものである。以下その一実施例を従来例とともに図面を
用いて説明する。第１図は一実施例における同期分離装
置の回路図で、破線で示すブロックを除いた回路が従来
例となる。
ものである。以下その一実施例を従来例とともに図面を
用いて説明する。第１図は一実施例における同期分離装
置の回路図で、破線で示すブロックを除いた回路が従来
例となる。
第１図において、１Ｆｉ結合用コンデンサ、２゜３Ｖｉ
エミツタフオロアトランジスタ４０ベースバイアス抵抗
、６はこのトランジスタ４のコレクタ負荷抵抗、６はエ
ミッタ抵抗、７は結合用コンデンサ、８は同期分離用ト
ランジスタ９のバイアス抵抗、１０はこの同期分離用′
トランジスタ９のコレクタ負荷抵抗である。
エミツタフオロアトランジスタ４０ベースバイアス抵抗
、６はこのトランジスタ４のコレクタ負荷抵抗、６はエ
ミッタ抵抗、７は結合用コンデンサ、８は同期分離用ト
ランジスタ９のバイアス抵抗、１０はこの同期分離用′
トランジスタ９のコレクタ負荷抵抗である。
上記入力用のエミッタフォロアトランジスタ４のベース
に結合用コンデンサ１を介して入力される複合映像信号
の一例を第２図ａに示す第２図乙においてＷは白画面、
Ｂは黒画面の信号におのおの相当する。たとえば、複合
映像信号信母が第２図ａのごとく白画面から黒画面に変
化した場合、同期分離用トランジスタ９への入力はコン
テンサ結合であるため、ブロック１１の挿入されていな
い従来の回路例においては映像信号の平均電圧の変化へ
の追随の遅れにより、第２図すのごとく白画面から黒画
面への変化に、いわゆる過度現象が生じる状態となる。
に結合用コンデンサ１を介して入力される複合映像信号
の一例を第２図ａに示す第２図乙においてＷは白画面、
Ｂは黒画面の信号におのおの相当する。たとえば、複合
映像信号信母が第２図ａのごとく白画面から黒画面に変
化した場合、同期分離用トランジスタ９への入力はコン
テンサ結合であるため、ブロック１１の挿入されていな
い従来の回路例においては映像信号の平均電圧の変化へ
の追随の遅れにより、第２図すのごとく白画面から黒画
面への変化に、いわゆる過度現象が生じる状態となる。
このため、同期分離用トランジスタ９の出力がある期間
欠けたり、出力レベルが小さくなり、その結果、同期が
不安定になるという欠点がある。
欠けたり、出力レベルが小さくなり、その結果、同期が
不安定になるという欠点がある。
本発明はこの欠点を除去するもので、入力用トランジス
タのコレクタと同期分離用トランジスタのベースとの間
に第１図に示すブロック１１を挿入することにより同期
分離動作が安定に行えるようにしたものである。
タのコレクタと同期分離用トランジスタのベースとの間
に第１図に示すブロック１１を挿入することにより同期
分離動作が安定に行えるようにしたものである。
上記ブロック１１はダイオード１２と抵抗１３との直列
回路より構成し、ダイオード１２のアノードをトランジ
スタ４のコレクタ側にして）順方向に同期分離用トラン
ジスタ９のベースとの間に挿入している。
回路より構成し、ダイオード１２のアノードをトランジ
スタ４のコレクタ側にして）順方向に同期分離用トラン
ジスタ９のベースとの間に挿入している。
この構成において、第２図ａＫＷとして示す白画面のご
とく映像信号の平均電圧が大きい場合、入力用トランジ
スタ４のコレクタ負荷抵抗６の出−力電圧は第２図ｄの
−のごとくなり、このときこの出力電圧をダイオード１
２にて正側をピークホールドして同期分離用トランジス
タ９のベースバイアスとして印加するようにしているた
め、同期分離用トランジスタ９のベースバイアスは＋Ｂ
側にシフトされる。すなわちトランジスタ９がカットオ
フされる方向に働く。一方、黒画面のようにモ均電圧が
低い場合は、トランジスタ４のコレクタ出力電圧の正側
振幅も第２図ｄのＢ′のごとく小さくなるため、そのピ
ーク電圧が下がり、同期分離用トランジスタ９０ベース
バイアスをアース電位側（トランジスタ９を導通させる
方向）にシフトさせるように変化する。この同期分離用
トランジスタ９のベースバイアスのシフトに、コンデン
サ７を通して映像信号を重畳させているため総合的に第
２図Ｃのように同期分離用トランジスタ９のベース入力
は、同期信号のピークが画定レベルに保持された状態で
トランジスタ９のベースに印 ）））加される
。この結果、安定した同期分離動作が行なわれ、安定し
た同期分離出力をトランジスタ９のコレクタ出力として
得ることができる。
とく映像信号の平均電圧が大きい場合、入力用トランジ
スタ４のコレクタ負荷抵抗６の出−力電圧は第２図ｄの
−のごとくなり、このときこの出力電圧をダイオード１
２にて正側をピークホールドして同期分離用トランジス
タ９のベースバイアスとして印加するようにしているた
め、同期分離用トランジスタ９のベースバイアスは＋Ｂ
側にシフトされる。すなわちトランジスタ９がカットオ
フされる方向に働く。一方、黒画面のようにモ均電圧が
低い場合は、トランジスタ４のコレクタ出力電圧の正側
振幅も第２図ｄのＢ′のごとく小さくなるため、そのピ
ーク電圧が下がり、同期分離用トランジスタ９０ベース
バイアスをアース電位側（トランジスタ９を導通させる
方向）にシフトさせるように変化する。この同期分離用
トランジスタ９のベースバイアスのシフトに、コンデン
サ７を通して映像信号を重畳させているため総合的に第
２図Ｃのように同期分離用トランジスタ９のベース入力
は、同期信号のピークが画定レベルに保持された状態で
トランジスタ９のベースに印 ）））加される
。この結果、安定した同期分離動作が行なわれ、安定し
た同期分離出力をトランジスタ９のコレクタ出力として
得ることができる。
以上説明したように本発明によれば、ベースに複合映像
信号が入力されるエミッタフォロアトランジスタのエミ
ッタをコンデンサを介して同期分離用トランジスタのベ
ースに接続する一方、上記エミッタフォロアトランジス
タのコレクタ負荷抵抗を順方向のダイオードおよび抵抗
をｉｆｆ＋ して同期分離用トランジスタのベースに接
続することにより、表示画面が急激に変化しても安定し
た同期分離動作が行える同期分離装置を得ることができ
る。
信号が入力されるエミッタフォロアトランジスタのエミ
ッタをコンデンサを介して同期分離用トランジスタのベ
ースに接続する一方、上記エミッタフォロアトランジス
タのコレクタ負荷抵抗を順方向のダイオードおよび抵抗
をｉｆｆ＋ して同期分離用トランジスタのベースに接
続することにより、表示画面が急激に変化しても安定し
た同期分離動作が行える同期分離装置を得ることができ
る。
第１図は本発明の一実施例における同期分離装置の回路
図、第２図ａ、ｂ、ｃ、ｄは本発明の動作説明のための
波形図である。 ４・・・・・エミッタフォロアトランジスタ、７・・・
・・結合用コンデンサ、９・・・・・・同期分離用トラ
ンジスタ、１２・・・・・ダイオード、１３・・・・・
抵抗。
図、第２図ａ、ｂ、ｃ、ｄは本発明の動作説明のための
波形図である。 ４・・・・・エミッタフォロアトランジスタ、７・・・
・・結合用コンデンサ、９・・・・・・同期分離用トラ
ンジスタ、１２・・・・・ダイオード、１３・・・・・
抵抗。
Claims (1)
- ベースに複合映像信号が入力されるエミッタフォロアト
ランジスタのエミッタをコンテシサヲ介して同期分離用
トランジスタのベースに接続し、かつ前記エミッタフォ
ロアトランジスタのコレクタ負荷抵抗を順方向のダイオ
ードと抵抗の直クリ回路を介して前記同期分離用トラン
ジスタのベースに接続したことを特徴とする同期分離装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7680482A JPS58194467A (ja) | 1982-05-07 | 1982-05-07 | 同期分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7680482A JPS58194467A (ja) | 1982-05-07 | 1982-05-07 | 同期分離装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58194467A true JPS58194467A (ja) | 1983-11-12 |
Family
ID=13615836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7680482A Pending JPS58194467A (ja) | 1982-05-07 | 1982-05-07 | 同期分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58194467A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131972A (ja) * | 1984-12-01 | 1986-06-19 | Sharp Corp | テレビジヨンの垂直同期分離入力回路 |
| US4745477A (en) * | 1986-07-07 | 1988-05-17 | Rca Corporation | Antijitter arrangement for synchronizing pulse separator |
-
1982
- 1982-05-07 JP JP7680482A patent/JPS58194467A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131972A (ja) * | 1984-12-01 | 1986-06-19 | Sharp Corp | テレビジヨンの垂直同期分離入力回路 |
| US4745477A (en) * | 1986-07-07 | 1988-05-17 | Rca Corporation | Antijitter arrangement for synchronizing pulse separator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6014553B2 (ja) | テレビジヨン同期信号分離回路 | |
| JPS58194467A (ja) | 同期分離装置 | |
| US2295346A (en) | Television and like system | |
| EP0058729A1 (en) | Synchronizing signal separator circuit | |
| US5045943A (en) | Synchronous signal separation circuit | |
| CA1096491A (en) | Television synchronizing signal separating circuit | |
| US3487162A (en) | Video blanking and sync pulse insertion circuit | |
| JPS60103774A (ja) | 映像表示装置 | |
| US3979605A (en) | Integrating circuit for separating a wide pulse from a narrow pulse | |
| CN1018134B (zh) | 视频显示驱动器装置 | |
| JPH03237880A (ja) | 同期分離回路 | |
| US3585295A (en) | Video amplifier | |
| KR0158447B1 (ko) | 수평편향폭 검출회로 | |
| KR890001356Y1 (ko) | 합성 비디오신호의 디지탈 동기신호 분리용 집적회로 | |
| JP3198203B2 (ja) | 同期分離装置 | |
| JP3030971B2 (ja) | 同期分離装置 | |
| JP2961741B2 (ja) | ブランキング回路 | |
| JP3067388B2 (ja) | パルス発生装置 | |
| JP2517862Y2 (ja) | クランプ回路 | |
| KR910002116Y1 (ko) | 오디오, 비디오 입력신호 자동 절환회로 | |
| JPS593655Y2 (ja) | 同期分離回路 | |
| JPS6145430B2 (ja) | ||
| JPS58198971A (ja) | ノイズ検出回路 | |
| JPH0326709Y2 (ja) | ||
| KR790002006B1 (ko) | 위상 검파회로 |