JP2961741B2 - ブランキング回路 - Google Patents
ブランキング回路Info
- Publication number
- JP2961741B2 JP2961741B2 JP3019089A JP3019089A JP2961741B2 JP 2961741 B2 JP2961741 B2 JP 2961741B2 JP 3019089 A JP3019089 A JP 3019089A JP 3019089 A JP3019089 A JP 3019089A JP 2961741 B2 JP2961741 B2 JP 2961741B2
- Authority
- JP
- Japan
- Prior art keywords
- blanking
- circuit
- capacitor
- resistor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 〔発明の概要〕 本発明はテレビジョン受像機等に用いて好適なブラン
キング回路に関し、供給されたブランキングパルスの立
ち上がりを第１の時定数で立ち上がるようになすと共
に、立ち下がりを第２の時定数で立ち下がるようにブラ
ンキングパルスのエッジに遅延を与える遅延回路と、こ
の遅延回路から出力されたブランキングパルスのパルス
期間中、複合映像信号のレベルを所定の電位に制限する
リミッタ回路とより構成され、上記第１の時定数は、上
記遅延回路内のコンデンサの容量値及び第１の抵抗の抵
抗値により定まると共に、上記第２の時定数は、上記遅
延回路内の上記コンデンサの容量値及び第２の抵抗の抵
抗値により定まり、上記コンデンサの容量値及び第１、
第２の抵抗の抵抗値を適宜設定できるようにしたことで
ブランキングの立ち上り、立ち下り速度を自由に選択出
来る様にしたものである。
キング回路に関し、供給されたブランキングパルスの立
ち上がりを第１の時定数で立ち上がるようになすと共
に、立ち下がりを第２の時定数で立ち下がるようにブラ
ンキングパルスのエッジに遅延を与える遅延回路と、こ
の遅延回路から出力されたブランキングパルスのパルス
期間中、複合映像信号のレベルを所定の電位に制限する
リミッタ回路とより構成され、上記第１の時定数は、上
記遅延回路内のコンデンサの容量値及び第１の抵抗の抵
抗値により定まると共に、上記第２の時定数は、上記遅
延回路内の上記コンデンサの容量値及び第２の抵抗の抵
抗値により定まり、上記コンデンサの容量値及び第１、
第２の抵抗の抵抗値を適宜設定できるようにしたことで
ブランキングの立ち上り、立ち下り速度を自由に選択出
来る様にしたものである。
従来のテレビジョン受像機では水平帰線消去回路及び
垂直帰線回路（以下ブランキング回路と記す）が用いら
れているが、このブランキング回路として例えば、水平
帰線期間をブランキングする様なブランキング回路とし
て第３図に示す様な構成のものが知られている。この第
３図において、（１）は複合映像信号が供給される信号
源であり、この信号源の一端は接地され他端はエミッタ
フロア構成のトランジスタ（８）のベースに抵抗器
（２）を介して接続され、NPNトランジスタ（７）のコ
レクタは抵抗器（２）の一端に接続され、エミッタは接
地され、ベースには制御信号入力端子（３）から抵抗器
（４）を介してブランキングを行うための制御信号が供
給される。抵抗器（４）の一端とトランジスタ（７）の
ベースとの接続点に抵抗器（５）の一端が接続され、こ
の抵抗器（５）の他端は接地されている。トランジスタ
（８）のコレクタは電圧源Vccに接続され、このエミッ
タは抵抗器（９）を介して接地され、トランジスタ
（８）のエミッタと抵抗器（９）との接続点より映像出
力回路（10）に映像出力信号が供給され、この映像出力
信号が陰極線管（11）に供給されている。
垂直帰線回路（以下ブランキング回路と記す）が用いら
れているが、このブランキング回路として例えば、水平
帰線期間をブランキングする様なブランキング回路とし
て第３図に示す様な構成のものが知られている。この第
３図において、（１）は複合映像信号が供給される信号
源であり、この信号源の一端は接地され他端はエミッタ
フロア構成のトランジスタ（８）のベースに抵抗器
（２）を介して接続され、NPNトランジスタ（７）のコ
レクタは抵抗器（２）の一端に接続され、エミッタは接
地され、ベースには制御信号入力端子（３）から抵抗器
（４）を介してブランキングを行うための制御信号が供
給される。抵抗器（４）の一端とトランジスタ（７）の
ベースとの接続点に抵抗器（５）の一端が接続され、こ
の抵抗器（５）の他端は接地されている。トランジスタ
（８）のコレクタは電圧源Vccに接続され、このエミッ
タは抵抗器（９）を介して接地され、トランジスタ
（８）のエミッタと抵抗器（９）との接続点より映像出
力回路（10）に映像出力信号が供給され、この映像出力
信号が陰極線管（11）に供給されている。
上述の構成に於いて、制御信号入力端子（３）からブ
ランキング用正パルスから成る制御信号が供給されると
トランジスタ（７）はブランキング期間「オン」され、
複合映像信号（14）の例えば水平帰線期間パルス（15）
を第５図の様にシャントする。
ランキング用正パルスから成る制御信号が供給されると
トランジスタ（７）はブランキング期間「オン」され、
複合映像信号（14）の例えば水平帰線期間パルス（15）
を第５図の様にシャントする。
この水平帰線期間パルス（15）の立ち上り又は立ち下
り速度を早く、例えば50n sec以下に選択すると、その
高周波成分が映像中間周波増幅回路（VIF）等に飛び込
んでテレビジョン受像機の弱電界受像時に第４図に示す
受像管の管面（12）上に映出した画像中に水平パルスの
ラジェーション（13）を発生する弊害があった。このた
め帰線期間をブランキングするためのブランキング回路
では帰線期間パルス（15）の立ち上り及び立ち下り速度
を200n sec程度の比較的遅い値に選択することが好まし
いとされていた。
り速度を早く、例えば50n sec以下に選択すると、その
高周波成分が映像中間周波増幅回路（VIF）等に飛び込
んでテレビジョン受像機の弱電界受像時に第４図に示す
受像管の管面（12）上に映出した画像中に水平パルスの
ラジェーション（13）を発生する弊害があった。このた
め帰線期間をブランキングするためのブランキング回路
では帰線期間パルス（15）の立ち上り及び立ち下り速度
を200n sec程度の比較的遅い値に選択することが好まし
いとされていた。
第３図に示した従来のブランキング回路において、帰
線期間パルス（15）の立ち上り、立ち下り速度を遅くす
るためにはトランジスタ（７）のベース・コレクタ間に
コンデンサ（６）を付加することが考えられる。然しこ
の様なコンデンサ（６）を付加すると、このコンデンサ
（６）の容量値をC0とするこのコンデンサと直列に接続
された抵抗器（２）の抵抗値R0との間で低域通過濾波回
路を形成して複合映像信号の周波数特性を劣化させる結
果となる。又、コンデンサ（６）をトランジスタ（７）
のベース・コレタク間に付加させるだけでは第５図に示
す様に帰線期間パルス（15）の立ち上りは抵抗器（２）
の抵抗値R0とコンデンサ（６）の容量値C0との時定数R0
C0によって遅くなるが、立ち下りはあまり効果がない問
題があった。
線期間パルス（15）の立ち上り、立ち下り速度を遅くす
るためにはトランジスタ（７）のベース・コレクタ間に
コンデンサ（６）を付加することが考えられる。然しこ
の様なコンデンサ（６）を付加すると、このコンデンサ
（６）の容量値をC0とするこのコンデンサと直列に接続
された抵抗器（２）の抵抗値R0との間で低域通過濾波回
路を形成して複合映像信号の周波数特性を劣化させる結
果となる。又、コンデンサ（６）をトランジスタ（７）
のベース・コレタク間に付加させるだけでは第５図に示
す様に帰線期間パルス（15）の立ち上りは抵抗器（２）
の抵抗値R0とコンデンサ（６）の容量値C0との時定数R0
C0によって遅くなるが、立ち下りはあまり効果がない問
題があった。
本発明は叙上の問題を解決すべく成されたものであ
り、その目的とするところは複合映像信号の周波数特性
の劣化がなく立ち上り、立ち下り速度を自由に選択出来
るブランキング回路を提供しようとするものである。
り、その目的とするところは複合映像信号の周波数特性
の劣化がなく立ち上り、立ち下り速度を自由に選択出来
るブランキング回路を提供しようとするものである。
本発明のブランキング回路はその一例が第１図に示さ
れている様に、供給されたブランキングパルスの立ち上
がりを第１の時定数で立ち上がるようになすと共に、立
ち下がりを第２の時定数で立ち下がるようにブランキン
グパルスのエッジに遅延を与える遅延回路と、この遅延
回路から出力されたブランキングパルスのパルス期間
中、複合映像信号のレベルを所定の電位に制限するリミ
ッタ回路とより構成され、上記第１の時定数は、上記遅
延回路内のコンデンサの容量値及び第１の抵抗の抵抗値
により定まると共に、上記第２の時定数は、上記遅延回
路内の上記コンデンサの容量値及び第２の抵抗の抵抗値
により定まり、上記コンデンサの容量値及び第１、第２
の抵抗の抵抗値を適宜設定できるようにしてなるもので
ある。
れている様に、供給されたブランキングパルスの立ち上
がりを第１の時定数で立ち上がるようになすと共に、立
ち下がりを第２の時定数で立ち下がるようにブランキン
グパルスのエッジに遅延を与える遅延回路と、この遅延
回路から出力されたブランキングパルスのパルス期間
中、複合映像信号のレベルを所定の電位に制限するリミ
ッタ回路とより構成され、上記第１の時定数は、上記遅
延回路内のコンデンサの容量値及び第１の抵抗の抵抗値
により定まると共に、上記第２の時定数は、上記遅延回
路内の上記コンデンサの容量値及び第２の抵抗の抵抗値
により定まり、上記コンデンサの容量値及び第１、第２
の抵抗の抵抗値を適宜設定できるようにしてなるもので
ある。
本発明のブランキング回路はリミット回路（32）に遅
延回路（33）に接続し、この遅延回路（33）により、複
合映像信号の帰線期間をリミッタ用トランジスタ（7a）
で制限する様に成されているので、立ち上り及び立ち下
りを自由に設定出来るブランキング回路が得られる。
延回路（33）に接続し、この遅延回路（33）により、複
合映像信号の帰線期間をリミッタ用トランジスタ（7a）
で制限する様に成されているので、立ち上り及び立ち下
りを自由に設定出来るブランキング回路が得られる。
以下、本発明のブランキング回路の一実施例を第１図
及び第２図を参照して説明する。
及び第２図を参照して説明する。
この第１図で第３図との対応部分には同一符号は付し
てその重複説明を省略する。第１図に於いて、本例のブ
ランキング回路は信号源（１）からの複合映像信号の映
像信号期間を抵抗器（２）を通じて映像出力回路（10）
に出力し、陰極線管（11）上に画像表示を行なっている
が、抵抗器（２）の一端とPNPトランジスタ（7a）のエ
ミッタを接続し、コレクタを接地すると共にベースを制
御端子（7b）に接続することで水平及び垂直帰線期間を
リミットするPNPトランジスタのリミッタ回路（32）を
構成し、トランジスタ（7a）のベースに供給するブラン
キング用の制御信号に応じて複合映像信号の水平又は垂
直帰線期間のレベルをリミットする動作を行なう。本例
ではこのリミット用のトランジスタ（7a）の制御端子に
遅延回路（33）を付加する。遅延回路（33）は次の様に
構成する。先ず制御信号入力端子（３）を抵抗器（31）
を介して第１のトランジスタ（29）のベースに接続し、
このベースと抵抗器（31）との接続中点を抵抗器（30）
を介して接地する。更に第１のトランジスタのエミッタ
を接地すると共にコレクタは抵抗器（28）（26）の直列
回路の通じて電圧源Vccに接続する。電圧源Vccは第２の
トランジスタ（23）のコレクタにも接続され、抵抗器
（26）と抵抗器（28）との接続中点にコンデンサ（27）
の一端を接続すると共に第２のトランジスタ（23）のベ
ースに接続する。コンデンサ（27）の他端は接地され
る。第２のトランジスタ（23）のエミッタはダイオード
（24）のアノードに接続され、ダイオード（24）のカソ
ードはリミッタ回路を構成するトランジスタ（7a）のベ
ース及び電流源（25）に接続され、電流源（25）の一端
は接地されている。
てその重複説明を省略する。第１図に於いて、本例のブ
ランキング回路は信号源（１）からの複合映像信号の映
像信号期間を抵抗器（２）を通じて映像出力回路（10）
に出力し、陰極線管（11）上に画像表示を行なっている
が、抵抗器（２）の一端とPNPトランジスタ（7a）のエ
ミッタを接続し、コレクタを接地すると共にベースを制
御端子（7b）に接続することで水平及び垂直帰線期間を
リミットするPNPトランジスタのリミッタ回路（32）を
構成し、トランジスタ（7a）のベースに供給するブラン
キング用の制御信号に応じて複合映像信号の水平又は垂
直帰線期間のレベルをリミットする動作を行なう。本例
ではこのリミット用のトランジスタ（7a）の制御端子に
遅延回路（33）を付加する。遅延回路（33）は次の様に
構成する。先ず制御信号入力端子（３）を抵抗器（31）
を介して第１のトランジスタ（29）のベースに接続し、
このベースと抵抗器（31）との接続中点を抵抗器（30）
を介して接地する。更に第１のトランジスタのエミッタ
を接地すると共にコレクタは抵抗器（28）（26）の直列
回路の通じて電圧源Vccに接続する。電圧源Vccは第２の
トランジスタ（23）のコレクタにも接続され、抵抗器
（26）と抵抗器（28）との接続中点にコンデンサ（27）
の一端を接続すると共に第２のトランジスタ（23）のベ
ースに接続する。コンデンサ（27）の他端は接地され
る。第２のトランジスタ（23）のエミッタはダイオード
（24）のアノードに接続され、ダイオード（24）のカソ
ードはリミッタ回路を構成するトランジスタ（7a）のベ
ース及び電流源（25）に接続され、電流源（25）の一端
は接地されている。
上述の構成に於ける本発明のブランキング回路の動作
を説明する。制御信号入力端子（３）には第２図Ａに示
す例えば、水平帰線期間をブランキングする正極性パル
スの制御信号（35）が供給されるとこの制御信号の立ち
上りでトランジスタ（29）はコンデンサ（27）の容量値
C1と抵抗器（28）の抵抗値R2で定まる時定数C1,R2によ
って立ち下がるのでエミッタフロアートランジスタ（2
3）のベース電位は降下していく、即ちトランジスタ（2
3）はダイオード（24）を介して電流源（25）に引か
れ、電圧源Vccから抵抗器（26）を介してベースバイア
スされているのでリミッタ回路を構成するPNPトランジ
スタ（7a）のベース即ち、制御端子（7b）にはトランジ
スタ（23）のVB電圧とダイオード（24）のVB対応の電圧
分の2VBが降下した分の電圧が供給され、信号源（１）
から抵抗器（２）を介して映像出力回路（10）に供給さ
れる第２図Ｂに示す複合映像信号（14）の水平帰線パル
ス（15）のＸ部分は第２図Ｃに拡大して示す様に時定数
R2C1に応じてリミットされる。次に制御信号（35）が立
ち下るときには電圧源電圧Vccは抵抗器R1を介してコン
デンサ（27）に充電され、この充電電圧に応じてエミッ
タフロアートランジスタ（23）のベース電位は上昇する
のでPNPトランジスタ（7a）のベース電位は抵抗器（2
6）とコンデンサ（27）の時定数R1C1の上昇に応じた所
定の直流レベル迄上昇し、PNPトランジスタ（7a）のリ
ミッタ効果がなくなって複合映像信号中の映像信号を映
像出力回路（10）へ出力することになる。
を説明する。制御信号入力端子（３）には第２図Ａに示
す例えば、水平帰線期間をブランキングする正極性パル
スの制御信号（35）が供給されるとこの制御信号の立ち
上りでトランジスタ（29）はコンデンサ（27）の容量値
C1と抵抗器（28）の抵抗値R2で定まる時定数C1,R2によ
って立ち下がるのでエミッタフロアートランジスタ（2
3）のベース電位は降下していく、即ちトランジスタ（2
3）はダイオード（24）を介して電流源（25）に引か
れ、電圧源Vccから抵抗器（26）を介してベースバイア
スされているのでリミッタ回路を構成するPNPトランジ
スタ（7a）のベース即ち、制御端子（7b）にはトランジ
スタ（23）のVB電圧とダイオード（24）のVB対応の電圧
分の2VBが降下した分の電圧が供給され、信号源（１）
から抵抗器（２）を介して映像出力回路（10）に供給さ
れる第２図Ｂに示す複合映像信号（14）の水平帰線パル
ス（15）のＸ部分は第２図Ｃに拡大して示す様に時定数
R2C1に応じてリミットされる。次に制御信号（35）が立
ち下るときには電圧源電圧Vccは抵抗器R1を介してコン
デンサ（27）に充電され、この充電電圧に応じてエミッ
タフロアートランジスタ（23）のベース電位は上昇する
のでPNPトランジスタ（7a）のベース電位は抵抗器（2
6）とコンデンサ（27）の時定数R1C1の上昇に応じた所
定の直流レベル迄上昇し、PNPトランジスタ（7a）のリ
ミッタ効果がなくなって複合映像信号中の映像信号を映
像出力回路（10）へ出力することになる。
本発明は叙上の様に動作させたので複合映像信号の周
波数特性を劣化させずにコンデンサ（27）と抵抗器（2
6）（28）の時定数C1・R1とC1・R2を自由に選択してブ
ランキング時の立ち上り及び立ち下り速度を自由に設定
出来る。
波数特性を劣化させずにコンデンサ（27）と抵抗器（2
6）（28）の時定数C1・R1とC1・R2を自由に選択してブ
ランキング時の立ち上り及び立ち下り速度を自由に設定
出来る。
尚、本発明は叙上の実施例に限定することなく本発明
の要旨を逸脱しない範囲で種々の変更を行なうことが出
来る。
の要旨を逸脱しない範囲で種々の変更を行なうことが出
来る。
本発明のブランキング回路によれば、ブランキング時
の波形の立ち上り又は立ち下り速度を自由に設定出来る
と共にブランキングする複合映像信号の周波数特性を劣
化させることもない。
の波形の立ち上り又は立ち下り速度を自由に設定出来る
と共にブランキングする複合映像信号の周波数特性を劣
化させることもない。
第１図は本発明のブランキング回路の一実施例を示す構
成図、第２図は本発明のブランキング回路を説明するた
めの波形図、第３図は従来のブランキング回路の例を示
す構成図、第４図はラジェーションの説明に供する線
図、第５図は複合映像信号波形図である。 （１）は信号源、（２）（26）（28）は抵抗器、（27）
はコンデンサ、（7a）はPNPトランジスタ、（32）はリ
ミッタ回路、（33）は遅延回路である。
成図、第２図は本発明のブランキング回路を説明するた
めの波形図、第３図は従来のブランキング回路の例を示
す構成図、第４図はラジェーションの説明に供する線
図、第５図は複合映像信号波形図である。 （１）は信号源、（２）（26）（28）は抵抗器、（27）
はコンデンサ、（7a）はPNPトランジスタ、（32）はリ
ミッタ回路、（33）は遅延回路である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭50−159915（ＪＰ，Ａ) 特開 昭63−316976（ＪＰ，Ａ) 特開 昭58−97966（ＪＰ，Ａ) 実開 昭60−192504（ＪＰ，Ｕ) 実開 昭61−176866（ＪＰ，Ｕ) 実開 昭60−68774（ＪＰ，Ｕ) 特公 昭52−10333（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 3/24
Claims (1)
- 【請求項１】供給されたブランキングパルスの立ち上が
りを第１の時定数で立ち上がるようになすと共に、立ち
下がりを第２の時定数で立ち下がるようにブランキング
パルスのエッジに遅延を与える遅延回路と、 上記遅延回路から出力されたブランキングパルスのパル
ス期間中、複合映像信号のレベルを所定の電位に制限す
るリミッタ回路とより構成され、 上記第１の時定数は、上記遅延回路内のコンデンサの容
量値及び第１の抵抗の抵抗値により定まると共に、上記
第２の時定数は、上記遅延回路内の上記コンデンサの容
量値及び第２の抵抗の抵抗値により定まり、 上記コンデンサの容量値及び第１、第２の抵抗の抵抗値
を適宜設定できるようにしたことを特徴とするブランキ
ング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019089A JP2961741B2 (ja) | 1989-02-09 | 1989-02-09 | ブランキング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019089A JP2961741B2 (ja) | 1989-02-09 | 1989-02-09 | ブランキング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02209082A JPH02209082A (ja) | 1990-08-20 |
| JP2961741B2 true JP2961741B2 (ja) | 1999-10-12 |
Family
ID=12296835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3019089A Expired - Lifetime JP2961741B2 (ja) | 1989-02-09 | 1989-02-09 | ブランキング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961741B2 (ja) |
-
1989
- 1989-02-09 JP JP3019089A patent/JP2961741B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02209082A (ja) | 1990-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1154152A (en) | Video signal processing circuit | |
| PL166499B1 (pl) | Urzadzenie odbiorcze telewizji kolorowej PL PL PL PL PL | |
| US4032973A (en) | Positive feedback high gain agc amplifier | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| JP2961741B2 (ja) | ブランキング回路 | |
| US3115547A (en) | Transistor keyed automatic-gaincontrol apparatus | |
| US3236946A (en) | Transistor noise gate with noise cancellation by collector to base signal conductor | |
| US3723804A (en) | Vertical deflection device utilizing rectifying means for deflection control | |
| JP2000196973A (ja) | ディスプレイ・システムにおけるパルス補正装置 | |
| KR920007153B1 (ko) | 비데오 표시장치용 주파수 제어회로 | |
| US4338630A (en) | One-chip chroma/luma IC: D.C. coupling reduction circuit | |
| US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
| US4814880A (en) | Blanking circuit for use in a display apparatus which has a cathode-ray tube | |
| US3306976A (en) | Receiver system comprising a transistorized agc circuit | |
| JPS6225017Y2 (ja) | ||
| US3225139A (en) | Gated transistor a.g.c. in which gating causes base to collector conduction | |
| US3377426A (en) | Amplitude limiting signal translating circuit utilizing a voltage dependent resistor in the output circuit | |
| JP2501568Y2 (ja) | 受像機 | |
| KR880000668Y1 (ko) | 촬상관의 블랭킹 회로 | |
| US3979605A (en) | Integrating circuit for separating a wide pulse from a narrow pulse | |
| JPS5934212Y2 (ja) | 信号処理回路用保護回路 | |
| JP3246674B2 (ja) | ブランキング回路 | |
| US4612484A (en) | Television receivers | |
| JP2537959B2 (ja) | 映像信号振幅制限装置 | |
| JPH0354483B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080806 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |