KR790002006B1 - 위상 검파회로 - Google Patents

Abstract

내용 없음.

Description

위상 검파회로

제1도 및 제2도는 종래의 차동(差動)·펄스 게이트형 위상검파회로의 회로도.

제3도 내지 제5도는 제1도 및 제2도에 표시한 회로의 동작을 설명하기 위한 입출력 파형(波形)의 위상관계도.

제6도는 본 발명에 의한 위상검파회로를 표시한 회로도.

본 발명은 트랜지스터를 사용한 차동·펄스게이트형 위상검파회로, 예를 들면 텔레비전 수신기의 수평 AFC회로에 사용할 위상검파회로에 관한 것이다.

종래의 이러한 종류의 위상검파회로를 제1도 내지 제5도에 따라 설명하면, 제1도는 종래의 차동·펄스게이트형 위상검파회로이며, (1) 및 (2)는 차동트랜지스터, (3)은 게이트용 트랜지스터, (4) 및 (5)는 전류변환용 트랜지스터, E는 바이어스 전원이다.

또한, I₁은 트랜지스터(1)의 콜렉터전류, I₂는 트랜지스터(5)의 콜렉터전류, I₃은 트랜지스터(2)의 콜렉터전류, I_G는 트랜지스터(3)의 콜렉터전류이다.

이 회로에 있어서, 입력단자(11)에 게이트용 동기신호가 가해져, 입력단자(12)에 비교톱니파가 가해진다.

제1도에 표시한 위상검파기가 이상적인 위상검파기로서, 이 위상검파기를 포함한 자동주파수 제어회로의 자유발진 주파수가 동기신호 주파수와 같을 때에는 입력단자(12)에 제3도(a)에 표시한 톱니파가 공급되어, 입력단자(11)에는 제3도(b)에 표시한 동기신호가 공급되면, 출력단자(13)에는 제3도(c)에 표시한 바와 같이, I₂=I₃=I_G의 교류전류가 발생한다.

그러나, 제1도에 표시한 위상검파회로는 입력단자(11)에 제3도(b)에 표시한 동기신호가 공급되어, 입력단자(12)에 제3도(a)에 표시한 비교톱니파가 공급되면, I₁=I₃=I_G로 되지만, I₂는 I_G보다 작게 된다.

즉, I₁(=_G)는 트랜지스터(4)의 콜렉터전류와 트랜지스터(4)의 베이스전류와 트랜지스터(5)의 베이스전류와의 합계로 나타낼 수 있으나, 트랜지스터(5)의 콜렉터전류 I₂는 트랜지스터(4)의 콜렉터 전류와 거의 같다.

따라서, I₂는 I₁(=I_G)보다 작다.

집적회로에서는 트랜지스터(4) 및 트랜지스터(5)의 직류전류 증폭을 α가 적기 때문에, 특히 I₂는 작게된다. 또한, 트랜지스터(4), (5)의 전류증폭율을 α로 하면,

로 나타낼 수 있다. 따라서 α=0.9로 하면,

로 된다.

(1)식(式)은 트랜지스터(4), (5)의 에미터 전류를 1로 하여 방정식을 세우면 바로 구해지므로, 그 유도는 생략한다.

위와 같이, 제1도에 표시한 위상검파회로에서는 입력단자(11)에 제3도(b)에 표시한 동기신호가 공급되어, 입력단자(12)에 제3도(a)에 표시한 비교톱니파가 공급되었을 경우, I_G보다 작은 전류 I₂가 출력단자(13)에 꺼내져서, 이 전류 I₂에 의해서, 계(系)의 자유발진주파수가 변화됨으로, 결국 입력단자(11)에 공급되는 동기신호와 입력단자(12)에 공급되는 비교톱니파의 위상은 제4도(b)(a)에 표시한 위상관계에 정착하여, 위상오차 △Φ가 발생한다.

따라서, 출력단자(13)에서는 제4도(c)에 표시한 전류가 발생한다. 제2도는 제1도의 트랜지스터(4)의 베이스·콜렉터 사이의 단락로(短絡路)를 제거하고, 그 대신에 트랜지스터(6)를 추가하여 제1도의 결점인 전류증폭율의 저하를 보완한 것으로서, 기본 동작은 똑같다.

이 경우, 트랜지스터(6)의 차단전류를 무시하면

로 되며, α=0.9로 하면

로 되어, 제1도의 회로는 개선된다.

그러나 제2도는 새삼스럽게 콜렉터 차단전류가 문제로 되어서, 역시 위상오차 △Φ가 제5도에 표시한 바와 같이 발생한다.

즉 트랜지스터(6)의 콜렉터 차단전류가 트랜지스터(5)로배(倍)로 증가되어, 제5도(c)의 I_o'로 되어서, 이것이 전기간(全期間) 흐르기 때문에 치(値)가 적어도 큰 위상오차를 발생한다.

이상 설명한 위상오차는, 이 위상검파회로를 텔레비전 수신기의 수평자동주파수 제어회로에 사용하였을 때, 우측 또는 좌측의 일부의 화면의 정보를 잃게 되는 불편이 생긴다.

본 발명의 목적은 위상건파회로의 트랜지스터의 전류증폭율의 저하 및 콜렉터 차단전류의 증폭작용에 의한 위상오차를 개선하는 것이다.

다음 본 발명에 대하여 제6도에 의거 설명하면, 제6도에 있어서 제1도와 대용되는 부분은 동일한 부호를 사용하였으므로, 그 설명은 생략한다.

본 발명에 있어서는, 전류변환용 트랜지스터(4), (5)의 공통베이스와 트랜지스터(5)의 콜렉터를 접속하여, 그 접속점에 에미터를, 출력단자에 콜렉터를, 상기 트랜지스터(4)의 콜렉터에 베이스를 각각 접속한 트랜지스터(7)를 새로 설치한 것이다.

이렇게 하면 제1도에서 문제로 되었던

는

로 되고, α=0.9로 하면

로 되어, 완전히 개량된 것이 된다.

또, 제2도에서 문제가 된 콜렉터 차단전류의 증폭작용은 전혀 없고, 오히려 트랜지스터(5) 및 트랜지스터(7)중 적은 쪽의 콜렉터 차단전류가 누설 전류로 되기 때문에, 감소효과를 기대할 수 있다. 이상에서 상술한 바와 같이 본 발명에 의하면, 제1도 및 제2도의 위상오차의 요인을 동시에 제거할 수가 있다.

따라서 본 발명을 텔레비전 수신기의 수평 AFC회로의 위상검파회로에 사용하면 화면의 정보부족을 대폭적으로 개선할 수 있다. 특히 집적회로로 되었을 경우 이 효과는 절대적이다.

Claims (1)

1. 차동증폭기의 한쪽의 트랜지스터의 콜렉터와 공급전원과의 사이에 순방향(順方向)에 제1의 트랜지스터(1)와 같은 에미터 전류가 흐르게 하도록 제1의 트랜지스터의 베이스와 공급전원과의 사이에 제2의 트랜지스터(2)를 접속하고, 제1의 트랜지스터의 베이스와 제2의 트랜지스터 베이스를 접속하는 종래의 차동펄스 게이트형 위상검파회로에 있어서, 차동증폭기의 다른 쪽의 트랜지스터(1)의 콜렉터와 제2의 트랜지스터 사이에 순방향으로 제3의 트랜지스터(7)를 접속하며, 이 제3의 트랜지스터의 에미터를 전류변환용 트랜지스터(4)(5)의 공통베이스에 접속하고 차동증폭기의 다른 쪽의 트랜지스터(2)의 콜렉터에서 출력을 꺼내는 것을 특징으로 하는 위상검파회로.

Images