JP2511896B2 - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JP2511896B2 JP2511896B2 JP61200924A JP20092486A JP2511896B2 JP 2511896 B2 JP2511896 B2 JP 2511896B2 JP 61200924 A JP61200924 A JP 61200924A JP 20092486 A JP20092486 A JP 20092486A JP 2511896 B2 JP2511896 B2 JP 2511896B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- potential
- circuit
- equal
- voltage range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はアナログ信号、特にアナログの映像信号をデ
ジタル信号に変換するA/D変換器に関するものである。
ジタル信号に変換するA/D変換器に関するものである。
従来の技術 アナログの映像信号をデジタル信号に変換するA/D変
換器は、高速性と高精度の両立が要求される。精度は変
換されたデジタル信号のビット数によって決まり、１ビ
ット増すごとに、２倍向上する。しかし、現在の半導体
技術では、ビット数の多い高速A/D変換器の実現は困難
を極めている。そのため、ビット数の少ない高速なA/D
変換器で精度を向上させるための提案がいくつかなされ
てきた。
換器は、高速性と高精度の両立が要求される。精度は変
換されたデジタル信号のビット数によって決まり、１ビ
ット増すごとに、２倍向上する。しかし、現在の半導体
技術では、ビット数の多い高速A/D変換器の実現は困難
を極めている。そのため、ビット数の少ない高速なA/D
変換器で精度を向上させるための提案がいくつかなされ
てきた。
従来のA/D変換器のビット精度向上のための方法とし
ては、テレビジョン学会技術報告VOL.9,No.14 PP57〜62
に示されている。
ては、テレビジョン学会技術報告VOL.9,No.14 PP57〜62
に示されている。
第３図はこの従来のA/D変換器のブロック図を示すも
のであり、１はゲインが２の増幅器、４は映像信号の直
流電位を基準電圧源９の電位にクランプするクランプ回
路、５はクランプ回路４にクランプパルスや、A/D変換
器6,7に駆動用クロック信号を供給する同期信号発生
器、6,7はアナログ信号をｎビットのデジタル信号に変
換するA/D変換器、9,10,11はA/D変換器6,7の入力電圧範
囲（これはリファレンス電圧範囲とも言われている）を
決定する基準電圧源（これはリファレンス電圧源とも言
われている）、８はA/D変換器6,7で変換されたデジタル
信号を演算処理、例えば加算を行う演算処理器、12はA/
D変換器６へ入力されるクロックレベルを適正レベルに
シフトするレベルシフト回路、13はA/D変換器６のデジ
タル信号のレベルを変えるレベルシフト回路である。
のであり、１はゲインが２の増幅器、４は映像信号の直
流電位を基準電圧源９の電位にクランプするクランプ回
路、５はクランプ回路４にクランプパルスや、A/D変換
器6,7に駆動用クロック信号を供給する同期信号発生
器、6,7はアナログ信号をｎビットのデジタル信号に変
換するA/D変換器、9,10,11はA/D変換器6,7の入力電圧範
囲（これはリファレンス電圧範囲とも言われている）を
決定する基準電圧源（これはリファレンス電圧源とも言
われている）、８はA/D変換器6,7で変換されたデジタル
信号を演算処理、例えば加算を行う演算処理器、12はA/
D変換器６へ入力されるクロックレベルを適正レベルに
シフトするレベルシフト回路、13はA/D変換器６のデジ
タル信号のレベルを変えるレベルシフト回路である。
以上のように構成されたA/D変換器について、以下そ
の動作について述べる。
の動作について述べる。
映像信号は、増幅器１で２倍に増幅されたあと、クラ
ンプ回路４によってブランキング部分が基準電圧源９に
よって決まる電位Vref1（リファレンス電圧Vref1とも言
う）にクランプされ、A/D変換器に入力される。A/D変換
器６は基準電圧源11の電位Vref3と基準電圧源10の電位V
ref2（リファレンス電圧Vref2とも言う）で決まる電位
差（Vref3−Vref2）をｎビットのデジタル信号に変換す
る。同じくA/D変換器７は電位差（Vref2−Vref1）をｎ
ビットに変換する。各A/D変換器6,7で変換されたデジタ
ル信号は演算処理器８で加算され（ｎ＋１）のデジタル
信号となる。
ンプ回路４によってブランキング部分が基準電圧源９に
よって決まる電位Vref1（リファレンス電圧Vref1とも言
う）にクランプされ、A/D変換器に入力される。A/D変換
器６は基準電圧源11の電位Vref3と基準電圧源10の電位V
ref2（リファレンス電圧Vref2とも言う）で決まる電位
差（Vref3−Vref2）をｎビットのデジタル信号に変換す
る。同じくA/D変換器７は電位差（Vref2−Vref1）をｎ
ビットに変換する。各A/D変換器6,7で変換されたデジタ
ル信号は演算処理器８で加算され（ｎ＋１）のデジタル
信号となる。
さて、以上のように構成されたA/D変換器の精度につ
いて述べる。まず、比較のためにA/D変換器７を単独で
働かせた場合の精度について述べる。
いて述べる。まず、比較のためにA/D変換器７を単独で
働かせた場合の精度について述べる。
第４図はA/D変換器７が単独の場合の構成を示すもの
で、第５図（Ａ）に示すように電位差（Vref2−Vref1）
の間にあるアナログの映像信号がｎビットのデジタル信
号に変換される。一方、第３図の場合、増幅器１で２倍
に増幅された映像信号がA/D変換器6,7に入力される。第
５図（Ｂ）に示すように第５図（Ａ）と同じ信号が入力
されても、（Vref3−Vref2）＝（Vref2−Vref1）とする
とその下位半分がA/D変換器７によって、上位半分がA/D
変換器６によってそれぞれｎビットのデジタル信号に変
換される。これらを加算した信号はｎ＋１ビットにな
る。従って、A/D変換器を単独で使用する場合と同じア
ナログ信号を入力しても（ｎ＋１）ビットのデジタル信
号に変換され、精度が２倍となる。
で、第５図（Ａ）に示すように電位差（Vref2−Vref1）
の間にあるアナログの映像信号がｎビットのデジタル信
号に変換される。一方、第３図の場合、増幅器１で２倍
に増幅された映像信号がA/D変換器6,7に入力される。第
５図（Ｂ）に示すように第５図（Ａ）と同じ信号が入力
されても、（Vref3−Vref2）＝（Vref2−Vref1）とする
とその下位半分がA/D変換器７によって、上位半分がA/D
変換器６によってそれぞれｎビットのデジタル信号に変
換される。これらを加算した信号はｎ＋１ビットにな
る。従って、A/D変換器を単独で使用する場合と同じア
ナログ信号を入力しても（ｎ＋１）ビットのデジタル信
号に変換され、精度が２倍となる。
このように、第３図に示す構成によってA/D変換器の
精度を向上できる。この従来例で示す構成は１ビットの
精度向上のためにｎビットA/D変換器を２個必要とする
が、高速でｎ＋１ビットのA/D変換器を実現することに
より格段に効果がある。しかも同じ手法を使って必要な
だけの精度を得ることができる。
精度を向上できる。この従来例で示す構成は１ビットの
精度向上のためにｎビットA/D変換器を２個必要とする
が、高速でｎ＋１ビットのA/D変換器を実現することに
より格段に効果がある。しかも同じ手法を使って必要な
だけの精度を得ることができる。
発明が解決しようとする問題点 しかしながら上記に示す構成では以下に述べるような
問題点を有していた。
問題点を有していた。
一般に、A/D変換器は入力電圧範囲をあらかじめ決め
られた値に設定したときのみ精度が得られるが、それを
任意に設定できない。ところで、第３図に示す従来の構
成においては、A/D変換器６は入力電圧範囲の上限と下
限をA/D変換器７の入力電圧範囲に比べVref2だけ高くし
なければならない。しかしながら、入力電圧範囲は前述
したように適正な設定値というものがあるから、結局、
例えばA/D変換器７の電源電圧及びグラウンドをVref2だ
け高くして、A/D変換器７にとっては入力電圧範囲がV
ref2だけ高い状態が設定値どおりであるようにしなけれ
ばならない。
られた値に設定したときのみ精度が得られるが、それを
任意に設定できない。ところで、第３図に示す従来の構
成においては、A/D変換器６は入力電圧範囲の上限と下
限をA/D変換器７の入力電圧範囲に比べVref2だけ高くし
なければならない。しかしながら、入力電圧範囲は前述
したように適正な設定値というものがあるから、結局、
例えばA/D変換器７の電源電圧及びグラウンドをVref2だ
け高くして、A/D変換器７にとっては入力電圧範囲がV
ref2だけ高い状態が設定値どおりであるようにしなけれ
ばならない。
A/D変換器のように高精度を要求されるものは、グラウ
ンドを基準として働かせるのが最も安定であり、従来の
構成では電源の数が増すだけでなく安定性，精度が劣化
する。また電源電圧が変わると、A/D変換器６に入力さ
れるクロック、出力されるデジタル信号のレベルをシフ
トしなければならなくなり、レベルシフト回路12,13が
必要となる。高速なデジタル信号をレベルシフトするの
はかなりの回路規模を必要とする。
ンドを基準として働かせるのが最も安定であり、従来の
構成では電源の数が増すだけでなく安定性，精度が劣化
する。また電源電圧が変わると、A/D変換器６に入力さ
れるクロック、出力されるデジタル信号のレベルをシフ
トしなければならなくなり、レベルシフト回路12,13が
必要となる。高速なデジタル信号をレベルシフトするの
はかなりの回路規模を必要とする。
このように従来の方式ではA/D変換器の精度を理論的
には２倍向上させることができるが、安定性や周辺回路
規模の増大を招き、その能力を充分に発揮できなかっ
た。
には２倍向上させることができるが、安定性や周辺回路
規模の増大を招き、その能力を充分に発揮できなかっ
た。
本発明はかかる点に鑑み、安定性が高く、周辺回路も
容易に実現でき、理論的性能を充分に発揮するA/D変換
器を提供することを目的とする。
容易に実現でき、理論的性能を充分に発揮するA/D変換
器を提供することを目的とする。
問題点を解決するための手段 本発明は上記目的を達するため、映像信号が入力され
る第１のA/D変換器と、前記映像信号の直流電位をシフ
トするシフト回路と、前記シフト回路の出力信号が入力
される第２のA/D変換器と、第1A/D変換器と第２のA/D変
換器の出力信号を演算処理する処理回路とを備えた構成
となっている。
る第１のA/D変換器と、前記映像信号の直流電位をシフ
トするシフト回路と、前記シフト回路の出力信号が入力
される第２のA/D変換器と、第1A/D変換器と第２のA/D変
換器の出力信号を演算処理する処理回路とを備えた構成
となっている。
作用 本発明は前記した構成により、映像信号の直流電位を
シフトして第２のA/D変換器に入力することにより、第
１のA/D変換器と第２のA/D変換器が同一の電源電圧で働
くようになり、精度が理論的に設定された性能を十分発
揮するようにできるものである。
シフトして第２のA/D変換器に入力することにより、第
１のA/D変換器と第２のA/D変換器が同一の電源電圧で働
くようになり、精度が理論的に設定された性能を十分発
揮するようにできるものである。
実施例 第１図は本発明の第１の実施例におけるA/D変換器の
ブロック図を示すもので、第３図と同一部には同一番号
を付している。第１図において、２はスイッチ回路３の
出力信号のブランキング部分における直流電位が基準電
位Vref1と同じになるようにする出力信号の直流電位を
レベルシフトするレベルシフト回路で、例えばブランキ
ング期間中の電位を置き換えた部分を基準電位Vref1と
なるようにクランプするクランプ回路で構成されてい
る。３は同期信号発生器５より供給されるブランキング
信号によって、クランプ回路４で基準電位Vref1にクラ
ンプされた信号のブランキング部分を基準電位Vref2に
置き換えるスイッチ回路である。
ブロック図を示すもので、第３図と同一部には同一番号
を付している。第１図において、２はスイッチ回路３の
出力信号のブランキング部分における直流電位が基準電
位Vref1と同じになるようにする出力信号の直流電位を
レベルシフトするレベルシフト回路で、例えばブランキ
ング期間中の電位を置き換えた部分を基準電位Vref1と
なるようにクランプするクランプ回路で構成されてい
る。３は同期信号発生器５より供給されるブランキング
信号によって、クランプ回路４で基準電位Vref1にクラ
ンプされた信号のブランキング部分を基準電位Vref2に
置き換えるスイッチ回路である。
以上のように構成された本実施例のA/D変換器につい
て、第２図を用いてその動作を説明する。増幅器１によ
り増幅された映像信号はクランプ回路４でVref1にクラ
ンプされ、その波形は第２図（Ａ）のようになる。前記
映像信号はスイッチ回路３によってブランキング期間が
Vref2に置き換えられ、第２図（Ｂ）のようになる。レ
ベルシフト回路２は前記ブランキング部分の電位が基準
電位Vref1となるように電流電位をシフトする。第２図
（Ｃ）はその様子を示している。クランプ回路４の出力
信号とレベルシフト回路２の出力信号はそれぞれA/D変
換器7,6に入力される。従って、第３図に示す従来例と
同じように増幅器１に入力されたアナログ信号の下側半
分はA/D変換器７によって、上側半分はA/D変換器６によ
ってそれぞれｎビットのデジタル信号に変換され、演算
処理器８で加算され（ｎ＋１）ビットのデジタル信号に
なる。これによって、精度は単独で働かせた場合の２倍
となる。しかも、A/D変換器６はA/D変換器７と同じ入力
電圧範囲で働くから、電源電圧を従来のようにシフトし
なくてもよく、安定に動作し、精度が理論値と同じだけ
改善される。またデジタルのレベルシフト回路12,13に
比べ、アナログのレベルシフトは構成が簡単であり、ス
イッチ回路３も小型の汎用ICで実現できるので、周辺回
路規模も小さくなる。
て、第２図を用いてその動作を説明する。増幅器１によ
り増幅された映像信号はクランプ回路４でVref1にクラ
ンプされ、その波形は第２図（Ａ）のようになる。前記
映像信号はスイッチ回路３によってブランキング期間が
Vref2に置き換えられ、第２図（Ｂ）のようになる。レ
ベルシフト回路２は前記ブランキング部分の電位が基準
電位Vref1となるように電流電位をシフトする。第２図
（Ｃ）はその様子を示している。クランプ回路４の出力
信号とレベルシフト回路２の出力信号はそれぞれA/D変
換器7,6に入力される。従って、第３図に示す従来例と
同じように増幅器１に入力されたアナログ信号の下側半
分はA/D変換器７によって、上側半分はA/D変換器６によ
ってそれぞれｎビットのデジタル信号に変換され、演算
処理器８で加算され（ｎ＋１）ビットのデジタル信号に
なる。これによって、精度は単独で働かせた場合の２倍
となる。しかも、A/D変換器６はA/D変換器７と同じ入力
電圧範囲で働くから、電源電圧を従来のようにシフトし
なくてもよく、安定に動作し、精度が理論値と同じだけ
改善される。またデジタルのレベルシフト回路12,13に
比べ、アナログのレベルシフトは構成が簡単であり、ス
イッチ回路３も小型の汎用ICで実現できるので、周辺回
路規模も小さくなる。
以上のように本実施例によれば、A/D変換器６に入力
される映像信号の直流電位をレベルシフトしてA/D変換
器７に入力することにより、回路規模が小さく安定に動
作し理論と同じ精度向上を得ることができる。
される映像信号の直流電位をレベルシフトしてA/D変換
器７に入力することにより、回路規模が小さく安定に動
作し理論と同じ精度向上を得ることができる。
なお、本実施例においてブランキング期間を基準電位
と置き換えたが、基準電位とほゞ等しい電位を発生させ
て置き換えてもよく、さらにクランプ回路４に入力する
電圧も基準電位とほゞ等しい電位でもよい。さらにブラ
ンキング期間にA/D変換器７の入力電圧範囲とほぼ等し
い高さのパルスを加算しても同じ効果が得られる。
と置き換えたが、基準電位とほゞ等しい電位を発生させ
て置き換えてもよく、さらにクランプ回路４に入力する
電圧も基準電位とほゞ等しい電位でもよい。さらにブラ
ンキング期間にA/D変換器７の入力電圧範囲とほぼ等し
い高さのパルスを加算しても同じ効果が得られる。
また、A/D変換器６と７に同じ基準電圧Vref1とVref2
を入力したが、異る基準電圧が入力されている場合も同
じような構成によって効果が得られる。
を入力したが、異る基準電圧が入力されている場合も同
じような構成によって効果が得られる。
また、信号の極性が反対になっても本発明は適用でき
るが、置き換える基準電位やシフトする電圧が変わるこ
とは言うまでもない。
るが、置き換える基準電位やシフトする電圧が変わるこ
とは言うまでもない。
さらに、A/D変換器を２個使って精度を２倍向上させ
るのを例にして説明したが、複数個使って精度を向上さ
せるものにも適用できることは言うまでもない。
るのを例にして説明したが、複数個使って精度を向上さ
せるものにも適用できることは言うまでもない。
発明の効果 以上説明したように、本発明によればA/D変換器の精
度が理論値どおり改善でき、特に映像信号等の高速でか
つ高精度を要求される分野においては、その実用的効果
が大きいものである。
度が理論値どおり改善でき、特に映像信号等の高速でか
つ高精度を要求される分野においては、その実用的効果
が大きいものである。
第１図は本発明の一実施例におけるA/D変換器のブロッ
ク図、第２図は同本実施例の各部の動作を示す波形図、
第３図，第４図は従来のA/D変換器のブロック図、第５
図は同従来例の動作を示す波形図である。 １……増幅器、２……レベルシフト回路、３……スイッ
チ回路、４……クランプ回路、５……同期信号発生器、
6,7……A/D変換器、８……演算処理器。
ク図、第２図は同本実施例の各部の動作を示す波形図、
第３図，第４図は従来のA/D変換器のブロック図、第５
図は同従来例の動作を示す波形図である。 １……増幅器、２……レベルシフト回路、３……スイッ
チ回路、４……クランプ回路、５……同期信号発生器、
6,7……A/D変換器、８……演算処理器。
Claims (3)
- 【請求項１】映像信号が入力される第１のA/D変換器
と、前記映像信号のブランキング期間中の一定期間の電
位を第１のA/D変換器の入力電圧範囲の上限と同じかほ
ぼ等しい第１の電位もしくは下限と同じかほぼ等しい第
２の電位に変更する回路と、前記映像信号のブランキン
グ期間中の一定期間の電位を前記ブランキング期間中の
変更した電位が第１の電位の場合は第２のA/D変換器の
入力電圧範囲の下限と同じかほぼ等しい電位に、前記変
更した電位が第２の電位の場合は上限と同じかほぼ等し
い電位となるように前記映像信号をシフトするシフト回
路と、前記シフト回路の出力信号が入力される第２のA/
D変換器と、第１のA/D変換器の出力信号と第２のA/D変
換器の出力信号を演算処理する処理回路を具備してなる
A/D変換器。 - 【請求項２】映像信号のブランキング期間中の一定期間
の電位を第１のA/D変換器の入力電圧範囲の上限と同じ
かほぼ等しい第１の電位もしくは下限と同じかほぼ等し
い第２の電位にする回路が、前記ブランキング期間中の
一定期間の電位を第１もしくは第２の電位と置き換える
スイッチ回路であることを特徴とする特許請求の範囲第
１項記載のA/D変換器。 - 【請求項３】映像信号のブランキング期間中の一定期間
の電位を第１のA/D変換器の入力電圧範囲の上限と同じ
かほぼ等しい第１の電位もしくは下限と同じかほぼ等し
い第２の電位にする回路が、第１もしくは第２の電位の
高さを有するパルスを加算する回路であることを特徴と
する特許請求の範囲第１項記載のA/D変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61200924A JP2511896B2 (ja) | 1986-08-27 | 1986-08-27 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61200924A JP2511896B2 (ja) | 1986-08-27 | 1986-08-27 | Ａ／ｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6359023A JPS6359023A (ja) | 1988-03-14 |
| JP2511896B2 true JP2511896B2 (ja) | 1996-07-03 |
Family
ID=16432541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61200924A Expired - Lifetime JP2511896B2 (ja) | 1986-08-27 | 1986-08-27 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2511896B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0346242U (ja) * | 1989-09-11 | 1991-04-30 | ||
| JPH0613903A (ja) * | 1992-06-26 | 1994-01-21 | Japan Servo Co Ltd | Ａ／ｄ変換装置 |
| JP4883674B2 (ja) * | 2006-01-05 | 2012-02-22 | 株式会社山武 | 受光アンプ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022035U (ja) * | 1983-06-17 | 1985-02-15 | 日立建機株式会社 | Ａ／ｄ変換装置 |
| JPS60194620A (ja) * | 1984-03-16 | 1985-10-03 | Shinko Electric Co Ltd | Ａ／ｄ変換方法 |
| JPS61123313A (ja) * | 1984-11-20 | 1986-06-11 | Nec Corp | Ａ／ｄ変換回路 |
-
1986
- 1986-08-27 JP JP61200924A patent/JP2511896B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6359023A (ja) | 1988-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4533903A (en) | Analog-to-digital converter | |
| JPS5919488B2 (ja) | 零オフセツト補償装置 | |
| KR940017236A (ko) | 아날로그 디지탈 컨버터 | |
| JPH0754910B2 (ja) | Ａｄ変換器 | |
| US4122439A (en) | Serial parallel type analog to digital converting device | |
| JPS6348454B2 (ja) | ||
| US4559522A (en) | Latched comparator circuit | |
| JP2511896B2 (ja) | Ａ／ｄ変換器 | |
| JPH0681048B2 (ja) | Ａ／ｄ変換器 | |
| US4768015A (en) | A/D converter for video signal | |
| US5155488A (en) | D/a conversion circuit | |
| US4874964A (en) | Current generating circuit | |
| US6239733B1 (en) | Current interpolation circuit for use in an A/D converter | |
| KR890004650B1 (ko) | A/d변환기 | |
| JP3326619B2 (ja) | Ｐｗｍ回路 | |
| US4808998A (en) | Distortion reduction circuit for a D/A converter | |
| JPH0821859B2 (ja) | Ｄ／ａ変換方式 | |
| JP3760503B2 (ja) | クランプ回路 | |
| JPS6359022A (ja) | Ａ／ｄ変換器 | |
| JPH0661858A (ja) | Ａ／ｄ変換器 | |
| JP2716140B2 (ja) | コード変換器及びエンコーダ装置 | |
| JPH0715331A (ja) | アナログ／デジタル変換回路 | |
| SU921075A1 (ru) | Аналого-цифровой преобразователь | |
| JPH0379128A (ja) | Ａ／ｄ変換器 | |
| JPH01311872A (ja) | Ｐｗｍ信号演算装置 |