KR940017236A - 아날로그 디지탈 컨버터 - Google Patents

아날로그 디지탈 컨버터 Download PDF

Info

Publication number
KR940017236A
KR940017236A KR1019930027867A KR930027867A KR940017236A KR 940017236 A KR940017236 A KR 940017236A KR 1019930027867 A KR1019930027867 A KR 1019930027867A KR 930027867 A KR930027867 A KR 930027867A KR 940017236 A KR940017236 A KR 940017236A
Authority
KR
South Korea
Prior art keywords
output
divided
phase
signal
analog
Prior art date
Application number
KR1019930027867A
Other languages
English (en)
Inventor
치카라 야마다
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP35550492A external-priority patent/JPH06188737A/ja
Priority claimed from JP35683792A external-priority patent/JPH06197021A/ja
Priority claimed from JP35892692A external-priority patent/JPH06197020A/ja
Priority claimed from JP36155092A external-priority patent/JPH06204872A/ja
Priority claimed from JP36155192A external-priority patent/JPH06204874A/ja
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR940017236A publication Critical patent/KR940017236A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/206—Increasing resolution using an n bit system to obtain n + m bits by interpolation using a logic interpolation circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/366—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type using current mode circuits, i.e. circuits in which the information is represented by current values rather than by voltage values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/363—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider taps being held in a floating state, e.g. by feeding the divider by current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

아날로그 디지탈 컨버터에 있어서, 각 기준전위에 대하여 생성된 다수의 분할 출력전류는 소정의 비율로 다수의 비교출력전류를 각각 분할함으로 생성되고, 각 분할 비교출력전류에 의해 생성된 출력전압은 출력수단에 의해 다수의 출력전압으로 분할된다. 역위상인 출력전압의 조합과 크기가 제1 제2 기준전위사이의 중간전위에서 반전된 관계가 상기 분할에 의해 생성된 다수의 출력전압으로부터 선택된다. 본 발명에 따르면, 실제적으로 주어진 두 기준전위에 대한 아날로그 입력신호의 비교출력은 쉽게 얻어질 수 있다.

Description

아날로그 디지탈 컨버터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명의 원리를 설명하는 그래프이다, 제9도는 본 발명에 따른 제1실시예를 AD컨버터의 회로다이어그램이다, 제10도는 제9도의 AD컨버터의 동작을 설명하는 그래프이다, 제11도는 본 발명의 AD컨버터에 사용하는 보간법비교기의 구조를 나타내는 다이어그램이다.

Claims (27)

  1. 제1출력전류와 제2출력전류를 생성하기 위해 입력아날로그 신호를 제1기준전위와 비교하는 제1차동증폭수단과, 제3출력전류와 제4출력전류를 생성하기 위해 입력아날로그 신호를 제2기준전위와 비교하는 제2차동증폭수단과, 제1분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제1출력전류를 분할하는 제1전류분할수단과, 제2분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제2출력전류를 분할하는 제2전류분할수단과, 제3분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제3출력전류를 분할하는 제3전류분할수단과, 제4분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제4출력전류를 분할하는 제4전류분할수단과, 제1분할된 출력전류로서 다수의 출력전류에 따라 생성된 다수의 출력전압을 각각 다수의 출력전압으로 분할하고, 아날로그 입력신호에 역위상인 역위상 비교출력으로서 다수의 분할생성된 출력전압을 출력하는 제1출력수단과, 제2분할된 출력전류로서 다수의 출력전류에 따라 생성된 다수의 출력전압을 각각 다수의 출력전압으로 분할하고, 아날로그 입력신호에 역위상인 역위상 비교출력으로서 다수의 분할생성된 출력전압을 출력하는 제2출력수단과, 제3분할된 출력전류로서 다수의 출력전류에 따라 생성된 다수의 출력전압을 각각 다수의 출력전압으로 분할하고, 아날로그 입력신호에 역위상인 역위상 비교출력으로서 다수의 분할생성된 출력전압을 출력하는 제3출력수단, 제4분할된 출력전류로서 다수의 출력전류에 따라 생성된 다수의 출력전압을 각각 다수의 출력전압으로 분할하고, 아날로그 입력신호에 역위상인 역위상 비교출력으로서 다수의 분할생성된 출력전압을 출력하는 제4출력수단, 그리고 제1, 제2, 제3, 제4출력수단에 의해 생성된 다수의 비교출력으로부터 선택된 서로 역위상인 비교출력을 비교함으로 임의의 비율로 제1, 제2기준전위를 내부적으로 분할하는 가상전위에 대하여 아날로그 입력 신호의 비교출력을 출력하는 처리수단을 포함하여 구성된 것을 특징으로 하는 아날로그 디지탈 컨버터.
  2. 제1항에 있어서, 각각의 제1, 제2전류분할수단은 에미터가 제1차동증폭수단의 출력단자에 연결된 공통 베이스 트랜지스터의 병렬로 연결되고, 각각의 제3, 제4전류분할수단은 에미터가 제2차동증폭수단의 출력단자에 연결된 공통 베이스 트랜지스터의 병렬로 연결되는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  3. 제1항에 있어서, 각각의 제1, 제2, 제3, 제4출력수단은 저항이 소정의 비율로 설정된 다수의 저항수단의 직렬연결인 것을 특징으로 하는 아날로그 디지탈 컨버터.
  4. 제3항에 있어서, 다수의 저항수단의 모든 저항값이 같은 값으로 설정된 것을 특징으로 하는 아날로그 디지탈 컨버터.
  5. 제1출력전류와 제2출력전류를 생성하기 위해 입력아날로그 신호를 제어기준전위와 비교하는 제1차동증폭수단과, 제3출력전류와 제4출력전류를 생성하기 위해 입력아날로그 신호를 제어기준전위와 비교하는 제2차동증폭수단과, 제1분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제1출력전류를 1:2로 분할하는 제1전류분할수단과, 제2분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제2출력전류를 1:2로 분할하는 제2전류분할수단과, 제3분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제3출력전류를 1:2로 분할하는 제3전류분할수단과, 제4분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제4출력전류를 1:2로 분할하는 제4전류분할수단과, 제1분할된 출력전류로서 두개의 출력전류에 따라 생성된 각각의 출력전압을 두개의 출력전압으로 분할하고, 아날로그 입력신호에 역위상인 역위상 비교출력으로서 4분할생성된 출력전압을 출력하는 제1출력수단과, 제2분할된 출력전류로서 두개의 출력전류에 따라 생성된 각각의 출력전압을 두개의 출력전압으로 분할하고, 아날로그 입력신호에 역위상인 역위상 비교출력으로서 4분할생성된 출력전압을 출력하는 제2출력수단, 제3분할된 출력전류로서 두개의 출력전류에 따라 생성된 각각의 출력전압을 두개의 출력전압으로 분할하고, 아날로그 입력신호에 동위상인 동역위상 비교출력으로서 4분할생성된 출력전압을 출력하는 제3출력수단, 제4분할된 출력전류로서 다수의 출력전류에 따라 생성된 각각의 출력전압을 두개의 출력전압으로 분할하고, 아날로그 입력신호에 동위상인 동위상 비교출력으로서 4분할생성된 출력전압을 출력하는 제4출력수단, 그리고 제1, 제2, 제3, 제4출력수단에 의해 생성된 4세트의 비교출력으로부터 선택된 서로 역위상인 비교출력을 비교함으로 제1, 제2기준전위사이의 간격을 6으로 분할하는 가상전위에 대하여 아날로그 입력 신호의 비교출력을 출력하는 처리수단을 포함하여 구성된 것을 특징으로 하는 아날로그 디지탈 컨버터.
  6. 제1출력전류와 제2출력전류를 생성하기 위해 입력아날로그 신호를 제1기준전위와 비교하는 제1차동증폭수단과, 제3출력전류와 제4출력전류를 생성하기 위해 입력아날로그 신호를 제2기준전위와 비교하는 제2차동증폭수단과, 제1분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제1출력전류를 1:2로 분할하는 제1전류분할수단과, 제2분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제2출력전류를 1:2로 분할하는 제2전류분할수단과, 제3분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제3출력전류를 1:2로 분할하는 제3전류분할수단과, 제4분할된 출력전류로서 다수의 분할된 출력전류를 생성하기 위하여 제4출력전류를 1:2로 분할하는 제4전류분할수단과, 제1분할된 출력전류로서 두개의 출력전류에 따라 생성된 각각의 출력전압을 두개의 출력전압으로 분할하고, 아날로그 입력신호에 역위상인 역위상 비교출력으로서 4분할생성된 출력전압을 출력하는 제1출력수단과, 제2분할된 출력전류로서 두개의 출력전류에 따라 생성된 각각의 출력전압을 두개의 출력전압으로 분할하고, 아날로그 입력신호에 역위상인 역위상 비교출력으로서 4분할생성된 출력전압을 출력하는 제2출력수단과, 제3분할된 출력전류로서 두개의 출력전류에 따라 생성된 각각의 출력전압을 두개의 출력전압으로 분할하고, 아날로그 입력신호에 동위상인 동역위상 비교출력으로서 4분할생성된 출력전압을 출력하는 제3출력수단, 제4분할된 출력전류로서 두개의 출력전류에 따라 생성된 각각의 출력전압을 두개의 출력전압으로 분할하고, 아날로그 입력신호에 동위상인 동위상 비교출력으로서 4분할생성된 출력전압을 출력하는 제4출력수단, 그리고 제1, 제2, 제3, 제4출력수단에 의해 생성된 4세트의 비교출력으로부터 선택된 서로 역위상인 비교출력을 비교함으로 제1, 제2기준전위사이의 간격을 6으로 분할하는 가상전위에 대하여 아날로그 입력 신호의 비교출력을 출력하는 처리수단을 포함하여 구성된 것을 특징으로 하는 아날로그 디지탈 컨버터.
  7. 선택된 전압기울기로 각각 분할된 다수의 기준전압을 비교수단에 입력하고 상기 신호를 디지탈신호로 변환하므로 상기 아날로그 입력신호를 출력하는 아날로그 디지탈 컨버터회로에 있어서, 상기 아날로그 입력신호가 다수의 저항의 직렬로 연결된 저항의 배열로 입력되고, 상기 저항배열을 통하여 비선형 전압기울기에 의해 감쇄된 상기 아날로그 입력신호가 감쇄된 아날로그신호로서 상기 다수의 비교수단으로 입력되고, 상기 아날로그 입력신호가 상기 감쇄된 아날로그 신호와 상기 다수의 기준전압사이에서 비교의 결과에 근거하여 디지탈신호로 변환되는 것을 특징으로 하는 아날로그 디지탈 컨버터회로.
  8. 제7항에 있어서, 직렬로 연결된 다수의 저항을 가지는 상기 저항의 배열에서 각 저항은 각 저항치사이에서 비선형관계를 가능하게 하고, 상기 저항배열은 상기 아날로그 입력신호를 상기 각 저항에 의해 연속적으로 감쇄하고, 상기 감쇄된 아날로그 신호를 상기 각 저항의 연결중간지점으로부터 출력하는 것을 특징으로 하는 아날로그 디지탈 컨버터회로.
  9. 제7항에 있어서, 직렬로 연결된 다수의 저항을 가지는 상기 저항의 배열은 각각의 저항치 사이에서 기하학적인 진행을 하게 하는 것을 특징으로 하는 아날로그 디지탈 컨버터회로.
  10. 제9항에 있어서, 상기 전체 저항배열의 저항치는 상기 기준전압에 특정 전압을 제공하는 상기 전체저항배열의 절반으로 설정되는 것을 특징으로 하는 아날로그 디지탈 컨버터회로.
  11. 제7항에 있어서, 상기 저항배열의 각 저항치는 상기 기준전압에 특정 전압을 제공하는 저항치와 비교하여 작게 설정되는 것을 특징으로 하는 아날로그 디지탈 컨버터회로.
  12. 직렬로 연결된 다수의 저항수단으로 구성되고 다수의 기준전위에 직렬로 연결된 상기 다수의 저항수단에 걸친 기준전압을 분할하는 기준저항배열과, 직렬로 연결된 다수의 상기 저항수단으로 구성되고, 직렬로 연결된 다수의 상기 저항수단의 일단에 공급되는 아날로그 입력신호와 타단에 공급되는 소정의 전위사이의 전위차이를 상기 다수의 기준전위의 전압기울기로부터 다른 전압기울기로 감쇄하는 다수의 분할된 아날로그 신호로 분할하는 전압분할저항수단의 배열과, 상기 다수의 분할 아날로그 신호를 상기 분할된 아날로그 신호에 대응하는 상기 다수의 기준전위와 비교하고, 동위상출력신호와 역위상출력신호를 출력하는 다수의 차동 증폭수단과, 동위상 출력신호를 상기 다수의 기준전위에 대하여 서로 동일한 기준전위에 대응하는 역위상 출력신호와 비교하고 각각의 기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제1비교수단과, 동위상 출력신호를 상기 다수의 기준전위의 서로 근접한 전위에 대하여 서로 다른전위에 대응하는 역위상 출력신호와 비교하고, 기준전위사이의 공간을 이분할하는 가상기준전위에 대하여 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제2비교수단과, 상기 아날로그 입력수단을 상기 제1과 제2비교수단으로부터 비교출력에 근거하여 소정의 해상도의 디지탈데이타로 전환하는 인코딩수단을 포함하는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  13. 소정수의 비트로 한번에 여러번 아날로그 입력신호를 디지탈 데이타로 변환하는 직병렬유형 아날로그 디지탈 컨버터에 있어서, 상기 변환에서 사용하기 위한 최저비교기는 직렬로 연결된 다수의 저항수단으로 구성되고 다수의 기준전위에 직렬로 연결된 상기 다수의 저항수단에 걸친 기준전압을 분할하는 기준저항배열과, 직렬로 연결된 다수의 상기 저항수단으로 구성되고, 직렬로 연결된 다수의 상기 저항수단의 일단에 공급되는 아날로그 입력신호와 타단에 공급되는 소정의 전위사이의 전위차이를 상기 다수의 기준전위의 전압기울기로부터 다른 전압기울기로 감쇄하는 다수의 분할된 아날로그 신호로 분할하는 전압분할저항배열과, 상기 다수의 분할 아날로그 신호를 상기 분할된 아날로그 신호에 각각 대응하는 상기 다수의 기준전위와 비교하고, 동위상출력신호와 역위상출력신호를 출력하는 다수의 차동 증폭수단과, 동위상 출력신호를 상기 다수의 기준전위에 대하여 서로 동일한 기준전위에 대응하는 역위상 출력신호와 비교하고 각각의 기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제1비교수단과, 동위상 출력신호를 상기 다수의 기준전위의 서로 근접한 전위에 대하여 서로 다른전위에 대응하는 역위상 출력신호와 비교하고, 기준전위사이의 공간을 이분할하는 가상기준전위에 대하여 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제2비교수단과, 상기 아날로그 입력신호을 상기 제1과 제2비교수단으로부터 비교출력에 근거하여 수정의 해상도의 디지탈데이타로 전환하는 인코딩수단을 포함하는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  14. 직렬로 연결된 다수의 저항수단으로 구성되고 다수의 기준전위에 직렬로 연결된 상기 다수의 저항수단에 걸친 기준전압을 분할하는 기준저항 배열과, 직렬로 연결된 다수의 상기 저항수단으로 구성되고, 다수의 상기 저항수단의 일단에 공급되는 아날로그 입력신호와 타단에 공급되는 소정의 전위사이의 전위차이를 상기 다수의 기준전위의 전압기울기로부터 다른 전압기울기로 감쇄하는 다수의 분할된 아날로그 신호로 분할하는 전압 분할저항배열과, 상기 다수의 탭 아날로그 신호를 상기 탭 아날로그 신호에 각각 대응하는 상기 다수의 기준전위와 비교하고, 동위상출력전류와 역위상출력전류를 출력하는 다수의 차동증폭수단과, 상기 다수의 기준전위에 대응하는 동위상출력전류와 역위상 출력전류를 분할 동위상 출력전류와 분할 역위상 출력전류로 각각 분할하는 전류분할수단과, 서로 근접한 기준전위에 대응하여 소정의 비율로 생성된 다수의 분할 동위상 출력전류를 더함으로 합성동위상 출력전류를 생성하거나, 서로 다른 기준전위에 대응하여 소정의 비율로 생성된 다수의 분할 역위상 출력 전류를 더함으로 합성 역위상 출력전류를 생성하는 전류합성수단과, 분할 동위상 출력전류를 상기 다수의 기준전위에 대하여 서로 동일한 기준전위에 대응하는 분할역위상 출력신호와 비교하고, 각각의 기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제1비교수단과, 분할 동위상 출력신호를 상기 다수의 기준전위의 서로 근접한 전위에 대하여 서로 다른전위에 대응하는 분할 역위상 출력신호와 비교하고, 기준전위 사이의 공간을 이분할하는 가상기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제2비교수단과, 상기 다수의 합성 동위상 출력전류를 상기 분할 역위상 출력전류와 비교하거나 그렇지 않으면, 상기 다수의 합성 역위상 출력전류를 상기 다수의 분할 동위상 출력전류와 비교하고, 기준전위사이의 공간을 일정하게 늘리는 가상기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제3비교수단과, 그리고, 상기 아날로그 입력신호를 상기 제1, 제2, 제3비교수단에 의한 비교출력에 근거하여 소정의 해상도의 디지탈데이타로 변환하는 인코딩수단을 포함하는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  15. 소정수의 비트로 한번에 여러번 아날로그 입력신호를 디지탈 데이타로 변환하는 직병렬유형 아날로그 디지탈 컨버터에 있어서, 상기 변환에서 사용하기 위한 최저비교기는 직렬로 연결된 다수의 저항수단으로 구성되고, 다수의 기준전위에 직렬로 연결된 상기 다수의 저항수단에 걸친 기준전압을 분할하는 기준저항 배열과 직렬로 연결된 다수의 상기 저항수단으로 구성되고, 직렬로 연결된 다수의 상기 저항수단의 일단에 공급되는 아날로그 입력신호와 타단에 공급되는 소정의 전위사이의 전위차이를 상기 다수의 기준전위의 전압기울기로부터 다른 전압기울기로 감쇄하는 다수의 분할된 아날로그 신호로 분할하는 전압분할저항배열과, 상기 다수의 분할 아날로그 신호를 상기 분할된 아날로그 신호에 각각 대응하는 상기 다수의 기준전위와 비교하고, 동위상출력전류와 역위상출력전류를 출력하는 다수의 차동증폭수단과, 상기 다수의 기준전위에 대응하는 동위상 출력전류와 역위상 출력전류를 분할 역위상 출력전류로 각각 분할하는 전류분할수단과, 서로 근접한 기준전위에 대응하여 소정의 비율로 생성된 다수의 분할 동위상 출력전류를 더함으로 합성 동위상 출력전류를 생성하거나, 서로 다른 기준전위에 대응하여 소정의 비율로 생성된 다수의 분할 역위상 출력전류를 더함으로 합성역위상 출력전류를 생성하는 전류합성수단과, 분할 동위상 출력전류를 상기 다수의 기준전위에 대하여 서로 동일한 기준전위에 대응하는 분할역위상 출력신호와 비교하고, 각각의 기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제1비교수단과, 분할 동위상 출력신호를 상기 다수의 기준전위의 서로 근접한 전위에 대하여 서로 다른 전위에 대응하는 분할 역위상 출력신호와 비교하고, 기준전위사이의 공간을 이분할하는 가상기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제2비교수단과, 상기 다수의 합성 동위상 출력전류를 상기 분할역위상 출력전류와 비교하거나 그렇지않으면, 상기 다수의 합성 역위상 출력전류를 상기 다수의 분할 동위상 출력전류와 비교하고, 기준전위사이의 공간을 일정하게 늘리는 가상기준전위에 대응하여 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제3비교수단과, 그리고, 상기 아날로그 입력수단을 상기 제1과 제2, 제3비교수단에 의한 비교출력에 근거하여 소정의 해상도의 디지탈데이타로 변환하는 인코딩수단을 포함하는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  16. 제12~제14도에 있어서, 상기 다수의 탭 아날로그 신호의 전압기울기가 상기다수의 기준전위의 전압기울기의 절반으로 설정되는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  17. 제13~제15도에 있어서, 상기 다수의 탭 아날로그 신호의 전압기울기가 상기 다수의 기준전위의 전압기울기의 절반으로 설정되는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  18. 제14항에 있어서, 상기 동위상 출력전류를 제1, 제2 분할 동위상 출력전류로 1:2의 전류비로 각각 분할하고, 상기 역위상 출력전류를 제1, 제2분할 역위상 출력전류로 1:2의 전류비가 각각 분할하는 상기 전류분할수단과, 서로 근접한 기준전위에 대응하는 제1분할 동위상 출력전류를 더함으로 합성 동위상 출력전류를 생성하고, 서로 근접하는 기준전위에 대응하여 분할 역위상 출력전류를 더함으로 합성 역위상 출력전류를 생성하는 상기 전류합성수단과, 상기 제2분할 동위상 출력전류를 상기 다수의 기준전위에 대하여 서로 동일한 기준전위에 대응하는 분할역위상 제2분할 역위상 출력신호와 비교하고, 각각의 기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제1비교수단과, 상기 제2분할 동위상 출력전류를 상기 다수의 기준전위의 서로 근접한 전위에 대하여 서로 다른 전위에 대응하는 상기 제2분할 역위상 출력신호와 비교하고, 기준전위사이의 공간을 이분할하는 가상기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 다수의 제2비교수단과, 근접하는 기준전위에 대응하는 쌍으로 상기 합성 동위상 출력전류를 상기 제2분할 역위상 출력전류와 각각 비교하거나 그렇지않으면, 상기 합성 역위상 출력전류를 상기 제2분할 동위상 출력전류와 각각 쌍으로 비교하고, 기준전위사이의 공간을 4분할하는 가상기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 상기 제3비교수단을 포함하여 구성된 것을 특징으로 하는 아날로그 디지탈 컨버터.
  19. 제15항에 있어서, 상기 동위상 출력전류를 제1, 제2 분할 동위상 출력전류로 1:2의 전류비로 각각 분할하고, 상기 역위상 출력전류를 제1, 제2분할 역위상 출력전류로 1:2의 전류비로 각각 분할하는 상기 전류분할수단과, 서로 근접한 기준전위에 대응하는 제1분할 동위상 출력전류를 더함으로 합성 동위상 출력전류를 생성하고, 서로 근접하는 기준전위에 대응하여 제1분할 역위상 출력전류를 더함으로 합성 역위상 출력전류를 생성하는 상기 전류합성수단과, 상기 제2분할 동위상 출력전류를 상기 다수의 기준전위에 대하여 서로 동일한 기준전위에 대응하는 제2분할 역위상 출력신호와 비교하고, 각각의 기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 상기 제1비교수단과, 상기 제2분할 동위상 출력신호를 상기 다수의 기준전위의 서로 근접한 전위에 대하여 서로 다른 전위에 대응하는 상기 제2분할 역위상 출력신호와 비교하고, 기준전위사이의 공간을 이분할하는 가상기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 상기 제2비교수단과, 근접하는 기준전위에 대응하는 쌍으로 상기 합성 동위상 출력전류를 상기 제2분할 역위상 출력전류와 각각 비교하거나 그렇지않으면, 상기 합성 역위상 출력전류를 상기 제2분할 동위상 출력전류와 각각 쌍으로 비교하고, 기준전위사이의 공간을 4분할하는 가상기준전위에 대응하는 상기 분할 아날로그 신호의 비교출력을 출력하는 상기 제3비교수단을 포함하여 구성된 것을 특징으로 하는 아날로그 디지탈 컨버터.
  20. 고차원비트와 저차원비트의 두개의 단계로 분할 변환동작에 의해 아날로그 신호를 디지탈데이타로 변환하는 직병렬 아날로그 디지탈 컨버터회로에 있어서, 상기 아날로그 신호를 다수의 제1기준전압과 비교함으로 고차원 비트를 얻고, 제1기준전압레벨을 상기 각각의 제1기준전압레벨에 대한 상기 아날로그 신호와 비교함으로 한쌍의 동위상 출력신호와 역위상 출력신호를 얻고, 얻어진 다수의 동위상 출력신호와 역위상 출력신호의 상기 제1기준전압레벨을 서로 다른 기준전압레벨에 대응하여 얻어진 동위상 단락신호와 역위상 단락신호를 비교함으로 두부분으로 분할하는 가상기준전압레벨에 대한 비교출력을 얻고, 상기 제1기준전압레벨에 더하여 상기 가상기준전압레벨에 대한 비교출력을 사용함으로 상기 아날로그 신호를 고차원비트로 변환하는 고차원 비교기부를 포함하고, 상기 고차원 비교기부의 비교의 결과에 근거하여 설정된 다수의 제2기준전압레벨을 직렬로 연결된 다수의 저항에 의해 상기 제2기준전압레벨의 전압기울기와 다른 전압기울기로 분할되는 상기 아날로그 신호를 상기 제2기준전압레벨과 비교함으로 상기 아날로그 신호를 저차원비트로 변환되는 상기 아날로그 신호와 비교함으로 저차원비트를 얻는 저차원 비교기부를 포함하여 구성되는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  21. 변환동작을 고차원 비트와 저차원 비트의 이 단계로 분할함으로 아날로그 신호를 디지탈 데이타로 변환하는 직병렬 아날로그 디지탈 컨버터회로에 있어서, 상기 아날로그 신호를 다수의 제1기준전압과 비교함으로 고차원 비트를 얻고, 제1기준전압레벨을 상기 제1기준전압레벨 각각에 대한 상기 아날로그 신호와 비교함으로 한쌍의 동위상 출력신호와 역위상 출력신호를 얻고, 그다음, 동위상 출력신호와 역위상 출력신호를 소정의 비율로 분할함으로 다수의 동위상 단락신호와 역위상 단락신호를 생성하고, 동위상 단락신호와 역위상 단락신호사이에서 서로 다른 기준전압레벨에 대하여 생성된 동위상 단락신호와 역위상 단락신호를 소정의 비율로 더함으로 동위상 합성신호와 역위상 합성신호를 생성하고, 상기 동위상 단락신호를 상기 역위상 단락신호와 비교하거나 상기 동위상 합성신호를 상기 역위상 합성신호로 비교함으로 상기 제1기준전압레벨을 소정의 비율로 분할하는 가상기준전압에 대한 비교출력을 얻고, 상기 제1기준전압레벨에 더하여 상기 가상기준전압에 대한 비교출력을 사용함으로서 상기 아날로그 신호를 고차원비트로 변환하는 고차원비교기를 포함하고, 상기 고차원 비교기부의 비교의 결과에 근거하여 설정된 다수의 제2기준전압레벨을 직렬로 연결된 다수의 저항에 의해 상기 제2기준전압레벨의 전압기울기와 다른 전압기울기로 분할되는 상기 아날로그 신호를 상기 제2기준전압레벨과 비교함으로 상기 아날로그 신호를 저차원비트로 변환되는 상기 아날로그 신호와 비교함으로 저차원비트를 얻는 저차원 비교기부를 포함하여 구성되는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  22. 변환동작을 고차원 비트와 저차원 비트의 이 단계로 분할함으로 아날로그 신호를 디지탈 데이타로 변환하는 직병렬 아날로그 디지탈 컨버터회로에 있어서, 상기 아날로그 신호를 다수의 제1기준전압과 비교함으로 고차원 비트를 얻고, 제1기준전압레벨을 상기 제1기준전압레벨에 대한 상기 아날로그 신호와 비교함으로 한쌍의 동위상 출력신호와 역위상 출력신호를 얻고, 그다음, 동위상 출력신호와 역위상 출력신호를 1:2의 비율로 분할함으로 두세트의 동위상 단락신호와 역위상 두세트의 역위상 단락신호를 생성하고, 두세트의 동위상 단락신호와 두세트의 역위상 단락신호사이에서 서로 다른 기준전압레벨에 대하여 생성된 동위상 단락신호와 역위상 단락신호를 1:1의 비율로 더함으로 동위상 합성신호와 역위상 합성신호를 생성하고, 상기 두세트의 동위상 단락신호를 상기 두세트의 역위상 단락신호와 비교하거나 상기 두세트의 동위상 합성신호를 상기 두세트의 역위상 합성신호로 비교함으로 상기 제1기준전압레벨을 4개의 동일부분으로 분할하는 3세트의 가상기준전압에 대한 비교출력을 얻고, 상기 제1기준전압레벨에 더하여 상기 3세트의 가상기준전압에 대한 비교출력을 사용함으로서 상기 아날로그 신호를 고차원비트로 변환하는 고차원비교기부를 포함하고, 상기 고차원 비교기부의 비교의 결과에 근거하여 설정된 다수의 제2기준전압레벨을 직렬로 연결된 다수의 저항체 의해 상기 제2기준전압레벨의 전압기울기와 다른 전압기울기로 분할되는 상기 아날로그 신호를 상기 제2기준전압레벨과 비교함으로 상기 아날로그 신호를 저차원비트로 변환되는 상기 아날로그 신호와 비교함으로 저차원비트를 얻는 저차원 비교기부를 포함하여 구성되는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  23. 제20항에 있어서, 직렬로 연결된 상기 저항에 의해 상기 제2기준전압레벨의 전압기울기와 다른 전압기울기로 분할되는 상기 아날로그 신호의 전압기울기는 상기 제2기준전압레벨의 전압기울기의 절반으로 설정되는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  24. 고차원비트와 저차원비트의 두개의 단계로 분할 변환동작에 의해 아날로그 신호를 디지탈데이타로 변환하는 직병렬 아날로그 디지탈 컨버터회로에 있어서, 저차원비교기부가 직렬로 연결된 다수의 저항에 의해 상기 제1기준전압레벨의 전압기울기와 다른 전압기울기로 분할되는 상기 아날로그 신호를 고차원비교기부의 비교의 결과에 근거하여 설정된 다수의 제1기준전압레벨과 비교함으로 저차원 비트를 얻고 상기 각각의 제1기준전압레벨에 대하여 저항에 의해 분할된 상기 아날로그신호와 제1기준전압을 비교함으로 한쌍의 동위상 출력신호와 역위상 출력신호를 얻고, 얻어진 다수의 동위상 출력신호와 역위상 출력신호의 서로 다른 기준전압레벨에 대응하여 얻어진 역위상 출력신호와 동위상 출력신호를 비교함으로 상기 제1기준전압레벨을 두부분으로 분할하는 가상기준전압레벨에 대한 비교출력을 얻고, 상기 제1기준전압레벨에 더하여 상기 가상기준전압레벨에 대응하는 비교출력을 사용함으로 상기 아날로그 신호를 저차원 비트로 변환하는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  25. 변환동작을 고차원 비트와 저차원 비트의 이 단계로 분할함으로 아날로그 신호를 디지탈 데이타로 변환하는 직병렬 아날로그 디지탈 컨버터회로에 있어서, 저차원비교기부가 직렬로 연결된 다수의 저항에 의해 상기 제1기준전압레벨의 전압기울기와 다른 전압기울기로 분할되는 상기 아날로그 신호를 고차원비교기부의 비교의 결과에 근거하여 설정된 다수의 제1기준전압레벨과 비교함으로 저차원 비트를 얻고, 제1기준전압레벨을 각각의 상기 제1기준전압레벨에 대하여 저항에 의해 분할된 상기 아날로그 신호와 비교함으로 한쌍의 동위상 출력신호와 역위상 출력신호를 얻고, 그다음, 동위상 출력신호와 역위상 출력신호를 소정의 비율로 분할함으로 다수의 동위상 단락신호와 두세트의 역위상 단락신호를 생성하고, 동위상 단락신호와 역위상 단락신호사이에서 서로 다른 기준전압레벨에 대하여 생성된 동위상 단락신호와 역위상 단락신호를 소정의 비율로 더함으로 동위상 합성신호와 역위상 합성신호를 생성하고, 상기 동위상 단락신호를 상기 역위상 단락신호와 비교하거나 상기 동위상 합성신호를 상기 역위상 합성신호로 비교함으로 소정의 비율로 상기 제1기준전압레벨에 분할하는 가상기준전압에 대한 비교출력을 얻고, 그리고 상기 제1기준전압레벨에 더하여 상기 가상기준전압레벨에 대한 비교출력을 사용함으로 상기 아날로그 신호를 저차원비트로 변환하는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  26. 변환동작을 고차원 비트와 저차원 비트의 이 단계로 분할함으로 아날로그 신호를 디지탈 데이타로 변환하는 직병렬 아날로그 디지탈 컨버터회로에 있어서, 저차원비교기부가 직렬로 연결된 다수의 저항에 의해 상기 제1기준전압레벨의 전압기울기와 다른 전압기울기로 분할되는 상기 아날로그 신호를 고차원비교기부의 비교의 결과에 근거하여 설정된 다수의 제1기준전압레벨과 비교함으로 저차원 비트를 얻고, 제1기준전압레벨을 각각의 상기 제1기준전압레벨에 대햐여 저항에 의해 분할된 상기 아날로그 신호와 비교함으로 한쌍의 동위상 출력신호와 역위상 출력신호를 얻고, 그다음, 동위상 출력신호와 역위상 출력신호를 1:2의 비율로 분할함으로 두세트의 동위상 단락신호와 두세트의 역위상 단락신호를 생성하고, 두세트의 동위상 단락신호와 두세트의 역위상 단락신호사이에서 서로 다른 기준전압레벨에 대하여 생성된 동위상 단락신호와 역위상 단락신호를 1:1의 비율로 더함으로 동위상 합성신호와 역위상 합성신호를 생성하고, 상기 두세트의 동위상 단락신호를 상기 두세트의 역위상 단락신호와 비교하거나 상기 두세트의 동위상 합성신호를 상기 두세트의 역위상 합성신호로 비교함으로 상기 제1기준전압레벨을 4개의 동일부분으로 분할하는 3세트의 가상기준전압에 대한 비교출력을 얻고, 그리고 상기 제1기준전압레벨에 더하여 상기 3세트의 가상기준전압 레벨에 대한 비교출력을 사용함으로 상기 아날로그 신호를 저차원비트로 변환하는 것을 특징으로 하는 아날로그 디지탈 컨버터.
  27. 제24항에 있어서, 직렬로 연결된 상기 저항에 의해 상기 제1기준전압레벨의 전압기울기와 다른 전압기울기로 분할되는 상기 아날로그 신호의 전압기울기는 상기 제1기준전압레벨의 전압기울기의 절반으로 설정되는 것을 특징으로 하는 아날로그 디지탈 컨버터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930027867A 1992-12-18 1993-12-15 아날로그 디지탈 컨버터 KR940017236A (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP92-355504 1992-12-18
JP35550492A JPH06188737A (ja) 1992-12-18 1992-12-18 アナログデイジタル変換回路
JP35683792A JPH06197021A (ja) 1992-12-22 1992-12-22 アナログデイジタル変換回路
JP92-356837 1992-12-22
JP35892692A JPH06197020A (ja) 1992-12-25 1992-12-25 電圧比較増幅回路
JP92-358926 1992-12-25
JP92-361551 1992-12-29
JP92-361550 1992-12-29
JP36155092A JPH06204872A (ja) 1992-12-29 1992-12-29 アナログデイジタル変換回路
JP36155192A JPH06204874A (ja) 1992-12-29 1992-12-29 アナログデイジタル変換回路

Publications (1)

Publication Number Publication Date
KR940017236A true KR940017236A (ko) 1994-07-26

Family

ID=27531315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930027867A KR940017236A (ko) 1992-12-18 1993-12-15 아날로그 디지탈 컨버터

Country Status (2)

Country Link
US (2) US5598161A (ko)
KR (1) KR940017236A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548528B1 (ko) * 1998-08-29 2006-03-23 매그나칩 반도체 유한회사 아날로그/디지털 변환기
KR100760527B1 (ko) * 2000-08-04 2007-09-20 마쯔시다덴기산교 가부시키가이샤 디지털-아날로그 변환기

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0138029B1 (ko) * 1993-06-07 1998-05-15 가나이 쯔또무 Ad 컨버터 및 그것을 사용한 자기기록재생장치(ad converter and magnetic recording/regenerating apparatus using thereof
US5940597A (en) * 1995-01-11 1999-08-17 Sony Corporation Method and apparatus for periodically updating entries in a content addressable memory
US6256313B1 (en) 1995-01-11 2001-07-03 Sony Corporation Triplet architecture in a multi-port bridge for a local area network
US5884040A (en) * 1995-01-11 1999-03-16 Sony Corporation Per-packet jamming in a multi-port bridge for a local area network
US5857075A (en) * 1995-01-11 1999-01-05 Sony Corporation Method and integrated circuit for high-bandwidth network server interfacing to a local area network
US5877718A (en) * 1997-03-24 1999-03-02 International Business Machines Corporation Differential analog-to-digital converter with low power consumption
US6175520B1 (en) * 1997-05-30 2001-01-16 Alliance Semiconductor Corporation Nonvolatile memory array having local program load line repeaters
US6363067B1 (en) 1997-09-17 2002-03-26 Sony Corporation Staged partitioned communication bus for a multi-port bridge for a local area network
US6157951A (en) * 1997-09-17 2000-12-05 Sony Corporation Dual priority chains for data-communication ports in a multi-port bridge for a local area network
US6308218B1 (en) 1997-09-17 2001-10-23 Sony Corporation Address look-up mechanism in a multi-port bridge for a local area network
US6301256B1 (en) 1997-09-17 2001-10-09 Sony Corporation Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network
US6617879B1 (en) 1997-09-17 2003-09-09 Sony Corporation Transparently partitioned communication bus for multi-port bridge for a local area network
US6744728B1 (en) 1997-09-17 2004-06-01 Sony Corporation & Sony Electronics, Inc. Data pipeline timing optimization technique in a multi-port bridge for a local area network
US6446173B1 (en) 1997-09-17 2002-09-03 Sony Corporation Memory controller in a multi-port bridge for a local area network
JP3161598B2 (ja) * 1998-04-30 2001-04-25 日本電気株式会社 半導体集積回路およびその製造方法
US6239733B1 (en) * 1999-05-28 2001-05-29 United Microelectronics Corp. Current interpolation circuit for use in an A/D converter
DE10234181B3 (de) * 2002-07-26 2004-04-08 Infineon Technologies Ag Adaptive Spannungsüberwachung
DE10255915A1 (de) * 2002-11-29 2004-06-24 Infineon Technologies Ag Analog-Digital-Wandler
US7714762B2 (en) * 2005-04-12 2010-05-11 Massachusetts Institute Of Technology Method and apparatus for current-mode ADC
DE602005005823T2 (de) * 2005-09-12 2009-05-07 Rohde & Schwarz Gmbh & Co. Kg Schneller Analog-Digital-Wandler
US7183960B1 (en) * 2006-02-16 2007-02-27 Zhang Minghao Mary Method and apparatus for systematic adjustments of resistors in high-speed integrated circuits
WO2009075416A1 (en) * 2007-12-12 2009-06-18 Electronics And Telecommunications Research Institute Analog-to-digital converter
GB0907382D0 (en) * 2009-04-29 2009-06-10 Cambridge Silicon Radio Ltd High speed low voltage flash
JP6580847B2 (ja) * 2015-03-25 2019-09-25 ラピスセミコンダクタ株式会社 半導体装置
US10821994B2 (en) * 2015-07-29 2020-11-03 Hitachi Automotive Systems, Ltd. On-board control device, on-board integrated circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897656A (en) * 1985-12-16 1990-01-30 North American Philips Corporation, Signetics Division Complementary voltage interpolation circuit with transmission delay compensation
US4924227A (en) * 1988-12-13 1990-05-08 Analog Devices, Inc. Parallel analog-to-digital converter
US4928103A (en) * 1989-09-18 1990-05-22 Analog Devices, Inc. Parallel analog-to-digital converter using 2.sup.(n-1) comparators
JP3216830B2 (ja) * 1992-06-30 2001-10-09 ソニー株式会社 アナログ信号比較回路
KR100259031B1 (ko) * 1992-09-30 2000-06-15 이데이 노부유끼 아날로그/디지탈 변환 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548528B1 (ko) * 1998-08-29 2006-03-23 매그나칩 반도체 유한회사 아날로그/디지털 변환기
KR100760527B1 (ko) * 2000-08-04 2007-09-20 마쯔시다덴기산교 가부시키가이샤 디지털-아날로그 변환기

Also Published As

Publication number Publication date
US5594444A (en) 1997-01-14
US5598161A (en) 1997-01-28

Similar Documents

Publication Publication Date Title
KR940017236A (ko) 아날로그 디지탈 컨버터
US4635036A (en) Analog-to-digital converter
US5184130A (en) Multi-stage A/D converter
US6346899B1 (en) Analog current mode D/A converter using transconductors
US5210537A (en) Multi-stage A/D converter
KR20000010720A (ko) 다중 출력단을 갖는 디지털 아날로그 변환기
US4843394A (en) Digital-to-analog converter with no offset-induced errors
US4897656A (en) Complementary voltage interpolation circuit with transmission delay compensation
US4972188A (en) Push pull double digital-to-analog converter
CN111434041A (zh) 内插数/模转换器(dac)
JPS6245729B2 (ko)
Pace et al. A preprocessing architecture for resolution enhancement in high-speed analog-to-digital converters
KR100384787B1 (ko) 디지털-아날로그 변환기
US5734342A (en) Analog-to-digital converter for generating a digital N-bit Gray code
Vun et al. RNS encoding based folding ADC
KR950003287B1 (ko) 디지탈 투 아날로그 컨버터내의 양극성 영점에서 주요 비트 전송에러를 제거하는 회로 및 방법
EP0214703B1 (en) Analog-to-digital converter circuit
EP0090667B1 (en) Digital-to-analog converter of the current-adding type
US4057795A (en) Analog-to-digital encoder
JPS62265809A (ja) 基準電圧発生回路
US4647904A (en) Folding-type analog-to-digital converter
KR19980065270A (ko) 저항열을 이용한 디지탈-아날로그 변환기
JP3219213B2 (ja) アナログデイジタル変換回路
JP2000151407A (ja) Ｄａ変換回路
JPS63246927A (ja) 基準電圧発生回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid