KR100760527B1 - 디지털-아날로그 변환기 - Google Patents

디지털-아날로그 변환기 Download PDF

Info

Publication number
KR100760527B1
KR100760527B1 KR1020010046920A KR20010046920A KR100760527B1 KR 100760527 B1 KR100760527 B1 KR 100760527B1 KR 1020010046920 A KR1020010046920 A KR 1020010046920A KR 20010046920 A KR20010046920 A KR 20010046920A KR 100760527 B1 KR100760527 B1 KR 100760527B1
Authority
KR
South Korea
Prior art keywords
current
switch circuit
converter
constant
constant current
Prior art date
Application number
KR1020010046920A
Other languages
English (en)
Other versions
KR20020011920A (ko
Inventor
히로미 마쯔사카
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20020011920A publication Critical patent/KR20020011920A/ko
Application granted granted Critical
Publication of KR100760527B1 publication Critical patent/KR100760527B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

정전류원의 전류를 다수의 전류 패스에 균등하게 분할하여 단위 전류를 만들며, 스위치 회로에 의해 각 전류 패스에 직렬 접속되는 스위치를 디지털 입력 신호에 따라 제어한다. 그 결과, 단위 전류가 가변의 출력 전류를 얻을 수 있게 되어 회로 부품의 전체 수가 줄어들어, 점유 면적이 줄어들 뿐 만 아니라 중심 부근의 분해능이 향상될 수 있다.
분해능, 변환기, 정전류원

Description

디지털-아날로그 변환기{D/A CONVERTER}
도 1은 본 발명의 제 1의 실시 형태에 따른 D/A 변환기에 대한 구성도.
도 2는 본 발명의 제 1의 실시 형태에 따른 D/A 변환기의 스위치 회로에 대한 구성도.
도 3은 본 발명의 제 1의 실시 형태에 따른 D/A 변환기의 스위치 회로에 대한 동작 설명도.
도 4는 본 발명의 제 2의 실시 형태에 따른 D/A 변환기에 대한 구성도.
도 5는 본 발명의 제 3의 실시 형태에 따른 D/A 변환기의 스위치 회로에 대한 구성도.
도 6은 본 발명의 제 4의 실시 형태에 따른 D/A 변환기에 대한 구성도.
도 7은 본 발명의 제 5의 실시 형태에 따른 D/A 변환기의 스위치 회로의 구성도.
도 8은 본 발명의 제 5의 실시 형태에 따른 D/A 변환기의 스위치 회로의 구성도.
도 9는 본 발명의 제 6의 실시 형태에 따른 D/A 변환기의 전류-전압 변환 회로의 구성도.
도 10은 종래의 D/A 변환기의 구성도.
도 11은 종래의 D/A 변환기에 따른 전류 셀 회로의 구성도.
도 12는 종래의 D/A 변환기에 따른 전류 셀 회로의 동작 설명도.
도 13은 종래의 D/A 변환기에 따른 전류-전압 변환 회로의 구성도.
본 발명은 디지털 입력 신호에 따른 아날로그 신호를 출력하는 D/A 변환기에 관한 것이다.
최근에, 반도체 집적 회로의 미세화 기술의 향상에 의해, 종래 아날로그 처리 시스템의 디지털 처리화가 진보되어 왔다. 디지털 처리 시스템에 있어서, 시스템의 입/출력 신호가 아날로그 신호 형태인 것이 많다. 그러므로, 디지털 신호를 아날로그 신호로 변환하는 디지털-아날로그(D/A) 변환기는 디지털 처리 시스템에서 반드시 요구되며, 그것의 중요성이 상당히 증대되었다.
이하, 종래의 D/A 변환기에 대해 설명한다. 도 10은 n 비트 D/A 변환기의 구성도이다. 참조 부호(10)는 n 비트의 디지털 입력 신호를 가리키며, 참조 부호(11)는 디지털 입력 신호(10)에 따라 소정의 전류 셀 회로를 선택하는데 사용되는 "k"개의 제어 신호를 출력하는 디코드 회로를 나타낸다. 심벌 "k"는 "2n-1"과 같다. 또한, 참조 부호(12)는 디코드 회로(11)로부터 출력되는 "k"개의 전류 셀 선택 신호를 가리키며, 참조 부호(13)는 전류 셀 선택 신호(12)에 의해 선택되는, 서로 동일 한 값을 갖는 "k"개의 전류 셀 회로를 나타낸다. 참조 부호(14)는 모든 전류 셀 회로(13)중에서 전류 셀 선택 신호(12)에 의해 선택된 전류 셀 회로의 출력 전류가 가산된 출력 전류를 나타내며, 참조 부호(15)는 모든 전류 셀 회로(13)중에서 전류 셀 선택 신호(12)에 의해 선택된 전류 셀 회로 이외의 전류 셀 회로의 출력 전류가 가산된 또 다른 출력 전류를 가리킨다. 또한, 참조 부호(16)는 출력 전류(14)를 그에 대응하는 전압으로 변환하는 전류-전압 변환 회로를 나타내며, 참조 부호(17)는 출력 전류(15)를 그에 대응하는 전압으로 변환하는 전류-전압 변환 회로를 나타내며, 참조 부호(18)는 전류-전압 변환 회로(16)에 의해 변환된 전압이 출력되는 아날로그 출력 단자를 나타내며, 참조 부호(19)는 전류-전압 변환 회로(17)에 의해 변환된 전압이 출력되는 아날로그 출력 단자를 나타낸다.
도 11은 전류 셀 회로(13)의 구성도이다. 참조 부호(20)는 전류 셀 선택 신호를 나타내며, 참조 부호(21)는 단위 전류 "i"를 공급하는 정전류원을 나타내며, 참조 부호(22)는 전류 셀 선택 신호(20)에 의해 선택된 경우에 전류 "i"가 공급되는 전류 출력 단자를 가리키며, 참조 부호(23)는 전류 셀 선택 신호(20)에 의해 선택되지 않는 경우에 전류 "i"가 공급되는 전류 출력 단자를 가리킨다. 또한, 참조 부호(24)는 전류 출력 단자(22) 측의 전류 패스에 접속된, 스위치 기능을 갖는 P채널 트랜지스터를 나타내며, 참조 부호(25)는 전류 출력 단자(23) 측의 전류 패스에 접속된, 스위치 기능을 갖는 또 다른 P채널 트랜지스터를 나타내며, 참조 부호(26)는 P채널 트랜지스터(24)의 게이트에 공급되는 전류 셀 선택 신호(20)를 반전시키는 인버터를 나타낸다.
이하에, 도 11의 전류 셀 회로의 동작에 대해 설명한다. 도 11에 나타낸 것과 같이, 전류 셀 선택 신호(20)를 P채널 트랜지스터(25)의 게이트에 공급하며, 또한 인버터(26)를 통해 P채널 트랜지스터(24)의 게이트에 각각 공급하여 전류 셀 회로의 전류 패스 중 어느 하나의 스위치 기능을 작동시킴으로써 전류 출력 단자(22 및 23)로부터 출력되는 출력 전류를 제어한다.
도 12는 전류 셀 선택 신호(SEL:20)와 전류 출력 단자(22), 전류 출력 단자 (23)에 공급되는 전류치의 관계 설명도를 나타낸다. 전류 셀 선택 신호(SEL:20)=1인 경우, P채널 트랜지스터(TP1:24)가 ON되며 P채널 트랜지스터(TP2:25)가 OFF되어 전류 출력 단자(22)에만 단위 전류 "i"가 공급되는 반면 전류 출력 단자(23)에는 단위 전류 "i"가 공급되지 않는다. 상기 경우와는 반대로, 전류 셀 선택 신호(SEL: 20)=0인 경우, P채널 트랜지스터(TP2:25)가 ON되며 P채널 트랜지스터(TP1:24)가 OFF되어 전류 출력 단자(23)에만 단위 전류 "i"가 공급되는 반면 전류 출력 단자(2 2)에는 단위 전류 "i"가 공급되지 않는다.
도 13은 전류-전압 변환 회로(16 및 17)의 구성도이다. 참조 부호(40)는 전류 입력 단자를 가리키며, 참조 부호(41)는 전류치 "I"의 입력 전류를 나타내며, 참조 부호(42)는 저항치 "R"의 저항 소자를 가리키며, 참조 부호(43)는 전압 출력 단자를 가리킨다. 다음, 전류-전압 변환 회로(16 및 17)의 동작을 설명한다. 전류 입력 단자(40)로부터 입력된 입력 전류(41)는 저항 소자(42)를 통해 제로 전위의 그라운드로 흐른다. 이 때, 옴의 법칙에 의해 전압 출력 단자(43)에는 I ×R의 전압이 발생한다.
이하, 이상과 같이 구성된 도 10의 n 비트 D/A 변환기의 동작에 대해 설명한다. 디지털 입력 신호(10)에 따라 선택되는 전류 셀 회로(13)의 전체 개수를 "m"(심벌 "m" = 0, 1, 2, ..., k)이라 하면, 출력 전류(14)는 "m ×i"가 되며, 출력 전류(15)는 (k-m) ×i가 된다. 따라서, 전류-전압 변환 회로(16)와 전류-전압 변환 회로(17)가 저항치 "R"의 저항 소자에 의해 구성되는 경우, 아날로그 출력 단자(18 )에는 전압치 "m ×i ×R"이 출력되며, 아날로그 출력 단자(19)에는 전압치 "(k-m) ×i ×R"이 출력된다. 이 경우, 심벌 "m"은 "0"부터 (2n-1)까지의 값을 가질 수 있기 때문에, 디지털 입력 신호에 따른 (2n)개의 단계(gradation), 즉 n 비트 분해능( resolution)을 갖는 D/A 변환기가 실현된다.
그러나, 상술한 종래의 D/A 변환기는 아래의 문제점을 갖는다. 즉, 상기 종래의 구성의 D/A 변환기는 단위 전류를 정전류원으로써 실현한다. 그 결과, 필요로하는 단계의 수 만큼 정전류원이 필요하다. 예를 들면, 10 비트 D/A 변환기인 경우에는 1023(= 210)개의 정전류원이 반드시 요구된다. 각 정전류원은 아날로그 소자로 구성되기 때문에, 이 정전류원이 점유하는 반도체 집적 회로의 실리콘 웨이퍼상의 점유 면적은 크다. 더욱이, 1 비트 분해능이 증가되는 경우에, 그 점유 면적은 약 2배가 된다. 반도체 집적 회로의 제품 코스트는 그 회로의 점유 면적에 크게 의존하기 때문에, 점유 면적을 증가시킬 수 있는 설계는 피해야 한다. 디지털 처리 시스템의 대표격인 디지털 이동 통신 단말 장치의 기술 분야에 있어서, 단말 장치가 점차 소형, 경량화되면서, 주요 부품이 되는 반도체 집적 회로의 면적을 줄이는 것 이 매우 중요해졌다. 더욱이, 실리콘 웨이퍼상에서 반도체 집적 회로의 점유 면적이 증가될 때, 회로 면상에서의 각 회로 부품의 간격이 불균일하게 되거나, 또는 배선 길이가 보다 길어진다. 그 결과, 각 배선의 임피던스의 영향도 커져, D/A 변환기의 정밀도를 저하시킬 수 있는 요인이 된다.
본 발명은 상술한 종래 구성의 문제에 대하여, 종래의 D/A 변환기의 구성과 비교하여, 부품수를 크게 줄여 회로의 점유 면적을 줄이는 동시에 분해능을 향상시키는 D/A 변환기를 제공하는 것을 목적으로 한다.
본 발명의 제 1의 측면에 따른 D/A 변환기는, 정전류원(정전류원(503))과; 정전류원에 직렬 접속되며, 제어 신호(전류 패스 선택 신호(502))에 따라 작용하여 정전류원의 정전류를 균등하게 분할하는 다수의 전류 패스를 형성하는 스위치 회로 (스위치 회로(504))로 이루어진 스위치 그룹과; 디지털 입력 신호(디지털 입력 신호(500))에 따라 스위치 회로의 동작을 제어하는 제어 신호를 출력하는 디코드 수단(디코드 회로(501))과; 스위치 회로의 전류 패스를 통해 출력되는 전류를 가산하여 전압으로 변환하는 전류-전압 변환 수단(전류/전압 변환 회로(508))을 포함하는 것을 특징으로 한다.
본 발명의 제 2의 측면에 따른 D/A 변환기는 정전류원 대신에 일단에 정전압을 인가한 저항 소자(저항 소자(511))를 사용하여 정전류원을 얻는 것을 특징으로 한다.
본 발명의 제 3의 측면에 따른 D/A 변환기는, 정전류원이 1개이며; 스위치 회로는 다수의 전류 패스를 형성하는 다수의 하단 스위칭 소자(P채널 트랜지스터( 73, 74))와, 각 하단 스위칭 소자의 상단에 직렬 접속되며, 다수의 전류 패스에 공급하는 정전류의 분류값(shunt value)을 결정하는 전류 패스를 형성하는 상단 스위칭 소자(P채널 트랜지스터(77))를 포함하며; 디코드 수단이 각 스위칭 소자를 독립적으로 제어하는 제어 신호(상단 전류 패스 선택 신호(78), 하단 전류 패스 선택 신호(71,72))를 출력하는 것을 특징으로 한다.
본 발명의 제 4의 측면에 따른 D/A 변환기는, 다수의 D/A 변환기(D/A 변환기 (603))를 병렬로 접속하며; D/A 변화기를 구성하는 각 디코드 수단을 각각 디지털 입력 신호(디지털 입력 신호(600))에 따라 제어하는 신호(D/A 변환기 제어 신호(60 2))를 출력하는 디코드 수단(디코드 회로(601))으로 구성되는 것을 특징으로 한다.
본 발명의 제 5의 측면에 따른 D/A 변환기는, 스위치 회로가 각 스위칭 소자를 구성하는 P채널 트랜지스터(P채널 트랜지스터(73, 74, 77))와; 제어 신호에 의해 스위칭 소자가 ON에 선택될 때에 해당 트랜지스터가 포화 영역에서 동작하는 일정 전압(바이어스 전압(77, 80))을 선택하여 게이트에 인가하는 스위치(SW1, SW2, SW3)를 포함하는 것을 특징으로 한다.
본 발명의 제 6의 측면에 따른 D/A 변환기는, 전류-전압 변환 수단(전류/전압 변환 회로(507,508))이 그 입력 단자(전류 입력 단자(90))의 전위를 일정(기준 전압(VREF))하게 유지함으로써 스위치 회로의 출력 단자의 전위를 일정하게 유지하는 것을 특징으로 한다.
본 발명의 제 7의 측면에 따른 D/A 변환기는, 디코드 수단이 디지털 입력 신 호에 따라 스위치 회로를 선택하며, 선택된 스위치 회로의 수에 따라 정전류를 분류한 단위 전류를 스위치 회로에 공급함으로써 제어 신호를 출력하는 것을 특징으로 한다.
본 발명에서, 스위치 회로에 정전류가 공급되며, 정전류를 디지털 입력 신호에 따라 스위치 회로의 다수의 전류 패스에 균등하게 제공함으로써 출력 전류치가 변화될 수 있다. 그 결과, 종래 기술에서는 정전류 단위로 전류치가 증가/감소되는 반면, 정전류를 균등하게 분할한 단위 전류로서 전류치를 증가/감소시킬 수 있으며 , 또한 정전류원의 전체 개수를 증가시키지 않고 분해능을 향상시킬 수 있다. 분해능은 전류 패스의 수로서 결정되어 정전류를 두 개의 전류 패스로 분할하는 경우는 분해능이 1 비트(즉, 2배) 향상한다. 따라서, 종래의 D/A 변화기와 동일한 분해능을 얻는 경우, 본 발명에 따른 D/A 변환기의 필요 점유 면적은 1/2 또는 그 보다 작아질 수 있다. 다시 말해, 동일한 점유 면적이 사용될 때, 분해능이 종래 기술보다 두 배 이상 향상한다.
본 발명에서, 1개의 정전류원의 정전류는 상단 스위칭 소자의 동작에 의해 선택되는 스위치 회로의 전체 수에 따라 분기된다. 더욱이, 분기된 전류를 하단 스위칭 소자의 동작에 의해 형성되는 전류 패스의 전체 수에 따라 분할하여 단위 전류를 얻을 수 있다. 그 결과, 정전류원을 증가시키지 않고 분해능을 향상시킬 수 있다. 게다가, 디지털 입력 신호에 따라, 선택되는 스위치 회로의 수를 바꾸고, 스위치 회로의 수에 따라, 단위 전류를 형성하는 전류 패스에 공급하는 전류를 바꾼다. 그 결과, 종래 구조와 비교하여 중심 부근의 분해능이 향상한다. 또한, 단위 전류를 변하게 할 수 있기 때문에, 종래 D/A변환기가 정전류원의 용량을 제어하여 분해능을 변하게 하는 반면, 쉽게 분해능을 변하게 할 수 있다.
본 발명에 있어서, 각 스위칭 소자(트랜지스터)의 특성에 관계없이 각 전류 패스로 균등하게 전류를 분할 할 수 있다.
본 발명에 있어서, 전류-전압 변환 수단의 입력 단자의 전위를 일정하게 유지하기 때문에, 입력 단자에 접속되는 스위치 회로의 출력 단자의 전위도 일정하게 유지된다. 그 결과, 스위치 회로의 전류 패스에 흐르는 전류를 높은 정밀도로 균등하게 분할 할 수 있다.
본 발명에 있어서, 특히 중심 부근의 변화율이 큰 정현파등의 출력 신호에 따른 중심 부근의 양자화 오차가 최소가 되어 디지털 입력 신호를 아날로그 출력에 할당 할 수 있는 디코드 수단을 얻을 수 있다.
이제 도면을 참조하여, 본 발명의 다양한 실시 형태를 설명한다.
(실시 형태 1)
도 1은 본 발명의 제 1 실시예에 따른 n 비트 D/A 변환기의 구성도이다. 이 도면에서, 참조 부호(500)는 n 비트 디지털 입력 신호를 나타내며, 참조 부호(501)는 디지털 입력 신호(500)에 따라 전류 패스의 전체 수를 제어하는 "2 ×k"(심벌 "k"는 "2n - 1"과 같음)개의 제어 신호를 출력하는 디코드 회로를 나타내며, 참조 부호(502)는 디코드 회로(501)로부터 출력되는 "k"개의 전류 패스 선택 신호를 나 타낸다. 또한, 참조 부호(503)는 (k ×i)의 전류를 공급하는 정전류원을 가리키며, 참조 부호(504)는 전류 패스 선택 신호(502)에 의해 선택되는 "k"개의 스위치 회로를 나타낸다. 또한, 참조 부호(505)는 모든 전류 스위치 회로(504)의 두 개의 전류 패스중 하나의 전류 패스로부터의 출력 전류가 가산된 출력 전류이며, 참조 부호 (506)는 모든 스위치 회로(504)의 두 개의 전류 패스중 출력 전류(505) 측과 반대의 전류 패스로부터의 출력 전류가 모두 가산된 출력 전류를 나타낸다. 또한, 참조 부호(507)는 출력 전류(505)를 그에 대응하는 전압으로 변환하는 전류-전압 변환 회로를 나타내며, 참조 부호(508)는 출력 전류(506)를 그에 대응하는 전압으로 변환하는 전류-전압 변환 회로를 나타내며, 참조 부호(509)는 전류-전압 변환 회로 (507)에 의해 변환된 전압이 출력되는 아날로그 출력 단자를 나타내며, 참조 부호 (510)는 전류-전압 변환 회로(508)에 의해 변환된 전압이 출력되는 아날로그 출력 단자를 나타낸다.
도 2는 스위치 회로(504)의 구성도이다. 이 도면에서, 참조 부호(70)는 전류 입력 단자를 나타내며, 참조 부호(71 및 72)는 전류 패스 선택 신호를 가리키며, 참조 부호(73)는 전류 패스 선택 신호(71) 측에 접속된, 스위치 기능을 갖는 P채널 트랜지스터를 나타낸다. 또한, 참조 부호(74)는 전류 패스 선택 신호(72) 측에 접속된, 스위치 기능을 갖는 P채널 트랜지스터(73)와 동일한 특성을 갖는 P채널 트랜지스터를 나타내며, 참조 부호(75)는 전류 패스 선택 신호(71)에 의해 선택된 경우에 전류가 공급되는 전류 출력 단자를 나타내며, 참조 부호(76)는 전류 패스 선택 신호(72)에 의해 선택된 경우에 전류가 공급되는 전류 출력 단자를 가리킨다. 다음 으로, 도 2에 나타낸 스위치 회로의 동작에 대하여 설명한다. 도 2에 나타낸 것과 같이, 전류 패스 선택 신호(71)를 P채널 트랜지스터(73)의 게이트에 접속하며, 전류 패스 선택 신호(72)를 P채널 트랜지스터(74)의 게이트에 접속하며, 이들 트랜지스터(73 및 74)가 독립적으로 제어되어서, 스위치 회로의 전체 출력 전류 패스의 개수를 제어한다.
도 3은 전류 패스 선택 신호(SEL1:71), 전류 패스 선택 신호(SEL2:72), 전류 입력 단자(70)에 흐르는 전류치, 전류 출력 단자(75)에 출력되는 전류치 및 전류 출력 단자(76)에 출력되는 전류치의 관계 설명도이다.
먼저, 전류 패스 선택 신호(SEL1, SEL2)=(1,1)의 경우, P채널 트랜지스터 (TP1 :73)와 P채널 트랜지스터(TP2:74)가 함께 OFF되어, 전류 패스의 개수는 0개가 되어서, 전류 입력 단자(70)에 흐르는 전류치, 전류 출력 단자(75)에 출력되는 전류치 및 전류 출력 단자(76)에 출력되는 전류치는 모두 0이 된다.
다음, 전류 패스 선택 신호(SEL1,SEL2)=(1,0)의 경우, P채널 트랜지스터(TP1 :73)는 OFF되며 P채널 트랜지스터(TP2:74)는 ON이 되어서, 전류 패스의 개수는 1개가 된다. 전류 입력 단자(70)에 공급되는 전류치를 "is"로 한 경우, 전류 출력 단자(76)에 공급되는 전류치는 "is"가 되며, 또한 전류 출력 단자(75)에 공급되는 전류치는 0이 된다.
다음, 전류 패스 선택 신호(SEL1,SEL2)=(0,1)의 경우, P채널 트랜지스터(TP1 :73)는 ON되며 P채널 트랜지스터(TP2:74)는 OFF되어서, 전류 패스의 개수는 1개가 된다. 전류 입력 단자(70)에 공급되는 전류치를 "is"로 한 경우, 전류 출력 단자 (76)에 공급되는 전류치는 "0"이 되며, 또한 전류 출력 단자(75)에 공급되는 전류치는 "is"가 된다.
다음, 전류 패스 선택 신호(SEL1,SEL2)=(0,0)의 경우, P채널 트랜지스터(TP1 :73)와 P채널 트랜지스터(TP2:74)가 함께 ON되어서, 전류 패스의 개수는 2개가 된다. P채널 트랜지스터(TP1:73)와 P채널 트랜지스터(TP2:74)는 동일한 특성을 갖기 때문에, 전류 입력 단자(70)로부터 본 임피던스는 일치한다. 전류 입력 단자(70)에 공급되는 전류치를 "is"로 한 경우, 전류 출력 단자(75) 및 전류 출력 단자(76)에는 각각 균등하게 분할된 전류치 "is/2"가 공급된다.
이상과 같이 구성된 도 1의 n 비트 D/A 변환기의 동작에 대해 설명한다. "n비트"의 분해능을 실현하는 전류 패스 제어 신호의 조합은 다수이지만, 이러한 신호 조합중 일 예가 하기에 기술된다는 점을 주의해야 한다. "k"개 모두의 스위치 회로(504)가 출력 전류(506) 측으로만 전류를 흐르게 전류 패스를 선택한 경우, 정전류원(503)이 공급하는 전류(k ×i)는 "k"개의 전류 패스에 균등하게 분배된다. 따라서, 각 전류 패스를 흐르는 전류는 "i"가 되고, 그 전류가 모두 출력 전류 (506) 측에 더해져서, 출력 전류(505)는 0이 되며 출력 전류(506)는 (k ×i)가 된다.
디지털 입력 신호가 변화하는데 따라 스위치 회로의 전류 셀 선택 신호를 출력 전류(505) 측의 전류 패스에 흐르도록 스위칭함으로써 전체의 전류 패스의 총수는 변하지 않기 때문에, 각각의 전류 패스에 흐르는 전류 "i"의 단위로 출력 전류 (505)에 더해 질 수 있다. 스위치 회로(504)는 "k"개이기 때문에, 그 출력 전류의 단계는 "2n"개가 되며, 즉 n 비트의 분해능을 갖는 D/A 변환기가 실현된다.
"g"개의 스위치 회로에 대하여 양쪽의 전류 패스가 선택되지 않는 경우, 그것 이외의 (k - g)개의 각 스위치 회로에 흐르는 전류는 (k/(k-g))×i가 되어 단위 전류가 변화될 수 있다. 출력 전류(505) 측 또는 출력 전류(506) 측 중 하나의 전류 패스가 선택되기 때문에, (k/(k-g))×i의 단위로 전류가 증가/감소 될 수 있다. 또한, "g"를 변화시킴으로써 중심 부근의 출력 전류의 이용가능치는 더욱 더 증가되기 때문에, 분해능이 증가될 수 있다.
중심 부근에서 분해능이 증가되기 때문에, 특히 정현파등의 중심 부근에서 변화율이 큰 신호를 출력하는 경우에 효과가 있다. 디지털 입력 신호를 아날로그 출력에 할당하는 디코드 회로가 이용되어 D/A 변환기에서 양자화 오차가 최소가 되는 경우, 정밀도가 높은 신호가 발생될 수 있다. 따라서, 회로 규모를 증가시키지 않고 쉽게 D/A 변환기의 분해능을 향상 시킬 수 있다.
이상의 구성에 의해, 스위치 회로의 개수를 종래 구성과 동일하게 한 경우, 정전류원의 개수가 종래 구성에 비하여 1/(2n-1)이 되어 크게 소자수를 줄일 수 있으며 이 D/A 변환기의 분해능을 향상 시킬 수 있다.
(실시 형태 2)
도 4는 본 발명의 제 2의 실시 형태에 따른 n 비트 D/A 변환기의 구성도이다. 제 1 실시 형태의 D/A 변환기에서 정전류원 대신에 저항소자(511)를 제공하며, 저항 소자(511)의 일단이 되는 정전압 입력 단자(512)에 정전압이 인가되어서, 제 1 실시 형태와 동일한 동작을 하는 D/A 변환기이다. D/A 변환기는 이와 같이 구성됨으로써 정전류원을 사용할 필요가 없기 때문에, 회로 면적을 줄일 수 있다.
(실시 형태 3)
도 5는 본 발명의 제 3의 실시 형태에 따른 D/A 변환기를 가리킨다. 제 3의 실시 형태의 이 D/A 변환기는 제 1의 실시 형태에서 D/A 변환기의 스위치 회로 (504)에 P채널 트랜지스터(77)를 직렬로 접속하며, 상단 전류 패스 선택 신호(78)를 P채널 트랜지스터(77)의 게이트에 입력한다. 이 스위치 회로를 갖는 D/A 변환기는 도 1에서 상단 전류 패스 선택 신호를 각 스위치 회로에 출력하는 디코드 회로에 배치된다. 이러한 구성의 D/A 변환기의 동작은 중심 부근의 분해능이 아래의 이유로 제 1의 실시 형태의 D/A 변환기와 비교하여, 더 향상될 수 있다. 즉, 상단 전류 패스 선택 신호에 의해 ON되는 전류 패스의 전체 수 만큼 균등하게 분할된 전류를 하단 스위치에 의해 더욱 더 균등하게 분할 될 수 있다. 이 D/A 변환기의 그 밖의 동작은 제 1 실시 형태와 동일하다.
(실시 형태 4)
도 6은 본 발명의 제 4의 실시 형태에 따른 n 비트 D/A 변환기의 구성도이다. 실시 형태 1, 2, 3에 기재된 본 발명의 D/A 변환기를 다수 이용하여 구성되는 D/A 변환기이다. 도 6에서, 참조 부호(600)는 n 비트 디지털 입력 신호를 나타내며, 참조 부호(601)는 디지털 입력 신호(600)에 따라 본 발명의 다수의 D/A 변환기 (603)를 제어하는 신호를 출력하는 디코드 회로를 가리킨다. 또한, 참조 부호(602)는 디코드 회로(601)로부터 출력되는 D/A 변환기 제어 신호를 나타내며, 참조 부호 (604)는 모든 D/A 변환기(603)에서 산출되는 하나의 출력 전류 합을 나타내며, 참조 부호(605)는 모든 D/A 변환기에서 산출되는 다른 출력 전류 합을 가리킨다. 또한, 참조 부호(606)는 출력 전류(604)를 그에 대응하는 전압으로 변환하는 전류-전압 변환 회로를 나타내며, 참조 부호(607)는 출력 전류(605)를 그에 대응하는 전압으로 변환하는 전류-전압 변환 회로를 나타내며, 참조 부호(608)는 전류-전압 변환 회로(606)에 의해 변환된 전압이 출력되는 아날로그 출력 단자를 나타내며, 참조 부호(609)는 전류-전압 변환 회로(607)에 의해 변환된 전압이 출력되는 아날로그 출력 단자를 나타낸다. 이 구성으로써, 각 D/A 변환기의 출력 전류치를 다양하게 변화할 수 있기 때문에, D/A 변환기의 분해능이 향상될 수 있다.
(실시 형태 5)
도 7은 본 발명의 청구항 5에 따른 스위치 회로의 구성도이다. 도 7에 나타낸 참조 부호의 설명은 도 2와 동일하기 때문에, 이에 대한 설명이 생략된다. 이 스위치 회로는 아래와 같이 제어된다. 즉, 전류 패스 선택 신호(71 및 72)에 의해 스위치(SW1 및 SW2)가 ON될 때, P채널 트랜지스터(73 및 74)가 포화 영역에서 동작할 수 있어서, 바이어스 전압(77)을 각 P채널 트랜지스터의 게이트에 인가하며, 스위치(SW1 및 SW2)가 OFF될 때는 전원 전압(VDD)에 고정됨으로써 제어한다. 이러한 구성으로써, 전류 출력 단자(76 및 75)의 전위의 불일치에 관계없이 각 전류 패스에 흐르는 전류는 전류 입력 단자(70)와 바이어스 전압(77)의 전위차로 결정된다.
도 8은 도 5의 스위치 회로에 이 구성을 설치한 경우의 스위치 회로의 구성도이다. 도 8에서, 도 5와 동일한 부분의 참조 부호의 설명은 생략된다. 도 8에서, 참조 부호(79)는 바이어스 전압(1)을 가리킨다. 이 바이어스 전압(1)은 하단 스위치 회로를 구성하는 P채널 트랜지스터(73 및 74)의 게이트에 스위치(SW1 및 SW2)가 ON될 때 인가된다. 또한, 참조 부호(80)는 다른 바이어스 전압(2)을 나타낸다. 이 바이어스 전압(2)은 상단 스위치 회로를 구성하는 P채널 트랜지스터(77)의 게이트에 스위치(SW3)가 ON될 때 인가된다. 각 바이어스 전압은 P채널 트랜지스터가 포화 영역에서 동작하도록 조절된 전압이다. 이러한 구성으로써, 각 스위치 회로의 상태에 관계없이 각 전류 패스에 균등하게 전류를 분할 할 수 있다.
(실시 형태 6)
도 9는 본 발명의 청구항 6에 따른 전류-전압 변환 회로의 구성도이다. 도 9에서, 참조 부호(90)는 전류 입력 단자를 가리키며, 참조 부호(91)는 전류 입력 단자(90)로부터 입력되는 입력 전류를 나타내며, 참조 부호(92)는 저항치(R)의 저항 소자를 가리키며, 참조 부호(93)는 입력 전류(91)에 따른 전압을 출력하는 전압 출력 단자를 나타낸다. 또한, 참조 부호(94)는 연산 증폭 회로이며, 참조 부호(95)는 연산 증폭기의 비반전 단자(+)에 입력되는 기준 전압(VREF)을 나타낸다. 이 전류-전압 변환 회로의 전류-전압 변환의 동작은 전류 입력 단자(90)의 전위가 연산 증폭 회로(94)에 의해 기준 전압(VREF)으로 유지되기 때문에, 전압 출력 단자(93)에는 "VREF-R×i"의 차동 전압이 출력되어 전류 "i"에 따른 출력 전압으로 변환된다. 이 전류-전압 변환 회로를 이용함으로써, 전류 입력 단자(90)의 전위가 일정하게 유지된다. 그 결과, 각 전류 패스에 접속되는 스위치 회로의 상단의 전위차는 서로 동일하며, 각 전류 패스에 전류를 균등하게 분할할 수 있다.
상술한 설명과 같이, 본 발명에 따르면 정전류원의 전류가 다수의 전류 패스로 균등하게 분할되어 단위 전류를 발생하며, 각 전류 패스에 직렬 접속되는 스위치가 디지털 입력 신호에 따라 제어되어 출력 전류치를 변화시키기 때문에, D/A 변환기의 점유 면적이 종래의 D/A 변환기보다 작아질 수 있다. 이것은 디지털 처리 시스템으로서 알려진 디지털 이동 통신 단말 장치의 기술 영역에서 보다 경제적이고 가벼운 단말 장치를 만드는 것을 가능하게 할 수 있다. 동시에, 디지털 입력 신호에 의해 단위 전류가 가변되기 때문에, 종래 D/A 변환기와 비교하여 중심 부근의 분해능을 크게 향상시킬 수 있다.

Claims (11)

  1. 정전류원;
    상기 정전류원에 직렬 접속되며, 제어 신호에 따라 동작하여 상기 정전류원의 정전류를 균등하게 분할하는 다수의 전류 패스를 형성하는 스위치 회로로 구성된 스위치 그룹;
    디지털 입력 신호에 따라 상기 스위치 회로의 동작을 제어하는 제어 신호를 출력하는 디코드 수단; 및
    상기 스위치 회로의 상기 전류 패스를 통해 출력되는 전류를 가산하여 전압으로 변환하는 전류-전압 변환 수단을 포함하고,
    상기 스위치 회로는 상기 다수의 전류 패스를 형성하는 다수의 스위칭 소자로 이루어지며, 상기 디코드 수단은 각 스위칭 소자를 독립적으로 제어하는 제어신호를 출력하는 것을 특징으로 하는 D/A 변환기.
  2. 제 1항에 있어서, 상기 정전류원 대신에 일단에 정전압을 인가한 저항 소자를 이용하여 상기 정전류를 얻는 것을 특징으로 하는 D/A 변환기.
  3. 제 1항 또는 제 2항에 있어서, 상기 정전류원은 단일 정전류원이며;
    상기 스위치 회로가 상기 다수의 전류 패스를 형성하는 다수의 하단 스위칭 소자와; 각 하단 스위칭 소자의 상단에 직렬 접속되며, 상기 다수의 전류 패스에 공급하는 상기 정전류의 분류값을 결정하는 전류 패스를 형성하는 상단 스위칭 소자를 포함하며;
    상기 디코드 수단이 각 스위칭 소자를 독립적으로 제어하는 제어 신호를 출 력하는 것을 특징으로 하는 D/A 변환기.
  4. 제1항에 기재된 D/A 변환기를 복수개 병렬로 접속하며;
    상기 D/A 변환기를 구성하는 각 디코드 수단을 각각 디지털 입력 신호에 따라 제어하는 신호를 출력하는 디코드 수단을 포함하는 것을 특징으로 하는 D/A 변환기.
  5. 제 4항에 있어서, 상기 스위치 회로는:
    각 스위칭 소자를 구성하는 P채널 트랜지스터와;
    상기 제어 신호에 의하여 상기 스위칭 소자가 ON에 선택될 때에 해당 트랜지스터가 포화 영역에서 동작하는 일정 전압을 선택하여 게이트에 인가하는 스위치를 포함하는 것을 특징으로 하는 D/A 변환기.
  6. 제 1항, 2항, 4항 및 5항 중 어느 한 항에 있어서, 상기 전류-전압 변환 수단이 그 입력 단자의 전위를 일정하게 유지함으로써 상기 스위치 회로의 출력 단자의 전위를 일정하게 유지하는 것을 특징으로 하는 D/A 변환기.
  7. 제 1항, 2항, 4항 및 5항 중 어느 한 항에 있어서, 상기 디코드 수단이 상기 디지털 입력 신호에 따라 상기 스위치 회로를 선택하며, 선택된 스위치 회로의 수 에 따라 상기 정전류를 분류한 단위 전류를 상기 스위치 회로에 공급함으로써 제어신호를 출력하는 것을 특징으로 하는 D/A 변환기.
  8. 제1항, 제2항, 제4항, 및 제5항 중 어느 한 항에 기재된 D/A 변환기를 장착하며, 상기 디지털 입력 신호가 디지털 신호 처리 회로를 통해 전송되는 디지털 통신 단말 장치.
  9. 제3항에 기재된 D/A 변환기를 장착하며, 상기 디지털 입력 신호가 디지털 신호 처리 회로를 통해 전송되는 디지털 통신 단말 장치.
  10. 제6항에 기재된 D/A 변환기를 장착하며, 상기 디지털 입력 신호가 디지털 신호 처리 회로를 통해 전송되는 디지털 통신 단말 장치.
  11. 제7항에 기재된 D/A 변환기를 장착하며, 상기 디지털 입력 신호가 디지털 신호 처리 회로를 통해 전송되는 디지털 통신 단말 장치.
KR1020010046920A 2000-08-04 2001-08-03 디지털-아날로그 변환기 KR100760527B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00236996 2000-08-04
JP2000236996A JP3494366B2 (ja) 2000-08-04 2000-08-04 Ｄａ変換器

Publications (2)

Publication Number Publication Date
KR20020011920A KR20020011920A (ko) 2002-02-09
KR100760527B1 true KR100760527B1 (ko) 2007-09-20

Family

ID=18728940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010046920A KR100760527B1 (ko) 2000-08-04 2001-08-03 디지털-아날로그 변환기

Country Status (5)

Country Link
US (1) US6498575B2 (ko)
EP (1) EP1189353B1 (ko)
JP (1) JP3494366B2 (ko)
KR (1) KR100760527B1 (ko)
DE (1) DE60126877T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004054114A1 (ja) * 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 半導体装置、デジタル・アナログ変換回路及びそれらを用いた表示装置
DE50303186D1 (de) * 2003-02-05 2006-06-08 Alcatel Sa Verfahren zur Digital-Analog-Konvertierung und Digital-Analog-Konverter
WO2005041417A2 (en) * 2003-10-27 2005-05-06 Dan Raphaeli Digital input signals constructor providing analog representation thereof
JP4596421B2 (ja) * 2005-04-28 2010-12-08 川崎マイクロエレクトロニクス株式会社 Ｄａ変換器
JP4942012B2 (ja) * 2005-05-23 2012-05-30 ルネサスエレクトロニクス株式会社 表示装置の駆動回路、および駆動方法
KR100849787B1 (ko) 2006-11-13 2008-07-31 삼성전기주식회사 분해능 확장이 용이한 디지털-아날로그 컨버터
US8493251B2 (en) * 2011-07-28 2013-07-23 Fujitsu Semiconductor Limited Self-calibrated DAC with reduced glitch mapping
US8981982B2 (en) * 2013-04-05 2015-03-17 Maxlinear, Inc. Multi-zone data converters
CN110932731B (zh) * 2019-11-12 2020-09-25 深圳信息职业技术学院 一种数模转换装置及变频器调速系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940017236A (ko) * 1992-12-18 1994-07-26 오오가 노리오 아날로그 디지탈 컨버터
JPH08335881A (ja) * 1995-06-06 1996-12-17 Mitsubishi Electric Corp 相補型電流源回路
US5661483A (en) * 1996-02-29 1997-08-26 Western Digital Corporation Area integrator servo demodulator with on-chip CMOS analog-to-digital converter
JPH11239059A (ja) * 1998-02-20 1999-08-31 Hitachi Ltd ディジタル・アナログ変換器
JPH11251912A (ja) * 1998-02-27 1999-09-17 Hitachi Ltd ディジタル・アナログ変換器及び電流源回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3145889A1 (de) * 1981-11-19 1983-05-26 Siemens AG, 1000 Berlin und 8000 München Integrierbarer digital/analog-wandler
US4587477A (en) * 1984-05-18 1986-05-06 Hewlett-Packard Company Binary scaled current array source for digital to analog converters
US5023614A (en) * 1989-09-13 1991-06-11 Advanced Micro Devices, Inc. Switchable DAC with current surge protection
US5148164A (en) * 1990-04-23 1992-09-15 Mitsubishi Denki Kabushiki Kaisha Current generating device for complementarily generating two currents of different magnitudes in response to one-bit data
US5059977A (en) * 1990-08-03 1991-10-22 Magnavox Government And Industrial Electronics Company Synchronizing switch arrangement for a digital-to-analog converter to reduce in-band switching transients
JPH0529938A (ja) 1991-07-18 1993-02-05 Sony Corp 制御装置
KR930009432B1 (ko) * 1991-12-31 1993-10-04 현대전자산업 주식회사 디지탈/아나로그 변환기용 전류소자
US5442352A (en) * 1994-01-14 1995-08-15 Motorola, Inc. Linear attenuator for current-mode digital-to-analog converter (DAC) or the like
JPH08125538A (ja) 1994-10-24 1996-05-17 Nec Corp ディジタル・アナログ変換器
JP3459130B2 (ja) 1995-03-20 2003-10-20 沖電気工業株式会社 電流スイッチ回路
JP2872074B2 (ja) * 1995-04-21 1999-03-17 日本電気アイシーマイコンシステム株式会社 デジタル・アナログ変換装置
US5600321A (en) * 1995-06-07 1997-02-04 Advanced Micro Devices Inc. High speed, low power CMOS D/A converter for wave synthesis in network
US5654710A (en) * 1995-06-15 1997-08-05 Vlsi Technology, Inc. Dynamic power reduction digital-to-analog converter and method therefor
US5798723A (en) * 1996-07-19 1998-08-25 National Semiconductor Corporation Accurate and precise current matching for low voltage CMOS digital to analog converters
US5870049A (en) * 1997-04-16 1999-02-09 Mosaid Technologies Incorporated Current mode digital to analog converter
JPH1188177A (ja) 1997-09-05 1999-03-30 Rohm Co Ltd デジタル／アナログ変換器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940017236A (ko) * 1992-12-18 1994-07-26 오오가 노리오 아날로그 디지탈 컨버터
JPH08335881A (ja) * 1995-06-06 1996-12-17 Mitsubishi Electric Corp 相補型電流源回路
US5661483A (en) * 1996-02-29 1997-08-26 Western Digital Corporation Area integrator servo demodulator with on-chip CMOS analog-to-digital converter
JPH11239059A (ja) * 1998-02-20 1999-08-31 Hitachi Ltd ディジタル・アナログ変換器
JPH11251912A (ja) * 1998-02-27 1999-09-17 Hitachi Ltd ディジタル・アナログ変換器及び電流源回路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
일본 특개평 08-335881
일본 특개평 11-239059
일본 특개평 11-251912

Also Published As

Publication number Publication date
DE60126877T2 (de) 2007-06-14
EP1189353A2 (en) 2002-03-20
KR20020011920A (ko) 2002-02-09
JP3494366B2 (ja) 2004-02-09
EP1189353A3 (en) 2004-04-14
EP1189353B1 (en) 2007-02-28
US20020014984A1 (en) 2002-02-07
US6498575B2 (en) 2002-12-24
DE60126877D1 (de) 2007-04-12
JP2002050966A (ja) 2002-02-15

Similar Documents

Publication Publication Date Title
US5870049A (en) Current mode digital to analog converter
EP1257060B1 (en) Digital-to-analogue converter using an array of current sources
US6906652B2 (en) High dynamic linearity current-mode digital-to-analog converter architecture
US7068201B1 (en) Digital-to-analog converter
US5801655A (en) Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter
US5283579A (en) Digital to analog converter having high multiplying bandwidth
US6703956B1 (en) Technique for improved linearity of high-precision, low-current digital-to-analog converters
US7982644B2 (en) D/A converter and semiconductor integrated circuit including the same
KR940009253B1 (ko) 바이어스 공급전류를 가진 반도체 집적회로장치
KR100760527B1 (ko) 디지털-아날로그 변환기
US4896157A (en) Digital to analog converter having single resistive string with shiftable voltage thereacross
US6486817B1 (en) Digital-analog conversion circuit capable of functioning at a low power supply voltage
EP1235352B1 (en) Digital-to-analog converter
US5568146A (en) Digital/analog converter
US6344815B2 (en) Digital-to-analog converter
US6924696B2 (en) Method and apparatus for common-mode level shifting
US4567463A (en) Circuit for improving the performance of digital to analog converters
US9621181B2 (en) Digital to analog converter with output impedance compensation
US10511321B2 (en) Digital-to-analog converter and method for digital-to-analog conversion
US6140953A (en) D/A converting apparatus with independent D/A converter controlled reference signals
KR20090045774A (ko) 디지털-아날로그 변환기
US20040125004A1 (en) D/A converter for converting plurality of digital signals simultaneously
JP2007336540A (ja) デジタルアナログ変換器
US7256722B2 (en) D/A converter
US11811420B2 (en) Digital-to-analog converter with cascaded least significant bit (LSB) interpolator circuit

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010803

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20060308

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20010803

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070309

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070816

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070914

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070917

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee