KR940009253B1

KR940009253B1 - 바이어스 공급전류를 가진 반도체 집적회로장치

Info

Publication number: KR940009253B1
Application number: KR1019910002914A
Authority: KR
Inventors: 구니히꼬 고또오; 유우지 세끼도
Original assignee: 후지쓰 가부시끼가이샤; 세끼자와 다다시; 후지쓰 브이엘에스아이 가부시끼가이샤; 하니 도시유끼
Priority date: 1990-02-22
Filing date: 1991-02-22
Publication date: 1994-10-01
Also published as: KR920000177A; EP0458659B1; DE69128047D1; US5155385A; EP0458659A3; EP0458659A2; JPH0775322B2; JPH03245613A

Abstract

내용 없음.

Description

바이어스 공급전류를 가진 반도체 집적회로장치

제1도는 종래의 n채널 전류출력형 D/A 변환기의 1채널 블록도.

제2도는 제8도의 전류선택 및 출력회로의 배치도.

제3도는 종래 n채널 전류출력형 D/A 변한기가 갖는 문제점을 설명하기 위한 도면.

제4도는 본 발명의 제1반도체 집적회로의 원리 설명도.

제5도는 본 발명의 제2반도체 집적회로의 원리 설명도.

제6도는 본 발명의 제1실시에에 따른 n채널 전류선택 및 출력회로의 1채널 배치도.

제7도는 본 발명의 제1실시예에 따른 n채널 전류선택 및 출력회로의 집적회로의 회로도.

제8도는 본 발명의 제2실시예에 따른 전류출력형 D/A 변환기의 1채널 배치도.

제9도는 본 발명의 제2실시예에 따른 n채널 D/A 변환기의 배치도.

제10도는 본 발명의 제2실시예에 따른 n채널 D/A 변환기의 집적회로의 회로도.

제11도는 본 발명의 또 다른 실시예의 구성도.

제12도는 제11도에 도시된 회로가 3채널과 대응하도록 단일칩에 제공되는 배치도.

본 발명은 반도체 집적회로장치, 특히, 반도체 칩에 집적된 디지탈-아날로그 변환기 및 연산증폭기용 바이어스 전원에 관한 것이다.

최근, 텔레비젼장치, 스테레오장치 등의 각종 전자기기에 적용되는 복조분야에 있어서 신호처리 효율을 증진하기 위하여 다채널 디지털-아날로그(D/A) 변한이 요구되고 있다. 이와같은 요구에 부응하기 위하여 다수의 D/A 변환기가 단일 반도체 칩에 직접되어 있는 반도체 집적회로장치가 제조되고 있다.

D/A 변환기중에서 변환 출력상위 편차를 최소화하기 위하여, D/A 변환기에는 바이어스 회로로부터 바이어스 전압이 공급된다. 이러한 전원전압상의 미소변화는 D/A 변환기에서의 상위한 전류를 야기하는바, 이는 D/A 변환기가 단일 반도체칩 전반에 걸쳐서 분포되어 있기 때문이다. 결과적으로 D/A 변환기 출력 전류에서 변동이 발생할 수 있고, 이런 변동은 채널간에 오차를 일으킨다. 그러므로 전원전압이 약간 변동할지라도, D/A 변환기 출력 채널간에 오차를 최소화할 수 있는 장치가 요망된다.

제1도, 제2도 및 제3도는 종래의 반도체 집적회로장치를 도시하고 있다.

제1도는 종래 전류출력형 D/A 변환기의 블록도이다. 도시된 바와같이, D/A 변환기는 디코더회로(1), 래치회로(2), 전류선택 및 출력회로(3)와, 부하저항(RL)으로 구성된다. 전류선택 및 출력회로(3)는 바이어스 전압발생회로(3A), 전류원그룹(3B) 및, 스위칭회로(3C)로 구성된다.

제1도의 변환장치의 동작에 대하여는 4비트 전류출력형 D/A 변환기라는 가정하에 기술하겠다. 디지탈 데이타(DIN)을 수신하였을때 디코더회로(1)는 그의 값을 복호화한다.

이 복호화처리에 의하여 디코더의 15출력중에서 디지탈 데이타(DIN)의 값과 수효에 있어서 대응하는 출력이 발생하므로 1레벨로 한다.

디코더(1)로부터 출력된 디지탈데이터(선택신호 S)는 15플립플롭 회로로 구성되는 래치회로(2)에 인가된다. 래치회로(2)의 출력은 전류선택 및 출력회로(3)의 스위칭회로(3C)와 연결된다.

바이어스 전압발생회로(3A)는 외부제어신호에 대응하는 바이어스 전압(V)을 전류원그룹(38)으로 인가한다. 전류원그룹(3B)은 15전류원을 가지며, 이들 각각은 바이어스 전압(V)에 대응하는 전류를 제공하기 위한 것이다. 전류출력은 스위칭회로(3C)에 인가된다.

스위칭회로(3C)는 15스위치를 가지며, 스위치의 각 제어단자는 래치회로(2)의 15출력에 접속된다. 이들 스위치 각각은 래치회로 15출력중 대응하는 하나(즉 디코더출력)에 의해 온 또는 오프되어 15전류원중 대응하는 것으로부터의 전류출력의 흐름을 제어한다.

스위치 출력은 저항(RL)의 한단부에 공통으로 연결된다.

저항의 타단부는 접지에 접속된다.

스위치를 통하여 흐르는 모든 전류는 저항을 통하여 흐른다.

15전류원의 출력전류는 동일한 크기이며, 저항(RL)을 통해 흐르는 전류량은 동시에 턴온되는 스위치수에 비례한다. 이 수는 디지탈 데이타(DIN)의 값에 대응하여 전류선택 및 출력회로(3)의 출력전류가 디지탈 데이타(DIN)에 비례하도록 한다. D/A 변환기의 출력전류를 전압으로 변환하는 것은, 제1도에 도시된 바와같이, 전류를 저항(RL)을 통하여 흐르게 함으로써 이루어진다.

제2도는 1채널에 대한 전류선택 및 출력회로(3)의 배치도이다.

도시된 바와같이, 바이어스 전압발생회로(3A)는 연산증폭기(OPJ), 바이어스발생 트랜지스터(TJ1) 및 바이어스 저항(RBJ)으로 구성된다.

트랜지스터(TJ1)와 바이어스 저항(RBJ)은 전원과 접지사이에서 직렬로 접속된다. 트랜지스터(TJ1)의 게이트전압이 증가할때, 연산증폭기(OPJ)의 비반전 입력에 접속된 바이어스 저항과 트랜지스터(TJ1)의 드레인 사이의 접합부에서의 전위는 감소하며 그 역도 또한 성립한다. 즉 트랜지스터(TJ1)의 저항은 반전증폭기를 형성한다. 트랜지스터(TJ1)의 드레인은 증폭기(OPJ)의 비반전 입력에 접속되며, 연산증폭기(OPJ)의 출력은 트랜지스터(TJ1)의 게이트에 접속된다. 따라서 연산증폭기(OPT)와 트랜지스터는 버퍼회로를 형성한다.

트랜지스터(TJ1)를 통하여 흐르는 모든 전류는 저항(RBJ)을 통하여 흐르고, 버퍼회로의 출력(바이어스 전압V)은 저항(RBJ)에 인가된다. 따라서 트랜지스터(TJ1)를 통하여 흐르는 전류는 저항(RBJ)의 저항치로 분배되는 연산증폭기(OPJ)의 반전입력에 인가되는 전압과 동일하다. 연산증폭기의 출력(바이어스 전압(V))은 트랜지스터(TJ1)를 통하여 전류가 흐르는 것을 허용하는 게이트전압으로서 기능을 한다.

전류원그룹(3B)은 동작설정 트랜지스터(TJ2 내지 TJ5), 트랜지스터(TJ3, TJ4)로 구성되는 전류 미러회로 및, 15전류원 트랜지스터(TJ61 내지 TJ615)로 구성된다. 바이어스 전압발생회로(3A)의 연산증폭기(OPJ), 바이어스 발생 트랜지스터(TJ1) 및, 바이어스 저항(RBJ)에 의해 발생되는 바이어스 전압(V)이 전류원그룹(3B)의 동작설정 트랜지스터(TJ2)에 인가된다면, 트랜지스터(TJ2)를 통하여 바이어스 전류(ib)가 흐르므로 트랜지스터(TJ5)의 게이트전압이 Va로 된다. 전압(Va)은 그들의 바이어스 전압으로서 전류원 트랜지스터(TJ61 내지 TJ615)에 인가된다.

전류원 트랜지스터(TJ61 내지 TJ615)는 스위칭회로(3C)의 선택 트랜지스터(TK61 내지 TK615)에 의해 선택되어, 출력전류(im)가 발생된다. 아날로그 전압(Vo)은 래치회로(2)로부터의 선택신호를 기초로하여 부하저항(RL)의 단부에 얻어진다.

상기한 종래 다채널 D/A 변환기의 구성에 있어서, 바이어스 전압발생회로(3A)에 의해 발생된 바이어스 전압(V)은, 제3도에 도시된 바와같이, 전류 미러회로의 동작설정 트랜지스터(TJ2)에 공통으로 공급된다. 따라서 바이어스 전압발생회로(3A)의 전원점(p0, p1, p2, …pn)에서의 전압이 D/A 변환기 사이에 배선저항치(R1)의 영향하에 미묘하게 변동한다면, 전류원그룹(3B)의 바이어스 전류(ib1, ib2, ibn)는 대응하여 변동함으로써 이들 전류는 서로 상위하게 된다. 전류원그룹의 바이어스 전류간의 편차는 D/A 변환기의 출력전류(i1, i2, …in)의 변동을 일으키며, 따라서 채널간 오차를 발생한다. 이것은 다수의 D/A 변환기가 공통 바이어스 회로에 의해 동작되는 다채널형의 D/A 변환기의 신뢰성을 저하시킨다.

본 발명의 목적은 바이어스 전류를 D/A 변환기에 공급하여 전원전압이 배선저항으로 인하여 미묘하게 변동할때라도 D/A 변환기의 출력간 채널 사이의 오차를 최소화하는 반도체 집적회로장치를 제공하는 것이다.

본 발명은 입력전압을 그의 반전 입력단에서 수신하여 게이트전압을 발생하는 연산증폭기 ; 게이트가 연산증폭기로부터 게이트전압을 수신하도록 접속되며, 드레인이 저항 및 연산증폭기의 비반전 입력단에 접속되어 있는 제1전계효과 트랜지스터 ; 게이트가 연산증폭기로부터 게이트전압을 수신하여 입력전압에 대응하는 전류를 발생하도록 접속되어 있는 적어도 하나의 제2전계효과 트랜지스터를 구비한 바이어스 발생회로 ; 바이어스 발생회로의 출력 전압에 응하여 동일 크기의 다수 전류를 발생하는 적어도 하나의 전류원그룹 및 ; 입력디지탈 값에 응하여 전류원그룹으로부터 그의 공통출력으로 전류를 선택적으로 출력하는 적어도 하나의 스위칭회로로 구성되는 반도체 집적회로장치를 제공한다.

제4도는 본 발명에 따른 제1반도체 집적회로장치의 원리를 설명하며, 제5도는 본 발명에 따른 제2반도체 집적회로장치의 원리를 설명한다.

제1반도체 집적회로장치는 크기(i)의 m전류를 각각 공급하는 n전류원그룹(11), m전류를 선택적으로 출력하는 선택신호(S1 내지 Sm)에 응하는 m스위치(12)를 각각 구비한 n전류선택 및 출력회로(A1 내지 An)와, 전류선택 및 출력회로(A1 내지 An)의 각각에 바이어스 전류(ib)를 제공하는 전류 바이어스 발생회로(13)로 구성된다. 2이상의 전류선택 및 출력회로(A1 및 An)는 단일 반도체 칩상에 형성된다. 전류 바이어스 발생회로(13)는 바이어스 전압(V)을 발생하는 외부 제어신호(SC)에 응하는 바이어스 전압발생회로(13A)와, 바이어스 전류(ib)을 발생하기 위하여 바이어스 전압(V)에 각각 응하는 트랜지스터(TT1, TT2, …TTn)로 구성된다.

제1반도체 집적회로장치에 따라서, 전류 바이어스 발생회로(13)는 바이어스 전압발생회로(13A) 및 동작 설명 트랜지스터(TT1 내지 TTn)로 구성되며, 전류선택 및 출력회로(A1 내지 An)에 바이어스 전류(ib)을 공급하기 위하여 제공되어 있다.

전류선택 및 출력회로(A1 내지 An)이 단일 반도체 칩위에 분산하여 배치되고 전류선택 및 출력회로(A1 내지 An)의 전원점에서 전압이 미묘하게 변동할지라도, 이것은 동일한 바이어스 전류(ib)로 공급될 수 있다. 이것은 동작설정 트랜지스터(T1 내지 Tn)가 전류 바이어스 발생회로(13)에 집중하여 부착되어서 공급 전압에 의하여 영향을 미치지 않기 때문이다. 그리하여, 전류 출력회로 각각은 어떠한 오차도 없이 전류선택 및 출력동작을 수행할 수 있다.

제1반도체 집적회로장치의 구성에 추가하여, 제2반도체 집적회로장치는 선택회로(S1-1 내지 Sm-n)를 출력하는 디지탈 데이트(DIN)에 응하는 데이타 변환기(14)와, 전류선택 및 출력회로(A1 내지 An)의 출력점에 접속된 부하저항(R1 내지 Rn)을 더욱 구비함으로써, 디지탈 데이타(DIN)에 대응하는 아날로그 전압(V1 내지 Vn)을 공급하게 된다.

제2반도체 집적회로장치에 따라서, 데이타 변환기(14)와 부하소자(R1-Rn)은 제1반도체 집적회로장치에 구비되고, 아날로그 전압(V1-Vn)이 디지탈 데이타(D/N)에 기초하여 출력된다. 채널사이의 오차가 최소화되는 전류출력형의 다-채널 D/A 변환기는 제1반도체 집적회로장치의 응용과 같이 구성될 수 있다. 그러므로, 다-채널 D/A 변환기의 신뢰도가 종래기술에 비하여 개선될 수 있다.

제6도 및 7도는 본 발명의 제1실시예에 따른 다채널 전류 출력회로의 장치를 설명한다.

제6도는 그 1채널 장치를 설명한다.

전류 출력회로(A1)는 전류원그룹(21A) 및 전류선택 스위칭회로(22A)로 구성된다. 전류원그룹(21A)은 전류원이 접속된 n-채널 MOS 트랜지스터(T20 및 T30)와 전류원이 전원장치에 접속된 P-채널 트랜지스터(T40, T51, …, T5m)를 형성하는 전류원 트랜지스터로 구성된 전류미러회로(21C)를 포함한다. 전류원그룹(21A)의 기능은, 예컨대, 신호 표시전압이 바이어스 전류(ib)에 응하여 4비트(m=15)로 구성되는 경우에 15전류(i)를 발생하는 것이다.

스위칭회로(22A)는 선택신호(S1 내지 Sm)에 응하여 전류(i)를 선택적으로 출력하고 n-채널 MOS 트랜지스터(T61, T62, …, T6m)로 구성된다.

전류 바이어스 발생회로(23)는 전류 바이어스 발생수단(13)의 일실시예이다. 이것은 외부설정 전압(VSC)에 응하여 바이어스 전류(ib)를 출력하며 바이어스 전압발생회로(23A) 및 동작설정 트랜지스터(TT1)로 구성된다. 외부설정 전압(VSC)는 외부 제어신호(SC)의 일실시예이다.

바이어스 전압발생회로(23A)는 연산증폭기(OP), 바이어스 발생 트랜지스터(T1) 및, 바이어스 저항(RB)으로 구성된다. 트랜지스터(T1)의 드레인과 저항(RB)은 변환 증폭기를 구성한다. 트랜지스터(T1)의 드레인과 저항(RB) 사이의 접합부는 출력으로써 기능을 하며, 그 출력은 연산증폭기(OP)의 비반전 입력과 결합된다. 연산증폭기(OP)의 출력측은 트랜지스터(T1)의 게이트에 접속된다. 그리하여, 연산증폭기, 트랜지스터(T1) 및 저항(RB)은 피이드 백 증폭기를 구성한다. 외부설정 전압(VSC)이 연산증폭기(OP)에 인가될때, 바이어스 저항(RB)의 단자 전압은 가상 접지에 의하여 결정된다. 이 단자 전압은 바이어스 발생 트랜지스터(T1)를 경유하여 T1의 게이트전압에 흐르는 전류를 결정한다. 이 게이트전압은 바이어스 전압(V)이며, 동작설정 트랜지스터(TT1)에 인가된다.

동작설정 트랜지스터(TT1)는 종래기술의 전류출력형 D/A 변환기의 전류원그룹(21A)에 제공된다. 반면에, 본 발명에서는 전류 바이어스 발생회로(23)에 제공된다.

트랜지스터(TT1)와 전류원그룹(21A)의 트랜지스터(T20) 사이의 배선이 길게되어 있을지라도(트랜지스터(T 및 TT1)가 동일 크기일때) 동일 전류(ib)가 트랜지스터(TT1와 T20)를 경유하여 흐른다. 그리하여, 트래지스터(20)는 공급전압에 의한 영향을 받지 않고 적절하게 바이어스된다.

그리하여, 다수의 전류-출력-형 D/A 변환기는 제8도 내지 제10도에 기술된 바와같이 단일 반도체 칩내에 형성되어서 텔레비젼 장치 또는 스테레오 장치에서 다중 신호를 복조하기에 적합한 다채널(D/A) 변환기의 전류선택 및 출력회로를 구성한다.

제7도는 본 발명의 제1실시예에 따른 n-채널 D/A 변환기, 즉 n-채널 전류선택 및 출력회로장치의 집적회로도이다.

n-채널 D/A 변환기 즉, n-채널전류 회로장치에는 단일 반도체 칩의 단일 전류 바이어스 발생회로(23)가 구비되는데, 이것은 n채널에 전류를 출력하는 다수의 전류선택 및 출력회로(A1 내지 An)에 공통이다.

여기서는 전류 바이어스 발생회로(23)와 같이 제6도의 회로(23)가 이용되며, 전류선택 및 출력회로(A1 내지 An)가 종래기술에서와 같이 반도체 칩위에 분산하여 배치된다. 그리하여, 공급점(p0, p1, p2, p3)에서의 전압은 전류 출력회로 사이의 배선저항(Rℓ)의 영향하에서 서로 미묘하게 차이가 있다. 전류 출력회로(A1 내지 An)에 전류 바이어스 발생회로(23)로부터의 바이어스 전류(ib)가 분리되어 공급된다. 이러한 점은 바이어스 전압(V)이 전류선택 및 출력회로(A1 내지 An)에 공급되는 종래기술과 명확한 차이점이다.

제1실시예에 따라서, 상기와 같이, 바이어스 전압발생회로(23A)와 동작설정 트랜지스터(TT1 내지 TTn)로 구성되는 전류 바이어스 발생회로(23)는 바이어스 전류(ib)를 전류선택 및 출력회로(A1 내지 An)에 공급하기에 적합하다.

전류 바이어스 발생회로(23)를 구성하는 소자들은 반도체 칩의 일부에 형성된다. 트랜지스터(TT1 내지 TTn)의 각각의 게이트에 배선되는 저항은 무시할 수 있다. 그리하여, 이 소자들은 동일조건에서 동작하고 그 안에 흐르는 전류는 ib와 동일하게 된다.

그러므로, 다수의 전류선택 및 출력회로(A1 내지 An)는 단일 반도체 칩위에 분산하여 배치되고 바이어스 전압발생회로(23A)와 출력회로(A1 내지 An)의 전원 공급점(p0, p1, p2, …pn)에서 공급전압이 미묘하게 어긋난 경우일지라도,동작설정 트랜지스터(TT1 내지 TTn)는 전류 바이어스 발생회로(23)에 집중하여 위치되기 때문에 공급전압에 의하여 영향을 받지 않는다.

종래기술과는 다르게, 동작 설명 트랜지스터(TT1 내지 TTn)가 전류선택 및 출력회로(A1 및 An)에 각각 배치된다는 점에서, 이것은 동일 바이어스 전류(ib)를 전원 공급점(p0, p1, p2, … pn)에서 공급전압에 독립적인 전류선택 및 출력회로(A1 내지 An)에 공급되도록 한다. 이것에 의하여, 전류선택 및 출력회로(A1 내지 An)가 어떠한 오차도 없이 그 전류설정 및 출력동작을 실행하는 것이 가능하다.

다음에, n-채널 D/A 변환기에 대한 제1n-채널 전류 출력회로장치를 기술한다.

제8도 및 제9도는 본 발명의 제2실시예에 따른 n-채널 D/A 변환기의 배치를 설명한다. 제8도는 그 1채널 구성을 설명한다.

제2실시예는 신호(SI 내지 Sn)를 선택하도록 디지탈 데이타(DIN)를 변환하는 데이타 변환수단(14)과, 전류선택 및 출력회로(A1)의 전류출력점에 접속된 부하저항(RL)은 제4도의 n-채널 전류 출력회로 장치에 추가되어서, 디지탈 데이타(DIN)를 아날로그 전압(Vo)으로 변환시킨다는 점에서, 제1실시예와 구별된다.

데이타 변환수단(14)는 디코더(24A)와 래치회로(25A)로 구성된다. 예컨대, 디코더(24A)는 4-비트 디지탈 입력데이타(DIN)에 응하여 그 15출력선중 하나가 1레벨로 되도록 한다.

래치회로(25A)는 클록신호(CLK)에 응하여 디코더(24A)의 15출력선의 출력상태를 유지하고 게이트 선택 데이타(Dg1, Dg2, …, Dg15)를 제공하여, 스위칭회로(22A)에 선택신호(S1 내지 Sn)로써 수행하게 한다.

부하저항(RL)은 스위칭회로(22A)의 출력에 접속되어 스위칭회로에 의하여 전류원그룹(21A)으로 선택적으로 유도된 전류에 대응하는 전압을 제공한다.

제2실시예에서, 제1실시예에서와 같이 동일 참조 문자에 의하여 표시된 부분은 동일기능을 가지며 그 기술은 생략하였다.

제9도는 본 발명의 제2실시예에 따른 n-채널 D/A 변환기의 배치를 설명한다.

n-채널 D/A 변환기는 상술된 바와같이, 단일 반도체 칩(27)상에 1전류 바이어스 발생회로(23) 및 n전류출력형 D/A 변환기(26A)를 배치하여 구성되어 있다.

전류 바이어스 발생회로(23)에는 각각 바이어스 전류(ib)를 운반하는 선(ℓ₁, ℓ₂, …)에 의하여 전류출력형 D/A 변환기(26A)가 접속되어 있다.

제10도는 본 발명의 제2실시예에 따른 n-채널 D/A 변환기의 집적회로도이다.

n-채널 D/A 변환기는 1전류 바이어스 발생회로(23)와 n전류 선택 및 출력회로(A1 내지 An)로 구성되며, 모두 단일 반도체 칩위에 형성되어 있다.

그 상세한 장치로 제6도 내지 9도에 도시되어 있으므로 그 기술은 생략한다.

변환기의 동작을 이하에 기술한다.

첫째, 바이어스 전류(ib)를 설정하도록 외부설정 전압(VSC)이 입력된다. 이에 따라서, 바이어스 전압(V)은 바이어스 전압발생회로(23A)에서 연산증폭기(OP), 바이어스 발생 트랜지스터(T1) 및 바이어스 저항(RB)을 경유하여 동작설정 트랜지스터(TT1 내지 TTn)에 인가된다. 그 결과로, 동작설정 트랜지스터(TT1 내지 TTn)는 온되어서 바이어스 전류(ib)가 트랜지스터(T11 내지 T1n)의 각각을 경유하여 흐른다. 바이어스 전류(ib)는 약 트랜지스터의 게이트에 인가된 바이어스 전압(V)에 따라 좌우된다. 이 전류는 n 전류선택 및 출력회로(A1 내지 An)의 n전류된 그룹(21A)의 각각에 인가된다. 바이어스 전류(ib)에 의하여 결정되는 전류는 전류원그룹(21A)의 각각을 경유하여 흐르며 전류의 소망 크기는 스위칭회로(22A)에 의하여 유도될 수 있다.

한편, 스위칭회로(22A)의 트랜지스터(T61, T62, …, T615)는 4-비트 입력데이타(DIN1, DIN2 및 DINn)에 의하여 디코더(24A)로 선택되어서 전류(i1, i2, …, in) 각각이 전류원그룹(21A)으로부터 흐르게 된다.

이에 따라서 전압강하가 각 부하저항기(RL1, RL2 및 RLn) 양단에서 일어나므로 아날로그 전압(V1 내지 Vn)은 채널(1 내지 n)로 각각 출력된다.

전압(Vn)은 Vn=(RLn의 저항치)×in로 표현된다.

본 발명의 제2실시예에 따라서, 상기된 바와같이, 디코더(24A), 래치회로(25A) 및 부하저항(RL1 내지 RLn)이 제1n-채널 전류 출력회로장치에 추가되어서 출력 아날로그 전압(V1 내지 Vn)을 출력하는데, 이것은 디지탈 데이타(DIN1 내지 DINn)에 각각 대응한다.

이러한 이유때문에 D/A 변환기 등의 전원 공급점(P1, P2, P3)에서 전압이 D/A 변환기 사이의 배선저항(Rℓ)의 영향으로 인하여 미묘하게 어긋난다고 할지라도, 전류원그룹(21A)에의 바이어스 전류(ib1, ib2…ibn)가 설정될 수 있고, ib1=ib2=4…ibn은 ib1…≠ibn인 종래기술과 다르다. 그리하여 동일 디지탈 데이타에 대한 D/A 변환기의 출력전류간의 편차는 최소화될 수 있다. 이것은 다채널 D/A 변환기의 신뢰성을 향상시키게 된다.

이상 기술된 바와같이, 본 발명에 따라서, 다수의 전류선택 및 출력회로의 전류원그룹에 대한 동작설정 트랜지스터는 전류 바이어스 발생회로에 집중하여 배치되어 그것에 전류를 공급한다. 그러므로, 전류선택 및 출력회로의 전원 공급점에서 공급전압이 미묘하게 어긋난다 할지라도, 전류선택 및 출력회로에는 동작설정 트랜지스터가 전압원의 영향하에 있지 않기 때문에 동일 바이어스 전류가 공급될 수 있다. 따라서 전류선택 및 출력회로가 어떠한 오차도 없이 그 전류설정 및 출력동작을 수행하는 것이 가능해진다.

더욱이, 본 발명에 따라서, 전류출력형 다-채널 D/A 변환기가 구비될 수 있어서 채널중의 변환편차가 최소화될 수 있다. 따라서, 다-채널 D/A 변환기의 신뢰도가 종래기술에 비하여 개선될 수 있다.

제11도는 본 발명의 또 다른 실시예의 구성을 보여준다. 전원은 디지탈 데이타(DIN1 내지 DINn)에 대응하여 구비된다. 이것은 전압(Vd1 내지 Vdn)을 발생한다. 전압(Vd1 내지 Vdn)이 오차 범위내에서 가변될 수 있어도, 전류 미러회로는 단자(PO)에 인가된 전압에만 좌우되고 각 채널을 경유하여 흐르는 전류는 동일하다. 그리하여, D/A 변환기를 구비함으로써 그 각각의 채널에서의 작은 변동범위가 있게 된다.

제12도는 제11도에 도시된 회로에서 3개의 채널에 대응하는 1칩에 제공되는 구성을 도시한다.

이 3개의 채널은 칼라이미지의 R, G 및 B에 대한 것이다. 또한 R에 대한 D/A 변환기(RS), G에 대한 D/A 변환기(GS) 및, B에 대한 D/A 변환기(BS)도 제공된다. 디지탈 회로(디코더회로 및 래치회로)는 각각의 D/A 변환기(RS, GS 및 BS)의 입력측위에 제공된다. 디지탈회로의 전원, 클록 및 접지는 각각 디지탈 VD단자(DVD), 클록단자(CLK) 및 디지탈 접지(DGND)에 접속된다. 디지탈 회로의 출력은 각각의 스위치를 제어한다. 바이어스 전압발생회로(23)도 또한 제12도에 도시된 바와같이 제공된다. 트랜지스터(T1)의 드레인은 연산증폭기(OP)의 비반전입력 및 단자(RZ)에 접속된다. 사용자는 칩 외부에 있는 저항(RB)를 제공하며 접지핀(GBD1)을 저항(RB)를 통해 단자(RZ)에 접속하고, 이에 의해 제11도에 도시된 바이어스 전압발생회로를 형성한다.

이러한 구성에 있어서, 트랜지스터(T1)을 통해 흐르는 전류에 비례하는 전류가 트랜지스터(TT1, TT2 및 TT3)를 통해 흐른다. 이러한 트랜지스터를 흐르는 전류는 이들의 동작조건이 동일할때 같게 된다. 그러므로, 이러한 전류가 흐르는 D/A 변환기(BS, GS 및 RS)는 동일 특성 변환을 실행한다. 다른 전압이 각각의 D/A 변환기의 전원단자 VD(R, G 및 B)에 가해지더라도(R, G 및 B에 대한) 전류출력(O)은(R, G 및 B에 대한) 각각의 채널 사이에서 변화되지 않는다.

Claims

단일 반도체 칩상에 형성되는 반도체 집적회로장치에 있어서, 게이트전압을 발생하는 발생수단(13A), 상기 발생수단(13A)으로부터 게이트전압을 수신하여 제1전류를 발생하기 위하여 접속된 게이트를 갖는 다수의 제1전계효과 트랜지스터(TT1, TT2, …TTn)를 구비한 바이어스 발생회로(13)와 ; 다수의 D/A 변환기를 포함하며, 각각의 D/A 변환기는 상기 다수의 전계효과 트랜지스터(TT1, TT2, …TTn)로부터 발생된 상기 제1전류에 응하여 다수의 제2전류를 발생하는 적어도 하나의 그룹의 전류원(11) 및 ; 입력 디지탈 값에 응하여 상기 전류원(11) 그룹으로부터 제2전류를 선택적으로 출력하는 적어도 하나의 스위칭회로(12)로 구성되어, 상기 스위칭회로(12)에 의해 출력된 전류가 공통출력으로서 공통으로 결합되는 것을 특징으로 하는 반도체 집적회로장치.
제1항에 있어서, 상기 스위칭회로의 상기 공통출력이 전류를 전압으로 변환하는 저항(RL)에 접속되어 있는 것을 특징으로 하는 반도체 집적회로장치.
제1항에 있어서, 상기 바이어스 발생회로(13), 상기 전류원그룹(11) 및 상기 스위칭회로(12)는 상기 단일 반도체 칩상에 형성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
제1항에 있어서, 상기 스위칭회로(12)는 상기 전류원그룹(11)에 있는 전류원과 동일한 수의 스위치를 가지고 있으며, 상기 스위치 각각은 상기 전류원의 각각의 것과 쌍을 형성하여, 상기 입력 디지탈 값의 최대치보다 1만큼 상기 쌍의 수가 적은 것을 특징으로 하는 반도체 집적회로장치.
제4항에 있어서, 상기 스위칭회로(12)에서 입력디지탈 값에 수가 대응하는 스위치는 동시에 온되는 것을 특징으로 하는 반도체 집적회로장치.
제1항에 있어서, 입력디지탈 데이타는 다수 비트의 입력데이타를 디코딩하여 얻어진 온 신호이며, 그의 수는 입력 디지탈 데이타와 대응하는 것을 특징으로 하는 반도체 집적회로장치.
제6항에 있어서, 입력디지탈 데이타가 ℓ비트를 가질때 상기 스위치의 수와 상기 전류원의 수는 각각 2마이너스 1의 ℓ번째 전원과 동일한 것을 특징으로 하는 반도체 집적회로장치.
제1항에 있어서, 상기 발생수단(13A)은 반전 입력단자에서 입력전압(VCS)을 수신하도록 접속된 연산증폭기(OP)로 구성되며, 상기 다수의 전계효과 트랜지스터(TT1, TT2, …Tn)는 입력전압에 대응하는 상기 제1전류를 발생하며, 상기 발생수단(13A)은 상기 연산증폭기(OP)로부터 게이트전압에 접속된 게이트와 저항(RB) 및 상기 연산증폭기(OP)의 비반전 입력단자에 접속된 드레인을 구비한 제2전계효과 트랜지스터(T1)를 더욱 포함하는 것을 특징으로 하는 반도체 집적회로장치.
제8항에 있어서, 상기 제2전계효과 트랜지스터(T1) 및 다수의 전계효과 트랜지스터(TT1, …TTN)는 전원에 접속된 전류원을 갖는 것을 특징으로 하는 반도체 집적회로장치.
제8항에 있어서, 상기 바이어스 발생회로(13), 상기 전류원그룹(11) 및 상기 스위칭회로(12)는 상기 단일 반도체 칩상에 형성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
제10항에 있어서, 상기 제1 및 제2전계효과 트랜지스터(T1) 및 상기 다수의 전계효과 트랜지스터(TT1, …TTn)는 상기 단일 반도체 칩상에 서로간에 접속되도록 형성되어 있는 것을 특징으로 하는 반도체 집적회로장치.
제1항에 있어서, 디지탈 데이타에 응하여 선택신호를 발생하는 데이타 변환수단 및, 상기 전류원그룹의 출력에 접속된 부하저항(RL)을 더욱 포함하여 디지탈 데이타가 아날로그 전압으로 변환되는 것을 특징으로 하는 반도체 집적회로장치.
단일 반도체 칩상에 형성되는 반도체 집적회로장치에 있어서, 각각이 선택신호에 응하여 상기 전류원으로부터 전류를 선택 출력하는 m개의 전류원과 m개의 스위치를 갖는 n개의 전류선택 및 출력회로(A1, …An) ; 및 상기 전류선택 및 출력회로(A1)의 각각에 바이어스 전류(ib)를 공급하는 전류 바이어스 발생수단(23)으로 구성되며, 상기 전류선택 및 출력회로(A1)는 단일 반도체 칩상에 형성되며, 상기 전류 바이어스 발생수단(23)은 외부제어신호(SC)에 응하여 바이어스 전압(V)을 발생하는 바이어스 전압 발생수단(23A) 및 상기 바이어스 전압(V)에 응하여 바이어스 전류(ib)를 발생하는 동작설정 트랜지스터(TT1, …TTn)로 구성되는 것을 특징으로 하는 반도체 집적회로장치.