KR0138029B1

KR0138029B1 - Ad 컨버터 및 그것을 사용한 자기기록재생장치(ad converter and magnetic recording/regenerating apparatus using thereof

Info

Publication number: KR0138029B1
Application number: KR1019940012242A
Authority: KR
Inventors: 쯔구요시 히로오까; 쇼이찌 미야자와; 류따로 호리따; 데루미 다까시; 아끼라 우라가미
Original assignee: 가나이 쯔또무; 가부시끼가이샤 히다찌세이사꾸쇼
Priority date: 1993-06-07
Filing date: 1994-06-01
Publication date: 1998-05-15
Also published as: US5557274A; US5745066A; KR950001715A

Abstract

아날로그신호를 디지탈신호롤 변환하는 AD컨버터와 그것을 사용한 자기기록재생장치에 관한 것으로써, 고속인 A/D변환을 실행하면서 저소비전력화를 도모하기 위해, AD컨버터의 비교기의 동작전류를 전환하는 전류제어회로와 재생주파수에 따른 변환속도의 지시를 받는 ADC제어회로를 갖고, 전류제어회로는 변환속도를 느리게 하는 지시를 받았을때 AD컨버터의 동작상태를 저소비전력상태로 한다.

이러한 것을 취하는 것에 의해, 고속인 AD컨버터와 저소비전력화가 도모된다.

Description

AD컨버터 및 그것을 사용한 자기기록재생장치

제 1 도는 본 발명의 제 1 의 실시예의 블럭도.

제 2 도는 자기기록매체의 기록/재생주파수의 구분을 도시한 설명도.

제 3 도는 AD컨버터의 블럭도.

제 4 도는 전류제어회로의 블럭도.

제 5 도는 전류제어회로의 다른 블럭도.

제 6 도는 본 발명의 제2실시예의 블럭도.

제 7 도는 제2의 시시예에 있어서의 AD컨버터의 블럭도.

제 8 도는 전류제어회로의 블럭도.

제 9 도는 AD컨버터 제어회로의 블럭도.

제 10 도는 AD컨버터의 데이타출력의 타이밍도.

제 11 도는 각 재생주파수에 있어서의 AD컨버터의 회로의 상태를 도시한 도면.

제 12 도는 각 재생주파수에 있어서의 AD컨버터의 전류제어회로의 동작을 도시한 도면.

제 13 도는 각 재생주파수에 있어서의 제어신호나 여러개의 AD컨버터의 동작상태를 도시한 도면.

본 발명은 아날로그신호를 디지탈신호로 변환하는 AD 컨버터와 그것을 사용한 자기기록재생장치에 관한 것이다.

고속인 AD컨버터(이하, ADC라 한다)는 등밀도기록(Constant Density Recording)방식을 채용하는 자기기록재생장치의 재생회로에 사용되는 경우가 있다. 이 방색의 자기기록재생장치에 사용되는 ADC는 주파수가 다른 데이타의 변환을 실행할 필요가 있다.

등밀도기록을 하는 것은 기록매체를 유효하게 활용하기 위해서이다. 이를 위해 일본국 특허공개공보 소화63-200306호에 개시되는 바와 같이 기록위치에 따라서 기록시 및 재생시의 주파수를 변경하는 방식이 있다. 일반적으로 이 방식에서는 바깥둘레의 자기기록밀도를 안둘레와 같은 정도까지 올리기 위해 바깥둘레의 데이타의 기록주파수가 높아진다.

또, ADC를 자기기록재생장치의 재생회로에 사용하는 예는 일본국 특허공개공보 평성2-182032호에 개시된다. (1,7)코드와 같은 RLL코드로 코드화된 2진데이타에 대응하는 기록매체상의 아날로그신호를 ADC로 변환해서 재생하는 것에 높은 자기기록밀도가 얻어지기 때문이다.

상기의 2개의 방식을 병용하면 대용량의 자기기록재생장치를 얻는 것이 기대된다.

일반적으로 2진데이타를 ADC로 변환해서 재생하기 위해서는 고속인 ADC가 필요하게 된다. 또, 자기디시크장치의 기록/재생시의 주파수를 변경하는 방식을 병용하면 바깥둘레의 데이타의 기록 주파수가 높아지므로 한층 고속인 ADC가 필요하다. 그러나, 고속인 ADC일수록 소비전력이 크기 때문에 고속인 ADC를 그대로 사용하면 소비전력이 커져 근래의 저소비전력화의 요구에 적합하지 않다.

변환속도의 변화에 따라서 ADC의 소비전력을 변경하는 기술로써는 예를들면 일본국 특허공개공보 소화62-204621호에 개시한 기술이 있다. 그러나, 이것은 저속인 적분방식의 ADC에 관한 것이다. 적분방식의 경우 적분시간이 바뀌면 변환레벨이 변경되는 문제가 있어, 그를 위한 대책이 목적이다. 그를 위해 적분기의 적분용량을 변경하는 것이나 적분용량에서 전하를 취하기 위한 정전류원의 전류값을 전환하는 것을 제안하고 있으며, 적분방식이 아닌 고속인 ADC에 관한 저전류화에 대해서는 기재되어 있지 않다.

그런데, 고속인 ADC를 실현하는 기술로써, ADC를 여러개 병렬로 동작시키는 방식이 있고, 일본국 특허공개공보 소화60-183819호, 일본국 특허공개공보 평성3-70213호, 일본국 특허공개공보 평성4-72919호에 이 기술이 기재되어 있다.

이중, 일본국 특허공개공보 소화60-183819호, 일본국 특허공개공보 평성4-72919호에 기재되어 있는 기술은 저소비전력화에 대해서는 기재되어 있지 않다. 또, 일본국 특허공개공보 평성 3-70213호에 기재되어 있는 기술에는 저소비전력화에 대해서는 사용하지 않는 ADC의 전원을 차단하는 것이 기술되어 있을 뿐이며 구체적인 실현방식에 대해서는 기재되어 있지 않다.

본 발명의 제1의 목적은 고속인 A/D 변환을 실현하면서 또한 저소비전력화를 도모한 ADC 및 그것을 사용한 자기기록재생장치를 제공하는 것이다.

본 발명의 제2의 목적은 여러개의 ADC를 갖는 ADC시스템에 있어서, 고속인 A/D변환을 실현하면서 저소비전력화를 도모한 ADC 시스템 및 그것을 사용한 자기기록재생장치를 제공하는 것이다.

본 발명은 상기 제1의 목적을 실현하기 위해서 입력된 아날로그신호를 기준전압과 비교하는 비교수단, 상기 비교수단의 동작속도는 ADC외부로 부터의 지시에 의해서 제어되는 동작시에 흐르는 동작 전류에 의해 결정되고, ADC는 아날로그신호를 디지탈신호로 변환하는 여러 속도중 어느것인가를 지시하는 지시수단, 상기 지시를 받아서 상기 동작전류를 해당속도에 따라서 제어하는 전류제어수단 및 비교결과에서 디지탈신호를 생성하는 신호생성수단을 포함하는 것으로 한 것이다.

또, 본 발명은 제2의 목적을 실현하기 위해서 입력된 아날로그신호를 디지탈신호로 변화되는 ADC를 m개(m≥2)갖는 ADC시스템에 있어서, 상기 ADC는 입력된 아날로그신호를 기준전압과 비교하는 비교수단, 상기 비교수단의 동작속도는 외부에서 제어되는 동작시에 흐르는 동작전류에 의해 결정되고, ADC 시스템은 아날로그신호를 디지탈신호로 변환하는 여러 속도중 어느것인가를 지시하는 지시를 받는 수취수단, 상기 m개의 ADC중에서 상기 지시에 따라서 n개(n≤m)의 ADC로 상기 아날로그신호를 시계열로 분배하는 분배수단, 상기 n개의 ADC가 출력하는 디지탈신호를 받아서 시계열로 출력하는 출력수단, 상기 지시를 받아서 상기 n개의 ADC 를 제외한 (m-n)개의 ADC의 상기 동작오류를 억제하는 ADC제어수단 및 비교결과에서 디지탈신호를 생성하는 신호생성수단을 포함하는 것으로 한 것이다.

상기 제 1 의 구성에 있어서, 변환속도를 크게 하는 경우에 상기 지시를 받아서 상기 전류제어수단은 ADC의 동작전류를 많이 흐르게 하도록 작동한다. 일반적으로 회로는 흐르는 전류가 많을수록 고속으로 동작하므로 이때의 ADC는 고속의 A/D 변환을 실행할 수 있다.

또, 변환속도를 작게 하는 경우에 상기 지시를 받아서 상기 전류제어수단은 ADC의 동작전류를 작은 값으로 설정한다. 이때 ADC의 동작전류가 작으므로 저소비전력으로 데이타의 재생을 실행할 수 있다.

또, 제 1의 구성에 의하면 재생주파수에 따라서 ADC의 동작을 변경한 자기기록재생장치가 가능하다. 이 장치는 ADC의 동작전류를 크게 하는 것에 의해서 고주파수의 데이타의 변환을 실현한다. 한편, 저주파수에서는 ADC 의 동작전류를 작게 하는것에 의해서 상기 자기기록재생장치의 소비전력의 저감을 가능하게 한다.

제2의 구성에 있어서, 변환속도를 크게 하는 경우에 상기 지시를 받아서 ADC제어수단은 동작상태의 ADC의 수를 증가시켜 입력 및 출력지를 동작중의 ADC에 시분할로 차례로 접속한다. 따라서, ADC시스템은 m개의 ADC를 갖고, 각 ADC가 주파수 f에서 동작할때 m X f의 주파수의 재생을 실행할 수 있다.

또, 변환속도를 작게 하는 경우에 상기 지시를 받아서 ADC제어수단은 저소비전력상태의 ADC의 수를 증가시킨다. 또, 입력 및 출력지를 전환하는 수단은 동작하고 있는 ADC사이에서만 시분할로 차례로 접속한다. 따라서, m 개의 ADC중 n개(1 ≤ n m)의 ADC만 동작시키고 이 n개의 각 ADC가 주파수 f에서 동작할때 ADC시스템은 n X f의 주파수의 재생을 실행할 수 있다. 이 경우 ADC 시스템은 동작중의 ADC의 수가 적게 될수록 저소비전력으로 데이타의 재생을 실행할 수 있다.

또, 제2의 구성에 의하면 재생주파수에 따라서 여러개의 ADC의 동작을 변경한 자기기록재생장치가 가능하다. 이 장치는 여러개의 ADC를 병렬로 동작시키는 것에 의해서 고주파수의 데이타 변환을 실현한다. 한편, 저주파수에서는 일부의 ADC의 동작을 정지하는 것에 의해 상기 자기기록재생장치의 소비전력의 저감을 가능하게 한다.

이하, 본 발명의 도면을 사용해서 설명한다.

우선, 제1의 목적을 달성하기 위한 실시예를 제1도∼제4도 및 제11도, 제12도를 사용해서 설명한다.

제1도는 본 발명을 사용한 자기기록재생장치의 블럭도이다.

본 자기기록재생장치(1)은 기록매체(2), 헤드(3), 리드/라이트 앰프(4), AGC(5), 신호처리회로(6), ADC(7), 데이타판별회로(8), 엔코더/디코더(9), HDC(10), I/F회로(11), 버퍼(12) 및 마이컴(13)을 갖는다. 상기 ADC(7)은 전류제어회로(14) 및 마이컴(13)으로 부터의 지시를 받아서 상기 전류제어회로(!4)를 제어하는 ADC 제어회로(수취수단) (15)를 내장한다.

제2도는 자기기록매체(2)의 기록/재생주파수의 구분예를 도시한 도면이다. 여기에서는 주파수에 의해서 3개의 구분으로 분리하는 것으로 한다. 바깥둘레에서 차례로 각 구분을 A, B, C로 하면 구분A는 주파수 f1에서, 구분 B는 주파수 f2에서, 구분 C는 주파수 f3에서 재생을 실행한다. 바깥둘레일수록 주파수는 높고, 예를들면

f 1 : f 2 : f 3 = 4 : 3 : 2 . . . . (1)

로 한다.

제3도는 상기 ADC(7)의 블럭도이다. 본 실시예에서 ADC(7)은 8비트병렬형 ADC로 한다. ADC(7)은 상기의 ADC제어회로(15), 저항열(16), 신호생성수단인 엔코더(17), 클럭생성회로(18), 스위치(19), OR(20) 및 256개의 비교기 (비교수단) (1001) ∼ (1256)으로 이루어진다. 비교기(비교수단) (1001) ∼ (1256)은 각각 전류제어회로 (2001) ∼ (2256)을 내장하고, 각 비교기가 갖는 차동증폭회로의 동작전류를 변경할 수 있다. 상기 256개의 전류제어회로 (2001) ∼ (2256) 이 제1도에 도시한 전류제어회로(14)에 해당한다. 전류제어회로 (2001) ∼ (2256)은 ACD제어회로(15)로 부터의 제어신호 a 1 ∼ a 4에 따라서 전류를 전환한다. 또, ADC제어회로(15)는 스위치(19)는 저향열(16)에 부여하는 전압을 VH에서 VL로 전환하고, OR(20)은 클럭을 고정한다. ADC제어회로(15)는 마이컴(13)에서 레지스터(21)에 라이트된 데이타를 인버터(22), (23) 및 AND (24 ∼ (27)을 사용해서 디코드하고, 상기 회로군으로의 제어신호 a 1 ∼ a 4를 생성한다. 또, 본 실시예에서는 재생주파수에 비례한 클럭이 ADC의 동작클럭으로써 신호처리회로(6)에서 입력된다.

제4도는 전류제어회로(2001)의 구성예이다. 상기 전류제어회로 (2001)은 정전압원(28), 스위치(29), 오퍼레이션앰프(30), 트랜지스터(31), 저항(32)로 이루어진다. ADC제어회로(15)로 부터의 제어신호에 의해서 스위치(29)가 동작하여 오퍼레이션앰프(30)의 입력에 정전압원에서 전압V (1) ∼ V(4) 중 어느것인가를 공급한다. 여기에서, V (1) V (2) V (3) V (4) = 0이고, 예를들면

V (1) : V (2) : V (3) = 4 : 3 :2 . . . (2)

로 한다. 또, 비교기 (1001)의 전체 전류는 커렌트미러에 의해서 상기 회로를 흐르는 전류I에 비례한 값으로 된다. 그런데, 동작전류I의 크기는 거의 다음식으로 부여된다.

I = V (k) / R k = 1∼4 . . . (3)

식(3)에서 알 수 있는 바와 같이 가장 높은 전압V (1)을 부여했을때 가장 많은 전류가 흐른다. 비교기 (1001)은 흐르는 전류가 많을수록 소고으로 동작하므로 전압V (1) 일때 가장 고속으로 동작한다. V (2) , V (3)으로 전압을 낮게 하면 전류가 감소하여 동작소도는 느려지고, V (4)에 접속했을때 거의 전류가 흐르지 않아 비교기는 기능하지 않는다. 비교기 (1002)∼(1256)의 전류제어회로 (2002)∼(2256)은 동일한 ㅏ구성으로 한다.

제11도에 각 재생주파수에 있어서의 ADC의 회로의 상태를 도시한다.

호스트컴퓨터에서 I/F회로 (11)에 라이트된 리드명령을 HDC(10)을 경유해서 마이컴(13)이 받는다. 마이컴(13)은 이것을 해석해서 자기기록매체 (2) 상의 리드위치를 구하고, 또 이 리드위치에 따라서 제2도의 구분 A∼C중 어느것인가와 그 구분에서의 재생주파수를 구한다.

재생주파수에 따라서 마이컴(13)은 다른 데이타를 ADC제어회로(15)의 레지스터에 라이트하고, 상기 데이타에 따라서 제11도에 도시한 바와 같이 ADC내의 회로가 동작한다. 본 도면과 제1도∼제4도를 사용해서 다음에 본 실시예의 동작을 설명한다.

우선, 구분A에 포함되는 데이타를 재생하느 경우에 대해서 설명한다. 마이컴(13)은 구분A의 데이타재생을 지시하는 레지스터 데이타「11」을 ADC제어회로(15)로 전송한다. ADC제어회로(15)는 상기 데이타를 디코드해서 제어신호 a1∼a4를 생성한다. 이 경우 제어신호 a1 = 1이고, a2 ∼a4 = 0으로 된다. 상기 제어신호에 따라 OR(20) 으로의 입력신호는 0으로 되고, 스위치(19)는 VH로, 스위치(29)는 V(1)로 전환된다. V(1)이 오퍼레이션앰프(30)에 입력되는 것에 의해 각 비교기의 전류값은 최대로 되어 가장 고속으로 동작한다.

이 결과 각 비교기는 재생주파수에 대응한 클럭이 입력되어 있는 엔코더(17)에 대응해서 동작하는 것이 가능하게 된다. ADC (7)은 고속으로 동작하게 되어 데이타의 재생이 가능하게 된다.

다음에 구분B에 포함되는 데이타를 재생하는 경우에 대해서 설명한다. 상기와 마찬가지로 ADC제어회로(15)는 제어신호 a1∼a4를 생성한다. 상기 제어신호에 의해서 OR(20) 으로의 입력신호는 0으로 되고, 스위치(19)는 VH에, 스위치(29)는 V(2)에 접속된다. 이때의 동작전류는 식(2), 식(3)에서 간단한 계산으로 알 수 있도록 구분A의 데이타재생시의 약 75%로 작게 되고, 그만큼 소비전력을 저감할 수 있고, 그만큼 비교기의 동작속도는 느려지지만 재생주파수도 느려지고 있으므로 충분하다. 이하, 마찬가지로 데이타가 재생된다.

다음에 구분C에 포함되는 데이타를 재생하는 경우 제11도에 도시한 바와 같이 스위치(29)는 V(3)에 접속되고, 그외는 상기와 동일하게 된다. 이때의 동작전류는 더욱 작아 최대전류의 50%정도로 되어 더욱 소비전력이 적어진다. 비교기의 동작소도도 느려지지만 ADC는 C의 재생주파수 f3보다 고속으로 동작하므로 문제는 없다.

마지막으로 재생을 실행하고 있지 않을 때에 대해서 설명한다.

제11도에 도시한 바와 같이, 스위치(29)가 V(4)에, 스위치(19)가 VL에 접속된다. 이때, 비교기 (1001)∼(1256) 및 저항열(16)을 흐르는 전류가 거의 0으로 된다. 동시에 OR(20)으로의 입력신호를 1로 하는 것에 의해 클럭도 고정되므로 소비전력이 매우 작아진다.

본 실시예에서는 비교기의 전류원의 바이어스전압을 전환하는 것에 의해서 전류의 크기를 변경하고, 그 전류의 변화에 의해서 재생주파수에 따른 비교기의 동작속도를 실현하고 있다. 이렇게 해서 고주파수에서의 데이타의 재생을 실현하는 한편 저주파수에서의 데이타의 재생을 저전류로 실행하여 소비전력을 억제할 수 있다.

다음에 전류제어회로를 상기 실시예와는 다른 구성의 회로를 사용한 실시예에 대해서 설명한다.

제 5 도에 전류제어회로 (2001)의 다른 구성예를 도시한다. 제5도에 도시한 회로는 여러개의 저항 (38) ∼ (40)을 준비한다. 제어신호 a 1 ∼ a 4는 데이타재생시에는 주파수에 따라서 스위치 (37)에 의해서 접속하는 저항을 전환한다. 여기에서,

R 1 : R 2 : R 3 = 3 : 4 : 6 . . . (4)

로 하고, 주파수가 높은 순으로 스위치(37)을 R1, R2, R3으로 전환하면 상술한 실시예와 같은 비율로 전류가 감소한다. 또, 비재생시에 제어신호는 스위치(34)를 off로 해서 전류의 경로를 차단하여 전류가 흐르지 않게 한다. 전류제어회로(2002) ∼ (2256) 도 각각 동일한 구성으로 한다.

제12도에 본 실시예를 사용했을때의 전류제어회로의 동작을 도시한다.

본 실시예는 제1의 실시예에 있어서의 바이어스전압전환의 기능을 저항의 전환과 전류경로차단에 의해서 실현하고 있는 것이 상술한 실시예와 다르다. 즉, 상술한 실시예에서는 재생시의 3종류의 주파수의 경우와 비재생시의 경우의 합계4종류이ㅡ 경우에 대해서 스위치(29)에 의해서 4종류의 바이어스전압을 전환하고 있었다. 한편, 본 실시예에서 재생시의 3종류의 주파수의 경우에는 스위치(37)에 의해서 3종류의 저항을 전환하고, 비재생시의 경우에는 스위치(34)에 의해서 전류경로를 차단한다. 본 실시예는 상기의 점을 제외한 제어신호의 생성, 그밖의 스위치등의 동작에서는 상기 실시예와 같다. 또, 본 실시예는 소비전력, 변환속도의 점에서 상기의 실시예와 같은 효과가 얻어진다.

상기 2개의 실시예에서는 병렬형의 ADC를 사용했지만 다른 방식의 ADC를 사용해도 관계없다. 또, 자기기록매체상의 기록구분이나 ADC의 전류전환수는 몇개라도 좋다.

다음에 본 발명의 제2의 목적을 달성하기 위한 실시예를 제2도, 제6도∼제10도 및 제13도를 사용해서 설명한다.

제6도는 ADC(41)을 빼면 제1도와 동일하다. ADC(41)은 ADC(42)∼(45), AGc(5)의 출력을 상기 ADC(42)∼(45)의 입력에 접속하는 스위치(분배수단) (46), ADC(42) ∼(45)의 출력을 데이타판별회로(8)의 입력에 접속하는 스위치(출력수단) (47), 마이컴(13)으로 부터의 지시를 받아서 ADC(42)∼(45) 및 스위치(46), 스위치(47)을 제어하는 ADC제어회로(48)로 구성된다. ADC(42)∼(45)는 각각 저소비전력화회로(49)∼(52)를 내장한다. ADC제어회로 (48)은 재생주파수에 따라서 4개의 ADC (42)∼(45)중 n개 (0 ≤n ≤ 4)의 ADC를 동작시키고, 그밖의 ADC를 저소비전력상태로 한다. ADC제어회로(48)은 동작상태에 있는 ADC를 스위치(46), (47)로 순차로 접속해서 데이타의 수수를 실행하여 A/D변환을 실행한다. 또, 자기기록매체(2)의 주파수구분은 제2도에 도시한 것과 동일한 것으로 한다.

제7도는 ADC(42)의 내부블럭도이다. 여기에서 ADC(42)는 8비트병렬형ADC로 한다. ADC(42)는 저항열(53), 엔코더(54), 샘플/홀드앰프(55), 스위치(56), 256개의 비교기 (3001)∼(3256)을 내장한다. 샘플/홀드앰프(55)는 전류제어회로(57)을, 비교기 (3001)∼(3256)은 (4001)∼(4256)을 각각 내장하고, 이 회로에 의해서 동작전류를 거의 0으로 할 수 있다. 스위치(56), 전류제어회로(57), (4001)∼(4256)은 제6도의 ㅡ저소비전력화회로(49)에 해당하고, ADC(42)의 저소비전력화를 실현하는 회로이다. 이 회로는 후술하는 ADC제어회로(48)로 부터의 저소비전력화 지시신호b1에 따라서 동작한다. 스위치(56)은 저항열(53)에 부여하는 전압을 전환해서 저항열을 흐르는 전류를 삭감하고, 전류제어회로(57), (4001)∼(4256)은 내부의 바이어스전압을 전환해서 샘플/홀드앰프 (55), 비교기 (3001) ∼ (3256)의 전류를 변경한다.

ADC (43) ∼ (45) 도 ADC(42)와 동일한 구성으로 한다.

제8도는 전류제어회로(4001)의 구성예를 도시한 도면이다. 상기 회로는 정전압원(58), 스위치(59), 오퍼레이션앰프(60), 트랜지스터(61), 저항(62)로 이루어지고, 비교기 (3001)의 동작전류를 온/오프하는 기능을 갖는다. ADC제어회로(48)로부터의 제어신호에 따라 스위치가 전환되고, 오퍼레이션앰프(60)의 입력이 전압V (2) = 0을 접속했을때에는 전류가 거의 0으로 된다. 전류제어회로 (57), (4002) ∼ (4256)도 전류제어회로 (4001)과 동일한 구성이다. 단, 전류제어회로(57)의 전압값 및 저항값은 전류제어회로(4001) ∼ (4256)의 값과는 반드시 일치하는 것은 아니다.

제9도는 ADC제어회로(48)의 내부블럭도이다. 상기 회로는 마이컴(13)으로부터의 데이타를 래치하는 레지스터(63), 상기 데이타를 기본으로 ADC (42)∼(45)로이ㅡ 저소비전력화 지시신호 b1 ∼ b3 및 카운터(65)의 제어신호를 생성하는 디코더(64), 스위치(46), (47)을 전환하기 위해 그 순서를 계산하는 카운터(65), 카운터의 값에서 스위치(46)의 제어신호 c 1 ∼ c 4를 생성하는 디코더(66), 스위치(46)의 제어신호를 ADC의 변환시간만큼 지연시켜서 스위치(47)의 제어신호 d 1 ∼ d 4를 생성하는 지연회로 (67), 신호처리회로 (6)의 클럭에서 ADC (42) ∼ (45)나 카운터 (65)나 지연회로(67)의 동작클럭을 생성하는 클럭생성회로 (68)로 구성된다.

제13도에 각 재생주파수에 있어서의 제어신호나 ADC의 동작회로를 도시한다. ADC시스템은 재생주파수가 높을수록 많은 ADC를 병렬로 동작시켜서 고속의 변환을 실행하고, 비재생시에는 모든 AADC를 저소비전력상태로 한다. 스위치(46), (47)은 제어신호 c 1 ∼ c 4, d1 ∼ d4에 의해서 동작하고 있는 ADC간에서 순차로 전환된다.

제10도에 각 구분에서의 ADC의 데이타출력의 상태를 도시한다. 구분A에서는 마이컴(13)이 레지스터데이타로써 「11」을 라이트한다. 4개의 ADC (42) ∼ (45)가 병렬로 동작하여 고속의 주파수에 대응한 출력결과가 얻어진다. 구분B, C에서는 저속의 변환으로 좋으므로 동작하는 ADC가 감소된다.

제 2 도, 제 6 도∼제 10 도 및 제 13 도를 사용해서 다음에 본 실시예의 동작을 설명한다.

마이컴(13)이 호스트로 부터의 리드명령에 따라서 자기기록매체(2)상의 재생위치, 재생주파수를 구할때까지는 제1의 실시예와 동일하다.

우선, 구분A에 포함되는 데이타를 재생하는 경우에 대해서 설명한다. ADC제어회로(48)이 마이컴(13)으로 부터의 데이타를 받으면 내부의 디코더(64)가 저소비전력ㅅ화지시신호 b 1∼b 3 및 카운터(65)의 제어신호 b 1∼b 4를 생성한다. 이 경우 b 1 = b 2 = b 3 = 1이므로 ADC (42) ∼ (45)는 전부 통상의 동작을 실행한다. 또, ADC제어회로(48)은 초기상태에서는 제어신호 c1, d1 = 1로 하고, 스위치(46), (47) 모두 ADC (42)에 접속해둔다. 그후, 자기기록매체(2)에서 헤드(3)을 통해서 리드/라이트앰프(4)에 의해 데이타가 리드된다. 그리고, AGC(5)에서 스위치(46)을 통해서 ADC($2)에 데이터가 입력되면 ADC(42)의 샘플/홀드앰프(42)가 데이타를 샘플링, 홀드한다. 한편, ADC제어회로(48)의 카운터(65)는 카운트동작을 실행하고, 다음의 타이밍에서는 디코더(66)이ㅣ 출력하는 제어신호 c 2 = 1로 되고, 제어신호 c 1 ∼ c 4가 스위치(46)을 ADC(43)에 접속하도록 전환한다. 이하, 마찬가지로 제어신호 c 1 ∼ c 4가 스위치 (46)을 순차 ADC (44), ADC (45), ADC(42), ADC(43), . . . 으로 전환해간다. 한편, 스위치(47)은 스위치(46)의 제어신호 c 1 ∼ c 4를 지연회로(67)에서 ADC (42) ∼ (45) 의 변환시간만큼 지연시킨 제어신호 d 1 ∼ d 4에 의해서 마찬가지로 전환되어간다. 이렇게 해서 제어신호 c 1 ∼ c 4, d 1 ∼ d 4가 ADC4개를 병렬로 동작시켜 스위치를 전환해서 데이타의 수수를 실행한다. 이 결과, 제10도에 도시한 바와 같이 ADC전체로써는 1개의 ADC의 4배의 변환속도를 달성할 수 있다.

다음에 구분B에 포함되는 데이타를 재생하는 경우에 대해서 설명한다. 상기와 마찬가지로 ADC제어회로(48)이 마이컴(13)으로부터의 지시신호를 디코드하여 제어신호 b 1 ∼ b 3을 생성한다. 이 경우 b 1 = b 2 = 1, b 3 = 0이므로 ADC (42) ∼ (44)는 통상 동작하지만 ADC (45)는 저소비전력상태로 된다. 즉, ADC (45)는 저소비전력화회로 (52)에 의해서 동작클럭이 고정되고, 전류원의 바이어스전압이 저전압 (=OV)로 된다. 한편, 스위치(46)은 초기상태에서 ADC (42)에 접속해두고, 데이타마다 제어신호 c 1 ∼ c 3에 의해서 ADC (45)를 제외한 ADC (42) ∼ (44)를 전환해간다. 저소비전력상태에 있는 ADC (45)에 스위치(46)을 접속하도록 지시하는 제어신호 c4는 0 고정이다. 스위치(47)은 전환타이밍을 스위치(46)보다도 ADC의 변환시간만큼 지연시켜서 동일한 동작을 실행한다. 이렇게 해서 제10도 (2)에 도시한 바와 같이 3 X f ADC의 주파수에서 데이타의 재생을 실행한다. 이때, ADC제어회로(48)은 ADC(45)를 저소비전력상태로 하고 있으므로 그만큼 소비전력은 감소하고, ADC(41)전체의 소비전력은 약 75%로 된다.

다음에 구분C에 포함되는 데이타를 재생하는 경우에 대해서 설명한다. 상기와 마찬가지로 마이컴(13)으로 부터의 지시신호에 따라 ADC제어회로(48)은 제어신호 b 1 ∼ b 3을 생성한다. 이 경우 b 1 = 1, b 2 = b 3 = 0이다. 따라서, ADC(42), (43)이 통상동작이고, ADC(44), (45)는 저소비전력화회로 (51), (52)에 의해서 저소비전력상태로 된다. 한편, 스위치 (46), (47)은 ADC (42)와 (43)을 교대로 전환해서 접속하고, 이때 제어신호c, d3, d4는 0고정이다. 이렇게해서 ADC시스템(41)은 2 X f ADC의 주파수에서 데이타의 재생을 실행하고, 이때의 소비전력은 구분A의 재생의 경우의 50%정도로 된다.

마지막에 재생을 실행하고 있지 않을때에는 마이컴(13)으로 부터의 지시신호에 따라 ADC제어회로 (48)은 b 1 = b 2 = b 3 = 0 으로 하고, ADC(42) ∼ (45)의 전부를 저소비전력상태로 한다.

본 실시예에서는 4개의 ADC, 2개의 스위치, 각 ADC내장의 저소비전력화회로 및 ADC 제어회로를 마련하는 것에 의해서 주파수가 다른 데이타의 재생에 적응한 자기기록재생장치 내장의 ADC를 제공하고 있다. 특히, 여러개의 ADC를 시분할로 동작시키는 것에 의해 고주파수에서의 데이타의 재생을 실현할 수 있고, 저저파수에서의 데이타 재생시에 일부의 ADC의 동작을 정지하는 것에 의해 소비전력의 저감을 실행할 수 있다.

상기의 실시예에 있어서는 4개의 ADC를 사용하고 있지만, 몇개라도 좋고, 자기기록매체상의 기록구분도 몇개라도 관계없다. 또, 저소비전력화의 방법으로써 전원을 차단하는 방법이라도 좋고, 클럭의 정지 또는 전류제어회로의 삭감중 하나의 방법만을 이요해도 관계없다. 또, 본 실시예에서는 병렬형의 ADC를 사용했지만 다른 방식의 ADC를 사용해도 관계없다.

또, 제 1의 실시예 및 제2의 실시예를 합친 실시예라도 관계없다.

일반적으로 가장 바깥둘레의 주파수는 가장 안둘레의 주파수의 2배정도이므로, 본 발명의 어느 구성을 사용해도 재생시의 ADC의 소비전력을 약25%저감할 수 있다.

Claims

입력된 아날로그신호를 기준전압과 비교하는 비교수단,

아날로그신호를 디지탈신호로 변환하는 여러 속도중 어느것인가를 지시하는 지시수단,

상기 지시를 받아서 동작전류를 해당속도에 따라서 제어하는 전류제어수단 및

비교결과에서 디지탈신호를 생성하는 신호생성수단을 포함하며,

상기 비교수단의 동작속도는 외부에서 제어되는 동작시에 흐르는 동작전류에 의해 결정되는 것을 특징으로 하는 AD컨버터.
제 1 항에 있어서,

상기 비교수단은 차동증폭회로를 갖고,

상기 동작전류는 상기 차동증폭회로에 흐르는 동작전류인 것을 특징으로 하는 AD컨버터.
입력된 아날로그신호를 디지탈신호로 변환하는 AD컨버터를 m개 (m ≥ 2) 갖는 AD 컨버터시스템에 있어서,

상기 AD컨버터의 각각은 입력된 아날로그신호를 기준전압과 비교하는 비교수단,

아날로그신호를 디지탈신호로 변환하는 여러 속도중 어느것인가를 지시하는 지시수단,

상기 m개의 AD컨버터중에서 상기 지시에 따라서 n 개 (n ≤ m)의 AD컨버터로 상기 아날로그신호를 시계열로 분배하는 분배수단,

상기 n개의 AD컨버터가 출력하는 디지탈신호를 받아서 시계열로 출력하는 출력수단,

상기 지시를 받아서 상기 n개의 AD컨버터를 제외한 (m - n)개의 AD컨버터의 동작전류를 억제하는 AD 컨버터 제어수단 및

비교결과에서 디지탈신호를 생성하는 신호생성수단을 포함하며,

상기 비교수단의 동작속도는 외부에서 제어되는 동작시에 흐르는 동작전류에 의해 결정되는 것을 특징으로 하는 AD컨버터시스템.
기록매체상의 재생위치에 의해 다른 주파수에서 재새을 실행하며, 또한 기록매체에서 리드한 아날로그신호를 AD컨버터에 의해 디지탈신호로 변환하는 재생장치에 있어서,

상기 AD컨버터는 입력된 아날로그신호를 기준전압과 비교하는 비교수단,

재생시의 상기 주파수에 따른 아날로그신호를 디지탈신호로 변환하는 여러 속도중 어느것인가를 지시하는 지시수단,

상기 지시를 받아서 동작전류를 해당 속도에 따라서 제어하는 전류제어수단 및

비교결과에서 디지탈신호를 생성하는 신호생성수단을 포함하며,

상기 비교수단의 동작속도는 외부에서 제어되는 동작시에 흐르는 동작전류에 의해 결정되는 것을 특징으로 하는 재생장치.
기록매체상의 재생위치에 의해 다른 주파수에서 재생을 실행하며, 또한 기록매체에서 리드한 아날로그신호를 m개 (m ≥ 2)의 AD컨버터에 의해 디지탈신호로 변환하는 재생장치에 있어서,

상기 AD 컨버터는 입력된 아날로그신호를 기준전압고 비교하는 비교수단,

아날로그신호를 디지탈신호로 변환하는 여러 속도중 어느것인가를 지시하는 지시수단,

상기 m개의 AD컨버터중에서 상기 지시에 따라서 n개 (n ≤ m)의 AD컨버터로 상기 아날로그신호를 시계열로 분배하는 분배수단,

상기 n개의 AD컨버터가 출력하는 디지탈신호를 받아서 시계열로 출력하느 출력수단,

상기 지시를 받아서 상기 n개의 AD컨버터를 제외한 (m - n)개의 AD컨버터의 동작전류를 억제하는 AD컨버터제어수단 및

비교결과에서 디지탈신호를 생성하는 신호생성수단을 포함하며,

상기 비교수단의 동작속도는 외부에서 제외되는 동작시에 흐르는 동작전류에 의해 결정되는 것을 특징으로 하는 재생장치
제 4 항에 있어서,

상기 비교수단은 차동증폭회로를 갖고,

상기 동작전류는 상기 차동증폭회로에 흐르는 동작전류인 것을 특징으로 하는 재생장치.
제 5 항에 있어서,

상기 비교수단은 차동증폭회로를 갖고,

상기 동작전류는 상기 차동증폭회로에 흐르는 동작전류인 것을 특징으로 하는 재생장치.