JPS62265809A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPS62265809A JPS62265809A JP61109812A JP10981286A JPS62265809A JP S62265809 A JPS62265809 A JP S62265809A JP 61109812 A JP61109812 A JP 61109812A JP 10981286 A JP10981286 A JP 10981286A JP S62265809 A JPS62265809 A JP S62265809A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- potential
- 16vcc
- common terminal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Voltage And Current In General (AREA)
- Analogue/Digital Conversion (AREA)
- Attenuators (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は基準電圧発生回路に関し、特に抵抗分割により
基準電圧を得る基準電圧発生回路に関する。
基準電圧を得る基準電圧発生回路に関する。
一般に電子装置などにおいてはセンサーや各種回路から
出力された電圧レベルを基準電圧と比較して、この一致
信号をもとに各種の副脚信号を形成する回路が広く用い
られている。
出力された電圧レベルを基準電圧と比較して、この一致
信号をもとに各種の副脚信号を形成する回路が広く用い
られている。
この種の基準電圧発生回路として、例えば分解能４ピツ
ｔ” （Ｄｏ 、 Ｄ＋ 、 Ｄ２ 、 Ｄ３ ）の場
合には、第６図に示す回路が広く使用されている。ここ
に電源電圧Ｖ ＣＣとアースの間には２４明の抵抗値Ｒ
の抵抗素子の直列接続から成る抵抗列５２を挿入し、前
記抵抗素子の（２４−１）個の接続点において電源電圧
ｙ ｃｃをスケーリングしている。
ｔ” （Ｄｏ 、 Ｄ＋ 、 Ｄ２ 、 Ｄ３ ）の場
合には、第６図に示す回路が広く使用されている。ここ
に電源電圧Ｖ ＣＣとアースの間には２４明の抵抗値Ｒ
の抵抗素子の直列接続から成る抵抗列５２を挿入し、前
記抵抗素子の（２４−１）個の接続点において電源電圧
ｙ ｃｃをスケーリングしている。
更に第７図に示すように前記（２’−４）個の接続点は
、（２”’−２）個のデコーダを兼ねたスイッチツリー
デコーダ構造のセレクタ回路５１に接続されている。前
記セレクタ回路にデジタル信号（Ｄ、、Ｄ、、Ｄ２．Ｄ
３）を入力して、任意の基準電圧Ｖ ｒ ｅ ｒを発生
していた。
、（２”’−２）個のデコーダを兼ねたスイッチツリー
デコーダ構造のセレクタ回路５１に接続されている。前
記セレクタ回路にデジタル信号（Ｄ、、Ｄ、、Ｄ２．Ｄ
３）を入力して、任意の基準電圧Ｖ ｒ ｅ ｒを発生
していた。
しかしながら上述した従来の基準電圧発生回路では、セ
レクタ回路がスイッチツリー構造のため例えば第７図の
場合には（２”’−２＞個のアナログスイッチが、一般
にＮビットの場合には（２”’−２）個のアナログスイ
ッチが必要となるので、これを１チツプ上に集積化する
には大きな面積を必要とするという欠点がある。
レクタ回路がスイッチツリー構造のため例えば第７図の
場合には（２”’−２＞個のアナログスイッチが、一般
にＮビットの場合には（２”’−２）個のアナログスイ
ッチが必要となるので、これを１チツプ上に集積化する
には大きな面積を必要とするという欠点がある。
更にＮビットの場合にはＮ個のスイッチを直列に通るこ
とによりセトリングタイムが悪くなるという欠点もある
。
とによりセトリングタイムが悪くなるという欠点もある
。
本発明の基準電圧発生回路は、抵抗値Ｒの抵抗素子をｎ
本直列接続した抵抗列と、抵抗値ｎＲの高抵抗素子と、
前記抵抗列の一端を第１の電源または第２の電源に接続
する第１のスイッチ手段と、前記高抵抗素子の一端を前
記第１の電源または前記第２の電源に接続する第２のス
イッチ手段とを有し、前記抵抗列の他端と前記高抵抗素
子の他端とを直列に接続して構成される。
本直列接続した抵抗列と、抵抗値ｎＲの高抵抗素子と、
前記抵抗列の一端を第１の電源または第２の電源に接続
する第１のスイッチ手段と、前記高抵抗素子の一端を前
記第１の電源または前記第２の電源に接続する第２のス
イッチ手段とを有し、前記抵抗列の他端と前記高抵抗素
子の他端とを直列に接続して構成される。
次に、本発明について図面を用いて説明する。
第１図は本発明による基準電圧発生回路の第一の実施例
を示す回路図である。同図において抵抗列１は抵抗値Ｒ
の抵抗素子２を８本直列に接続している。前記抵抗列１
の一端は、抵抗値８Ｒの高抵抗素子３の一端と直列に接
続する。前記抵抗列１の他の一端は、第１の２点スイッ
チ４の共通端子に接続する。前記第１の２点スイッチの
２個の接点は各々電源電圧Ｖ ｃｃとアースに接続する
。前記高抵抗素子３の他の一端は第２の２点スイッチ５
の共通端子に接続する。前記第２の２点スイッチ５の２
個の接点は、各々電源電圧Ｖｃｃとアースに接続する。
を示す回路図である。同図において抵抗列１は抵抗値Ｒ
の抵抗素子２を８本直列に接続している。前記抵抗列１
の一端は、抵抗値８Ｒの高抵抗素子３の一端と直列に接
続する。前記抵抗列１の他の一端は、第１の２点スイッ
チ４の共通端子に接続する。前記第１の２点スイッチの
２個の接点は各々電源電圧Ｖ ｃｃとアースに接続する
。前記高抵抗素子３の他の一端は第２の２点スイッチ５
の共通端子に接続する。前記第２の２点スイッチ５の２
個の接点は、各々電源電圧Ｖｃｃとアースに接続する。
セレクタ回路６は、前記抵抗素子２の相互の接続点Ｐ１
．Ｐ２．・・・・・・Ｐ７および前記抵抗列１と前記高
抵抗素子３の接続点ｐａを入力し、デジタル信号Ｄｏ、
Ｄ、、Ｄ２により前記接続点Ｐ、、Ｐ２．・・・・・・
Ｐ８のうちの１つを選択して基準電圧Ｖ ｒ ｅ ｒを
導出する。
．Ｐ２．・・・・・・Ｐ７および前記抵抗列１と前記高
抵抗素子３の接続点ｐａを入力し、デジタル信号Ｄｏ、
Ｄ、、Ｄ２により前記接続点Ｐ、、Ｐ２．・・・・・・
Ｐ８のうちの１つを選択して基準電圧Ｖ ｒ ｅ ｒを
導出する。
次に本実施例の基準電圧発生回路の動作について説明す
る。まず、前記第１の２点スイッチ４の共通端子を電源
電圧Ｖ。Ｃに、前記第２の２点スイッチ５の共通端子を
アースに接続した場合には、第２図に示すように電源電
圧ＶＣｃの抵抗分割によって、接続点Ｐ１の電位は１５
／ １６ Ｖ ｃＣに、接続点Ｐ２の電位は１４／１
６ＶｃＣに、接続点Ｐ３の電位は１３／１６Ｖｃｃに、
接続点Ｐ４の電位は１ ’２ ／ １６ ｖｃｃに、接
続点Ｐ５の電位は１１／１６Ｖｃｅに、接続点Ｐ６の電
位は１０／′１６ＶＣＣに、接続点Ｐ７の電位は９／１
６Ｖｃｃに、接続点Ｐ８の電位は８／１６Ｖｃｃにそれ
ぞれなる。また前記第１の２点スイッチ４の共通端子を
アースに、前記第２の２点スイッチ５の共通端子を電源
電圧Ｖｃｃに接続した場合には、第３図に示すように電
源電圧Ｖ。Ｃの抵抗分割によって、接続点Ｐ１の電位は
１／１６Ｖ。、に、接続点Ｐ２の電位は２／１６Ｖ ｃ
ｃに、接続点Ｐ３の電位は３／１６Ｖ、、に、接続点Ｐ
４の電位は４／１６Ｖ、ｃに、接続点Ｐ５の電位は５／
１６Ｖ、。に、接続点Ｐ６の電位は６／１６ｖＣｃに、
接続点Ｐ７の電位は７／１６Ｖｃ、に、接続点Ｐ８の電
位は８／１６Ｖｃｃにそれぞれなる。
る。まず、前記第１の２点スイッチ４の共通端子を電源
電圧Ｖ。Ｃに、前記第２の２点スイッチ５の共通端子を
アースに接続した場合には、第２図に示すように電源電
圧ＶＣｃの抵抗分割によって、接続点Ｐ１の電位は１５
／ １６ Ｖ ｃＣに、接続点Ｐ２の電位は１４／１
６ＶｃＣに、接続点Ｐ３の電位は１３／１６Ｖｃｃに、
接続点Ｐ４の電位は１ ’２ ／ １６ ｖｃｃに、接
続点Ｐ５の電位は１１／１６Ｖｃｅに、接続点Ｐ６の電
位は１０／′１６ＶＣＣに、接続点Ｐ７の電位は９／１
６Ｖｃｃに、接続点Ｐ８の電位は８／１６Ｖｃｃにそれ
ぞれなる。また前記第１の２点スイッチ４の共通端子を
アースに、前記第２の２点スイッチ５の共通端子を電源
電圧Ｖｃｃに接続した場合には、第３図に示すように電
源電圧Ｖ。Ｃの抵抗分割によって、接続点Ｐ１の電位は
１／１６Ｖ。、に、接続点Ｐ２の電位は２／１６Ｖ ｃ
ｃに、接続点Ｐ３の電位は３／１６Ｖ、、に、接続点Ｐ
４の電位は４／１６Ｖ、ｃに、接続点Ｐ５の電位は５／
１６Ｖ、。に、接続点Ｐ６の電位は６／１６ｖＣｃに、
接続点Ｐ７の電位は７／１６Ｖｃ、に、接続点Ｐ８の電
位は８／１６Ｖｃｃにそれぞれなる。
これらの電圧をセレクタ回路６のデジタル入力Ｄｏ 、
Ｄ １．Ｄ２に従って選択し、Ｖ ｒ ｅ ｆとして４
ビツトの基準電圧１／１６Ｖｃｃ、２／１６Ｖｃｃ。
Ｄ １．Ｄ２に従って選択し、Ｖ ｒ ｅ ｆとして４
ビツトの基準電圧１／１６Ｖｃｃ、２／１６Ｖｃｃ。
・・・・・・、１６／１５Ｖｃｃのなかの一つを発生さ
せることができる。なお第４図にセレクタ回路６の回路
図を示す。同図においてセレクタ回路６は前述した公知
のスイッチツリーデコーダ構造の３ビツトセレクタであ
る。このように３ビツトのセレクタを使用して分解能４
ビツトの基準電圧を得ることができる。
せることができる。なお第４図にセレクタ回路６の回路
図を示す。同図においてセレクタ回路６は前述した公知
のスイッチツリーデコーダ構造の３ビツトセレクタであ
る。このように３ビツトのセレクタを使用して分解能４
ビツトの基準電圧を得ることができる。
第５図は本発明の第二の実施例を示す回路図である。同
図において抵抗列１１のなかの第一の素子の抵抗値をＲ
／２、高抵抗素子の抵抗値を８・Ｒ／２とすればＶ ｒ
ｅ ｒとして０．５／１６Ｖｏｃ、 １゜５／１６
Ｖｃｃ、 、、、・１５．５／ １６ Ｖ、、を発生さ
せることができる。なおセレクタ回路１６は前述のセレ
クタ６とまったく同様に構成すればよい。
図において抵抗列１１のなかの第一の素子の抵抗値をＲ
／２、高抵抗素子の抵抗値を８・Ｒ／２とすればＶ ｒ
ｅ ｒとして０．５／１６Ｖｏｃ、 １゜５／１６
Ｖｃｃ、 、、、・１５．５／ １６ Ｖ、、を発生さ
せることができる。なおセレクタ回路１６は前述のセレ
クタ６とまったく同様に構成すればよい。
以上詳細に説明した様に、本発明の基準電圧発生回路に
よれば、例えば４ビツトのセレクタ回路を３ビツトのセ
レクタ回路にすることができ、また抵抗素子の数も半減
し、さらにセレクタ回路へのデジタル入力信号線も１本
少なくなるので、集積回路化した場合などはチップの面
積を小さくすることができる。
よれば、例えば４ビツトのセレクタ回路を３ビツトのセ
レクタ回路にすることができ、また抵抗素子の数も半減
し、さらにセレクタ回路へのデジタル入力信号線も１本
少なくなるので、集積回路化した場合などはチップの面
積を小さくすることができる。
また、抵抗列から得られる電圧も、４ビツトの基準電圧
発生回路の場合には、従来のセレクタ回路では８段のス
イッチを通るのに対し、本発明によれば６段のスイッチ
で済むので、従来みられたセトリングタイムが悪いとい
う問題点も改善することができる。
発生回路の場合には、従来のセレクタ回路では８段のス
イッチを通るのに対し、本発明によれば６段のスイッチ
で済むので、従来みられたセトリングタイムが悪いとい
う問題点も改善することができる。
第１図は本発明の基準電圧発生回路の第一の実施例を示
す回路図、第２図、および第３（２１は第１図の動作説
明図、第４図は第１図の部分回路図、第５図は本発明の
第二の実施例を示す回路図、第６図は従来の基準電圧発
生回路の例を示す回路図、第７図は第６図の部分回路図
である。 １・・・抵抗列、２・・・抵抗値Ｒの抵抗素子、３・・
・抵抗値８Ｒの高抵抗素子、４．５・・・２点スチッチ
、６・・・セレクタ回路。 −１＋”と・ｒ 代理人 弁理士 内 原 晋）１．−゛＼パ； Ｃｃ 落 ５ 区 Ｄｏ ９４Ｄ２Ｄ３
す回路図、第２図、および第３（２１は第１図の動作説
明図、第４図は第１図の部分回路図、第５図は本発明の
第二の実施例を示す回路図、第６図は従来の基準電圧発
生回路の例を示す回路図、第７図は第６図の部分回路図
である。 １・・・抵抗列、２・・・抵抗値Ｒの抵抗素子、３・・
・抵抗値８Ｒの高抵抗素子、４．５・・・２点スチッチ
、６・・・セレクタ回路。 −１＋”と・ｒ 代理人 弁理士 内 原 晋）１．−゛＼パ； Ｃｃ 落 ５ 区 Ｄｏ ９４Ｄ２Ｄ３
Claims (1)
- 電圧を抵抗比によって分圧して所定の電圧を出力する
基準電圧発生回路において、抵抗値Ｒの抵抗素子をｎ本
直列接続した抵抗列と、抵抗値ｎＲの高抵抗素子と、前
記抵抗列の一端を第１の電源または第２の電源に接続す
る第１のスイッチ手段と、前記高抵抗素子の一端を前記
第１の電源または前記第２の電源に接続する第２のスイ
ッチ手段とを有し、前記抵抗列の他端と前記高抵抗素子
の他端を直列接続したことを特徴とする基準電圧発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109812A JPS62265809A (ja) | 1986-05-13 | 1986-05-13 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61109812A JPS62265809A (ja) | 1986-05-13 | 1986-05-13 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62265809A true JPS62265809A (ja) | 1987-11-18 |
Family
ID=14519829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61109812A Pending JPS62265809A (ja) | 1986-05-13 | 1986-05-13 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62265809A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01256225A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | Ａ−ｄ変換回路 |
| JPH08274643A (ja) * | 1995-03-30 | 1996-10-18 | Nec Corp | 信号変換回路 |
| KR100478373B1 (ko) * | 2001-09-14 | 2005-03-24 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| JP2008193205A (ja) * | 2007-02-01 | 2008-08-21 | New Japan Radio Co Ltd | 電子ボリューム回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209912A (ja) * | 1986-03-11 | 1987-09-16 | Toshiba Corp | 電子ボリウム回路 |
-
1986
- 1986-05-13 JP JP61109812A patent/JPS62265809A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62209912A (ja) * | 1986-03-11 | 1987-09-16 | Toshiba Corp | 電子ボリウム回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01256225A (ja) * | 1988-04-05 | 1989-10-12 | Nec Corp | Ａ−ｄ変換回路 |
| JPH08274643A (ja) * | 1995-03-30 | 1996-10-18 | Nec Corp | 信号変換回路 |
| KR100478373B1 (ko) * | 2001-09-14 | 2005-03-24 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| JP2008193205A (ja) * | 2007-02-01 | 2008-08-21 | New Japan Radio Co Ltd | 電子ボリューム回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6268817B1 (en) | Digital-to-analog converter | |
| US4638303A (en) | Digital-analog converter | |
| JP3229135B2 (ja) | アナログ／デジタル変換装置 | |
| EP0070175A2 (en) | Analog-to-digital converters | |
| KR940017236A (ko) | 아날로그 디지탈 컨버터 | |
| EP0282034B1 (en) | D/A converter | |
| US20060244647A1 (en) | Digital-to-analog converter and successive approximation type analog-to-digital converter utilizing the same | |
| US4599599A (en) | Analog-to-digital converter | |
| JPS6245729B2 (ja) | ||
| US4665381A (en) | Digital-to-analog converter | |
| US20020050938A1 (en) | D/A conversion apparatus | |
| JP2598138B2 (ja) | Ｄ／ａ変換器 | |
| JPS62265809A (ja) | 基準電圧発生回路 | |
| EP0782790B1 (en) | Analog-to-digital converter for generating a digital n-bit gray-code | |
| JPH01194610A (ja) | サンプル及び保持ステージと並列ａ／ｄコンバータにおけるその使用方法 | |
| US6509856B2 (en) | Digital-to-analog converter | |
| JPS6017261B2 (ja) | デジタル−アナログ変換回路 | |
| JP2982909B2 (ja) | アナログ／ディジタル変換器 | |
| US4578668A (en) | Decoder for a D/A converter | |
| US6414617B1 (en) | Digital-to-analogue converter | |
| JPS63246927A (ja) | 基準電圧発生回路 | |
| JPS5935530B2 (ja) | アナログ・デジタル変換器 | |
| JPH0578214B2 (ja) | ||
| JPH01123517A (ja) | シュミットトリガ回路 | |
| JPS59132230A (ja) | Ａ／ｄ変換回路 |