SU921075A1 - Аналого-цифровой преобразователь - Google Patents

Аналого-цифровой преобразователь Download PDF

Info

Publication number
SU921075A1
SU921075A1 SU802963791A SU2963791A SU921075A1 SU 921075 A1 SU921075 A1 SU 921075A1 SU 802963791 A SU802963791 A SU 802963791A SU 2963791 A SU2963791 A SU 2963791A SU 921075 A1 SU921075 A1 SU 921075A1
Authority
SU
USSR - Soviet Union
Prior art keywords
voltage
transistors
output
differential
current
Prior art date
Application number
SU802963791A
Other languages
English (en)
Inventor
Анатолий Григорьевич Милехин
Анатолий Иванович Зверев
Original Assignee
Предприятие П/Я Г-4367
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4367 filed Critical Предприятие П/Я Г-4367
Priority to SU802963791A priority Critical patent/SU921075A1/ru
Application granted granted Critical
Publication of SU921075A1 publication Critical patent/SU921075A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Description

(54) А НАЛОГСХЦИФРОВШ ПРЕОБРАЗОВАТЕЛЬ

Claims (2)

  1. Иаобрегение относитс  к импульсной технике. Известен 8налого-1Ш( преобразо- вате ль, содержащий последовательно сое диненные усилители, выходы которых соетнены с.вькоцами компарат.оров СИ, Недостатком устройства  вл етс  низкое бьютроаействие. Известен аналого-цифровой преобразОм ватель, содержащий последовательно соединенные усилители, каждый из которых содержит два операционных усилител , выходы Которых через диоды и резисторы соединены с входами, катоды и аноды пво . цов через резисторы соединены с шинами источников питани  С 21. Недостатком устройства  вл етс  нидкое быстродействие. Цель изобретени  - повышение быстродействи . Указанна  цель достигаетс  тем, что аналого-цифровой преобразователь, сопер- жащ й блоки усилителей по чис; разр п дов, выполненных на двух ди(|х||еренциаль- ных усилител х и двух резисторах нагрузки , выход каждого предыдущего блока усиуситтелей через резистор св зи соединен с входами каждотч пос/едующего, первый выход источника сигнала через резистор соединен с входной шиной первого блока усилителей, а второй выход - с общей uot ной, в каждый блок усилителей введен генератор тока, первый выход которого сое динен с входной шиной датого блока усилителей и входами OBjrx ш(44врешгаа ьных усилителей, а второй выход - с обшей ши ной, при этом втфые входы двух Ш())ферендиальных усилителей соедине.ны с Ш1 нами источников опорного напр жени , npsi мой выход первого   инверсный выход второго д ({)фервнциальных усилителей чв« рез первый резистф нагрузки .соешноны с шиной источника питани , котора  через второй- реэнстор нагрузки соединена с инверсным выз(одом первого и пр мым выходом второго дифферешгаальных усилнтелей , а каждый дифференциальный усилн те ль выполнен на четьрех транзисторах   3,92 двух оопотшгельных генераторах тока, приом база первого транзистора соединена с коллектором и базой второго транзистора , база третьего транзистора соединена с коллектором и базой четвертого транзистора, эмиттеры первого и третьего , второго и четвертого транзисторов попарно обьединены и через соответ1 стЪующие дополнительные генераторы тока соединены с шиной источника смещени . На 4«г. I фиведена структурна  электрическа  схема устройства; на фиг. 2-временные диаграммы. Устройство содержит транзисторы 1, 2, генераторы 3, 4 тока, транзисторы 5, 6, образующие дифференциальный усилитель 7, генератср 8 тока, резисторы 9, источник 10 сигнала, резисторы II и 12 нагрузки,транзисторы 13 и 14, генераторы 15 и 16 тока, транзисторы 17 и 18, образующие дифференциальный усилитель 19. Следующий усилитель состоит из транзисторов 2О и 2.1, генераторов 22 и 23 тока, транзисторов 24 и 25, образующих аифферёнциат ный усилитель 26, резистфы 27 и 28 нагрузок, резистор 29 св зи, генератор 30 тсжа, транзисторы 31, 32, генвратфы 33, 34 тока, транзистфы 35, 36 образуют дифферендиальный усилитель 37, дифференциальные усилител  7, 19 и 26, 37 образу ют блоки 38 усилите;Ей . Дифференциальные усилител  7 и 19 выполнены на транзистсрах с -р-п С1руктурой, а дифференциальнью усилители 26 и 37 - на транзисторах р-п-р структуры. Поэтому пол5фность напр жений питани  этих каскадов противоположна . Кажда  последующа  пара дифференциальных усидателей должна состо ть из транзисто . ров с проводимостью, гротивоположной по сравнению с транзисторами предыдущей пары. Это вызвано несоответствием уровней посто нных составл ющих напр жений на входе и вь1ходе дифференциального усилител . Дл  точной установки необходимых урсжней посто нных напр жений на сипнальньк входах дифференциальных усилителей включены генераторы 8, ЗО. Напр жение с вых. 1 поступает на компаратор дл  формировани  л -го разр да АЦП, а с вых. 2 - дл  формировани  (п +1)-го разр да. При подаче на вход обычного дифферёнциапыйого усилител  пинейвон змен ющегос  напр жени  выходной ток, а следовательно и напр жение, не будет ли5 .4 нейной функцией вхоцного напр жени , так как коллекторный ток  вл етс  экспоненциальной функцией напр жени  на эмиттерном переходе транзистсра (при малых значени х этого напр жени ). Однако если входное напр жение измен етс  не линейно, а по закону логарифма, то нелинейность проходной характеристики транзистора может быть скомпенси-рована , вследствие чего в схеме устройства применено диодное включение транзисторов 1, 6,. 13, 18, 2О, 25, 31, 36 и т.д. Напр55ш ение на диоде описьшаетс  логарифмической функцией проход щего через него. тока. Поэтому между входными и выходными токами существует линейна  зависимость. Источником сигнала в данном устройстве должен бьггь источник тока. При использовании в качестве источника сигнала источника ЭДС необходимы дополнительные резисторы , сдужащие эквивахентом внутреннего сопротивлени  источника тока. Эту функцию выполн ют резисторы 9, 29 и т.д. Внутреннее сощзотквлен е источника сигнала и входное сопротивление циффе ренциальных усилителей образуют делите/(Ь напр жени , в результате чего амплитуда напр жени  сигпала на входе дифференциального усилител  меньше напр жени  источника входного сигнала. Кроме того, за счет базовых токов транзисторов 5, 6, 13 и 14 протекающих через резистф 9; напр жение сигнала на базах этих транзистфов имеет посто нное смещение уровн  отнссительно нагф жени  источника сигнала. Линейно измен ющийс  ток источника сигнала, проход щий черэз транзисгфы 1, 6, 13 и 18, создает логарифмически -измен ющеес  напр жение, кото- « рое  вл етс  управл нмдим напр жением дл  транзисторов 2,5,14,17. Предположим, ЧТО в начальный момент времени (фиг. 26) напр жение на базах транзисторов 5, 6, 13, 14 равно нулю. Если при этом напр жение на базах транзисторов 1, 2 по модулю больше нул , то в исходном состо нии транзисторы 1, 2, 17 и 18 закрыты, а транзисторы 5, 6 , 13 и 14 открыты и их ток коллектора предел етс  величиной тока генераторов 3,4, 15 и 16. По мере увеличени  отриательного напр жени  на входе устройста (фиг. 26) токи генераторов тоса наинают перераспредел тьс  так, что тоКи ерез транзисторы 5, 6 уменьшаютс , а ерез транзисторы 1, 2 увеличиваютс . В омент времени t , когда напр жение - V , токи между транзистсрами 2 и 5, 1 и 6 распрецг;л ю1-с  поровну. При дальнейшем увеличении отрицательного напр жени  V2. перераспреаелени  токов продолжаютс  до тех пор, пока напр жекие V, не превысит по абсолютной величине напр жени  V . Это соответсгву ет Моменту времен  -ti. Весь roR генератфов 3 и 4 проходит при этом только через транзисторы 1 и 2, Распределение токов в дифферпнциалыюм ус литепе 19 до К1омента t t остаетс  неизменным, Jecли к этому времени напр жение Vj. меньшие нагф жени  смещени  ( V +дУ). . Поэтому изменение выходного напр жени  дифференциальных усилителей 7 н 19 до еменн t ±2. определ етс  перераспределением тока генератора 3 между транзисторами 2 и 5. В свою очередь,изМеЙение выходного напр жени  за врем  определ етс  только перераспределением тсжа генератфа t6 между трав аисторами 14 и 17, характер изменени  которого анатогичен перераспредепеголо тока в дифференциальном усилителе 7. Ввиду того, что дифференциальные усй лигеш соединены друг с другом своими разнопол рнымн выходами (пр мой выход одного - с инверсным выходом другого и наоборот), изменение токов/обоих каскадов в общей нагрузке (резисторы 11 и 12) имеют взаимно противополо жнь1й характ, а выходное напр жение с учетом разделени  работы днфферешшалы ых усилителай по временр имеет вид, приведенный на фиг. 2в. Работа дифференциальных каскадсф 26 и 37 аналогична работе дифференциальных Каскадов 7 и 19. Коэффициент усилени  по напр жению каждого дифференциального усилител  равен 2, вс1юдствие чего крутизна ливейЯо измен ющегос  напр жени  на выходе каждой последующей пары каскадов вдвое больше, чем на выходе гфедыдушей ((| г. 2д). Это приводит к тому, что сворачивание напр жени  во времени на выходах дифференциальных каскадов происходит вдвое быстрее, чем на юс входах. .Формула изобретени  I. Аналого-цифровой преобразователь, содержащий блоки усилителей по чисду разр дов, выполненных на двух шгфференциальных усилител х и двух резисторах нагрузки, выхоц каждого прецыдушего блока усилителей через резистор св зи соединен с в содами каждого последующего , первый выход источника сигнала через резистф соединен с входной илшой первого блока усилителэ и, а второй входс обшей ШИНОЙ, отличающийс  тем, что, с целью повышени  бьюгроцействи , экономичносто и надежности, в каждый блок усилителей введен генератор тока, первый выход которого соединен с входной шиной данного блока усилителей выходами двух дифференциальных усишгелей , а второй выход- с общей шиной, Ф этом вторые входы двух дифференииальных усилителей соединены с шинами источников опорного напр жени , пр мой выход первого и инверсный выход второ дифференциальных усилитетй крез первый резистор нагрузки соединены с ошной источника питани . Котора  .через второй резистор нагрузки сое вшена с Ьнверсным выходом первого и пр мым выходом второго дифферешшалбных устли2 . Преобразователь по п. I, о т л ичающийс  тем, что каждый цифференциальный усилитель выполнен на четы рех транаастфах и двух дополнительных генераторах тока, причем база транзистора соединена с коллектором и базой второго транзистора, база третьего транзистора соединена с коллектором и базой четвертого транзистора, эмитте- ры первого   третьего, BTqporo и четieepToro транзисторов попарно объединены и через соотве ствуюише дополнительные генератс ы тока соединены с шиной негофвка смешени . ИСТОЧНИКИ информации, {рпн тые во внимание при экспертизе 1. Смолов В. Б.   др. Микроэлектронные 1шфро-аввлоговые и аналого-цифровые преобразователи информации Энерги , 1976, с. 329-324.
  2. 2. Рг91сание прибора DL 305 фирмы rronsienl ftevvrdi977 (прототип).
    д
    -/
SU802963791A 1980-07-18 1980-07-18 Аналого-цифровой преобразователь SU921075A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802963791A SU921075A1 (ru) 1980-07-18 1980-07-18 Аналого-цифровой преобразователь

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802963791A SU921075A1 (ru) 1980-07-18 1980-07-18 Аналого-цифровой преобразователь

Publications (1)

Publication Number Publication Date
SU921075A1 true SU921075A1 (ru) 1982-04-15

Family

ID=20911037

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802963791A SU921075A1 (ru) 1980-07-18 1980-07-18 Аналого-цифровой преобразователь

Country Status (1)

Country Link
SU (1) SU921075A1 (ru)

Similar Documents

Publication Publication Date Title
US3667055A (en) Integrating network using at least one d-c amplifier
EP0322074B1 (en) Circuit arrangement for processing sampled analogue electrical signals
JPS5919488B2 (ja) 零オフセツト補償装置
JPS61120530A (ja) アナログ・デジタル変換器
US4559522A (en) Latched comparator circuit
GB1589089A (en) Analogue-to-digital converter
US3539831A (en) Switching circuit including plural ranks of differential circuits
US3858199A (en) Tracking level detector
US3789389A (en) Method and circuit for combining digital and analog signals
SU921075A1 (ru) Аналого-цифровой преобразователь
US4124844A (en) Analog to digital converter having a high speed subtraction circuit
JPH0621814A (ja) 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器
US3302039A (en) Gateable bridge network having power gain
EP0214703A1 (en) Analog-to-digital converter circuit
EP0096442B1 (en) Analogue-to-digital current converter
US4816773A (en) Non-inverting repeater circuit for use in semiconductor circuit interconnections
JP2511896B2 (ja) A/d変換器
US3955147A (en) Amplifier circuit
SU805350A1 (ru) Функциональный преобразователь
RU2066068C1 (ru) Преобразователь ток - напряжение
SU1034051A1 (ru) Функциональный преобразователь
SU1280406A1 (ru) Нелинейный преобразователь
SU1019560A1 (ru) Двухканальный генератор импульсов напр жени
KR100190530B1 (ko) 아날로그-디지탈 변환장치의 샘플앤드홀드회로
SU783983A1 (ru) Аналого-цифровой преобразователь