JPH0613903A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH0613903A JPH0613903A JP4191297A JP19129792A JPH0613903A JP H0613903 A JPH0613903 A JP H0613903A JP 4191297 A JP4191297 A JP 4191297A JP 19129792 A JP19129792 A JP 19129792A JP H0613903 A JPH0613903 A JP H0613903A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- value
- positive
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は差動増幅器により処理された
正、負の値を持つ交流信号の交流成分のＡ／Ｄ変換信号
を正確に取り出し得るＡ／Ｄ変換装置を得るにある。 【構成】 正、負の値を持つ交流入力信号を差動増幅器
により増幅し、その信号にバイアス電圧発生部からの一
定の直流電圧信号を加えて交流信号を正の値ならしめ、
これを第１のＡ／Ｄ変換器によりＡ／Ｄ変換せしめると
共に、上記一定の直流電圧信号を第２のＡ／Ｄ変換器に
よりＡ／Ｄ変換し、上記交流入力信号のデジタル変換値
から上記一定の直流電圧信号のデジタル変換値を減算し
て所望のデジタル出力を得る。
正、負の値を持つ交流信号の交流成分のＡ／Ｄ変換信号
を正確に取り出し得るＡ／Ｄ変換装置を得るにある。 【構成】 正、負の値を持つ交流入力信号を差動増幅器
により増幅し、その信号にバイアス電圧発生部からの一
定の直流電圧信号を加えて交流信号を正の値ならしめ、
これを第１のＡ／Ｄ変換器によりＡ／Ｄ変換せしめると
共に、上記一定の直流電圧信号を第２のＡ／Ｄ変換器に
よりＡ／Ｄ変換し、上記交流入力信号のデジタル変換値
から上記一定の直流電圧信号のデジタル変換値を減算し
て所望のデジタル出力を得る。
Description
【０００１】
【産業上の利用分野】本発明はＡ／Ｄ変換装置、特に正
弦波エンコーダの出力を差動増幅器で処理して予め存在
する不確定直流分を除去した場合に得られる正、負の値
を持つ交流信号をデジタル量に変換するためのＡ／Ｄ変
換装置に関するものである。
弦波エンコーダの出力を差動増幅器で処理して予め存在
する不確定直流分を除去した場合に得られる正、負の値
を持つ交流信号をデジタル量に変換するためのＡ／Ｄ変
換装置に関するものである。
【０００２】
【従来の技術】シングルチップマイコンに内蔵されてい
るＡ／Ｄ変換装置に代表されるように入力仕様が正の値
である単電源入力のＡ／Ｄ変換装置が多く使用されてい
る。この単電源入力のＡ／Ｄ変換装置を用いるには入力
信号をＡ／Ｄ変換装置の入力条件に合わせるための電子
回路を外部に設け、入力信号の振幅及びバイアス値を調
整する必要がある。ここで、バイアス値はＡ／Ｄ変換装
置入力範囲の中央値になるようにする必要があり従来は
この値になるように調整回路を設けて厳密な調整作業を
行なっている。
るＡ／Ｄ変換装置に代表されるように入力仕様が正の値
である単電源入力のＡ／Ｄ変換装置が多く使用されてい
る。この単電源入力のＡ／Ｄ変換装置を用いるには入力
信号をＡ／Ｄ変換装置の入力条件に合わせるための電子
回路を外部に設け、入力信号の振幅及びバイアス値を調
整する必要がある。ここで、バイアス値はＡ／Ｄ変換装
置入力範囲の中央値になるようにする必要があり従来は
この値になるように調整回路を設けて厳密な調整作業を
行なっている。
【０００３】図２は従来のＡ／Ｄ変換装置の回路図であ
って、１は交流入力信号を増幅するための差動増幅器、
２はバイアス電圧発生回路、３はバイアス調整回路、４
は上記差動増幅器１によって増幅された信号と上記バイ
アス調整回路３からの信号とを加算する加算器、５はＡ
／Ｄ変換器を示す。
って、１は交流入力信号を増幅するための差動増幅器、
２はバイアス電圧発生回路、３はバイアス調整回路、４
は上記差動増幅器１によって増幅された信号と上記バイ
アス調整回路３からの信号とを加算する加算器、５はＡ
／Ｄ変換器を示す。
【０００４】
【発明が解決しようとする課題】上記のような従来のＡ
／Ｄ変換装置においては、下記のような問題がある。
／Ｄ変換装置においては、下記のような問題がある。
【０００５】（１）バイアス調整回路３を設けるため部
品点数が増加してしまう。
品点数が増加してしまう。
【０００６】（２）理論的中心値と調整値を完全に一致
させることは困難である。
させることは困難である。
【０００７】（３）動作環境によってバイアス値が変化
する。
する。
【０００８】（４）この結果コストアップや信頼性、安
定性の低下につながってしまう。
定性の低下につながってしまう。
【０００９】本発明は上記の欠点を除くようにしたもの
である。
である。
【００１０】
【課題を解決するための手段】本発明のＡ／Ｄ変換装置
は正負の値を持つ交流入力信号を増幅するための差動増
幅器と、この差動増幅器の交流出力信号を正の値にする
ためこれに加える一定の直流電圧信号を発生するバイア
ス電圧信号発生部と、この一定の直流電圧信号を加えて
得た正の値の交流出力信号をデジタル量に変換するため
の第１のＡ／Ｄ変換器と、上記一定の直流電圧信号をデ
ジタル量に変換するための第２のＡ／Ｄ変換器と、上記
第１のＡ／Ｄ変換器による変換後の値から上記第２のＡ
／Ｄ変換器による変換後の値を減算するための減算器と
より成ることを特徴とする。
は正負の値を持つ交流入力信号を増幅するための差動増
幅器と、この差動増幅器の交流出力信号を正の値にする
ためこれに加える一定の直流電圧信号を発生するバイア
ス電圧信号発生部と、この一定の直流電圧信号を加えて
得た正の値の交流出力信号をデジタル量に変換するため
の第１のＡ／Ｄ変換器と、上記一定の直流電圧信号をデ
ジタル量に変換するための第２のＡ／Ｄ変換器と、上記
第１のＡ／Ｄ変換器による変換後の値から上記第２のＡ
／Ｄ変換器による変換後の値を減算するための減算器と
より成ることを特徴とする。
【００１１】
【作用】本発明のＡ／Ｄ変換装置においては、正、負の
値を持つ交流入力信号を差動増幅器により増幅して予め
存在する不確定直流分を除去した交流信号に、バイアス
電圧発生回路により得た一定の直流電圧信号を加えて交
流信号を正の値にしてデジタル量に交換すると同時に、
上記一定の直流電圧信号をデジタル量に変換し、この値
を上記交流入力信号のデジタル量から減算するようにし
たので、上記交流入力信号の交流成分のＡ／Ｄ変換信号
を正確に取り出すことができるようになる。
値を持つ交流入力信号を差動増幅器により増幅して予め
存在する不確定直流分を除去した交流信号に、バイアス
電圧発生回路により得た一定の直流電圧信号を加えて交
流信号を正の値にしてデジタル量に交換すると同時に、
上記一定の直流電圧信号をデジタル量に変換し、この値
を上記交流入力信号のデジタル量から減算するようにし
たので、上記交流入力信号の交流成分のＡ／Ｄ変換信号
を正確に取り出すことができるようになる。
【００１２】
【実施例】以下図面によって本発明の実施例を説明す
る。
る。
【００１３】本発明においては図１に示すように交流入
力信号を差動増幅器１で増幅し、この増幅された信号に
バイアス電圧発生回路２から出力される一定の直流電圧
信号を加算器４によって加算し、この加算により正の信
号に変換した信号ＡＮＥを第１のＡ／Ｄ変換器５ａに入
力しＡ／Ｄ変換してデジタル信号ＤＮＥを得る。また上
記バイアス電圧発生回路２より出力される一定の直流電
圧信号をバイアス値を示す信号ＶＳＩＧとして第２のＡ
／Ｄ変換器５ｂに入力してデジタル信号ＤＳＩＧを得、
このデジタル信号ＤＳＩＧを上記デジタル信号ＤＮＥか
ら減算器６によって減算することによりバイアス値の除
去された所望のデジタル信号を出力信号として得るよう
にする。
力信号を差動増幅器１で増幅し、この増幅された信号に
バイアス電圧発生回路２から出力される一定の直流電圧
信号を加算器４によって加算し、この加算により正の信
号に変換した信号ＡＮＥを第１のＡ／Ｄ変換器５ａに入
力しＡ／Ｄ変換してデジタル信号ＤＮＥを得る。また上
記バイアス電圧発生回路２より出力される一定の直流電
圧信号をバイアス値を示す信号ＶＳＩＧとして第２のＡ
／Ｄ変換器５ｂに入力してデジタル信号ＤＳＩＧを得、
このデジタル信号ＤＳＩＧを上記デジタル信号ＤＮＥか
ら減算器６によって減算することによりバイアス値の除
去された所望のデジタル信号を出力信号として得るよう
にする。
【００１４】なお、本発明のＡ／Ｄ変換装置は正弦波エ
ンコーダの出力処理のみならず例えば交流電圧をコンピ
ュータシステムに取り込む回路にも同様にして適用でき
ることは勿論である。
ンコーダの出力処理のみならず例えば交流電圧をコンピ
ュータシステムに取り込む回路にも同様にして適用でき
ることは勿論である。
【００１５】
【発明の効果】本発明のＡ／Ｄ変換装置は上記のような
構成であるから上記バイアス電圧が環境の影響等で変化
してもその影響を受けず正、負の値を持つ交流信号をよ
り正確にＡ／Ｄ変換することが可能となる大きな利益が
ある。
構成であるから上記バイアス電圧が環境の影響等で変化
してもその影響を受けず正、負の値を持つ交流信号をよ
り正確にＡ／Ｄ変換することが可能となる大きな利益が
ある。
【図１】本発明のＡ／Ｄ変換装置の回路図である。
【図２】従来のＡ／Ｄ変換装置の回路図である。
１ 差動増幅器 ２ バイアス電圧発生回路 ３ バイアス調整回路 ４ 加算器 ５ Ａ／Ｄ変換器 ５ａ 第１のＡ／Ｄ変換器 ５ｂ 第２のＡ／Ｄ変換器 ６ 減算器
Claims (1)
- 【請求項１】 正負の値を持つ交流入力信号を増幅する
ための差動増幅器と、この差動増幅器の交流出力信号を
正の値にするためこれに加える一定の直流電圧信号を発
生するバイアス電圧信号発生部と、この一定の直流電圧
信号を加えて得た正の値の交流出力信号をデジタル量に
変換するための第１のＡ／Ｄ変換器と、上記一定の直流
電圧信号をデジタル量に変換するための第２のＡ／Ｄ変
換器と、上記第１のＡ／Ｄ変換器による変換後の値から
上記第２のＡ／Ｄ変換器による変換後の値を減算するた
めの減算器とより成ることを特徴とするＡ／Ｄ変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4191297A JPH0613903A (ja) | 1992-06-26 | 1992-06-26 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4191297A JPH0613903A (ja) | 1992-06-26 | 1992-06-26 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613903A true JPH0613903A (ja) | 1994-01-21 |
Family
ID=16272223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4191297A Pending JPH0613903A (ja) | 1992-06-26 | 1992-06-26 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613903A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6359023A (ja) * | 1986-08-27 | 1988-03-14 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換器 |
| JPS63116523A (ja) * | 1986-11-04 | 1988-05-20 | Mitsubishi Electric Corp | Ａ／ｄ変換システム |
| JPS63167275A (ja) * | 1986-12-27 | 1988-07-11 | Jeco Co Ltd | 加速度計の出力回路 |
| JPH04117820A (ja) * | 1990-09-07 | 1992-04-17 | Sharp Corp | Ａ／ｄ変換装置 |
-
1992
- 1992-06-26 JP JP4191297A patent/JPH0613903A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6359023A (ja) * | 1986-08-27 | 1988-03-14 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換器 |
| JPS63116523A (ja) * | 1986-11-04 | 1988-05-20 | Mitsubishi Electric Corp | Ａ／ｄ変換システム |
| JPS63167275A (ja) * | 1986-12-27 | 1988-07-11 | Jeco Co Ltd | 加速度計の出力回路 |
| JPH04117820A (ja) * | 1990-09-07 | 1992-04-17 | Sharp Corp | Ａ／ｄ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6248242B2 (ja) | ||
| AU3962589A (en) | Conversion circuit | |
| JP2543177B2 (ja) | クランプ装置と自動利得制御装置 | |
| JPH0613903A (ja) | Ａ／ｄ変換装置 | |
| JPS63193603A (ja) | 同期復調器 | |
| JP2592603B2 (ja) | Ｄ／ａ変換装置 | |
| JPS59104826A (ja) | Ａ／ｄ変換装置 | |
| JPS61109469A (ja) | インバ−タ回路の電流検出装置 | |
| JP3586054B2 (ja) | 電力増幅器 | |
| JPH0528832Y2 (ja) | ||
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JPS6029685Y2 (ja) | 積算器 | |
| SU1429088A1 (ru) | Измерительный преобразователь с коррекцией характеристики | |
| JPH063465Y2 (ja) | 信号処理装置用入力装置 | |
| SU1413596A1 (ru) | След ща система | |
| KR950004635B1 (ko) | 위상 제어 회로 | |
| JPS6165513A (ja) | ロ−パスフイルタ回路 | |
| JP2765879B2 (ja) | パイロット信号除去回路 | |
| JP2617616B2 (ja) | パイロット信号除去回路 | |
| JPH1056337A (ja) | 線形増幅器の歪み補償回路 | |
| JPS61112418A (ja) | テレビジヨン信号系のａ／ｄ変換回路 | |
| SU1149281A1 (ru) | Функциональный преобразователь | |
| JPS5669925A (en) | Digital processing system | |
| KR20010063235A (ko) | 주파수 차 검출회로 | |
| JPS6016709A (ja) | 広ダイナミツクレンジ増幅方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040122 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040213 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051101 |