JP3275323B2 - 電子スイッチ - Google Patents
電子スイッチInfo
- Publication number
- JP3275323B2 JP3275323B2 JP15968791A JP15968791A JP3275323B2 JP 3275323 B2 JP3275323 B2 JP 3275323B2 JP 15968791 A JP15968791 A JP 15968791A JP 15968791 A JP15968791 A JP 15968791A JP 3275323 B2 JP3275323 B2 JP 3275323B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- hysteresis
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は光電スイッチ等の電子ス
イッチに関し、特にそのヒステリシス調整回路に特徴を
有する電子スイッチに関するものである。
イッチに関し、特にそのヒステリシス調整回路に特徴を
有する電子スイッチに関するものである。
【０００２】
【従来の技術】従来光電スイッチ等の電子スイッチにお
いては、出力変化に基づいて物体検知のスイッチ信号を
出力している。そしてそのときには検出体の変位等によ
って出力のチャタリングが起こらないようにヒステリシ
スを持たせる必要がある。そしてヒステリシスの幅は使
用状態に応じて適宜設定することが必要となる。そこで
例えば特開昭62−179217号に示されているように、ヒス
テリシス回路に外付けの抵抗を設け、この抵抗を可変抵
抗として抵抗値を適宜設定することによってヒステリシ
スを設定するようにしている。
いては、出力変化に基づいて物体検知のスイッチ信号を
出力している。そしてそのときには検出体の変位等によ
って出力のチャタリングが起こらないようにヒステリシ
スを持たせる必要がある。そしてヒステリシスの幅は使
用状態に応じて適宜設定することが必要となる。そこで
例えば特開昭62−179217号に示されているように、ヒス
テリシス回路に外付けの抵抗を設け、この抵抗を可変抵
抗として抵抗値を適宜設定することによってヒステリシ
スを設定するようにしている。
【０００３】
【発明が解決しようとする課題】しかるにこのような従
来の電子スイッチにおいては、ヒステリシスの幅は使用
者が環境に合わせて設定することが好ましい。しかしヒ
ステリシス幅を適切に調整することが極めて困難であ
り、実際には電子スイッチの製造時に汎用的な値に設定
しておくことが多い。従って従来の電子スイッチにおい
ては適切な値の外付けの固定抵抗を実装しておき、又は
可変抵抗を実装してその抵抗値を調整する必要があると
いう欠点があった。
来の電子スイッチにおいては、ヒステリシスの幅は使用
者が環境に合わせて設定することが好ましい。しかしヒ
ステリシス幅を適切に調整することが極めて困難であ
り、実際には電子スイッチの製造時に汎用的な値に設定
しておくことが多い。従って従来の電子スイッチにおい
ては適切な値の外付けの固定抵抗を実装しておき、又は
可変抵抗を実装してその抵抗値を調整する必要があると
いう欠点があった。
【０００４】本発明はこのような従来の問題点に鑑みて
なされたものであって、外付け抵抗を接続することなく
適度なヒステリシスを有し、調整抵抗を適宜設定したと
きにはヒステリシス幅を変化できるようにすることを技
術的課題とする。
なされたものであって、外付け抵抗を接続することなく
適度なヒステリシスを有し、調整抵抗を適宜設定したと
きにはヒステリシス幅を変化できるようにすることを技
術的課題とする。
【０００５】
【課題を解決するための手段】本発明は安定化電源
（４）と、安定化電源（４）より抵抗（Ｒ１）を介して
接続された第１のカレントミラー回路（５）と、第１の
カレントミラー回路（５）の電流値に対応したヒステリ
シス電流値を帰還するヒステリシス電流回路（９）と、
第１のカレントミラー回路（５）の電流及びヒステリシ
ス電流回路（９）の合成電流が与えられる抵抗分圧回路
（１０）と、抵抗分圧回路（１０）の端子電圧が与えら
れる比較器（３）と、比較器（３）の出力に基づいて物
体検知信号を出力する信号処理回路（１１）と、電源
（Ｖcc）と、接地端（Ｇ）と、調整端子（８）と、具備
し、ヒステリシス電流回路（９）は、第１のトランジス
タ（Ｑ５）と、第２のカレントミラー回路（６）と、第
３のカレントミラー回路（７）と、スイッチング素子
（Ｑ１０）と、具備し、第３のカレントミラー回路
（７）は第２のトランジスタ（Ｑ８）と第３のトランジ
スタ（Ｑ９）と、を具備し、第２のカレントミラー回路
（６）は、構成要素である１つのトランジスタ（Ｑ７）
が電源（Ｖcc）と第１のトランジスタ（Ｑ５）のコレク
タの間に接続され、構成要素である他の１つのトランジ
スタ（Ｑ６）が電源（Ｖcc）と第２のトランジスタ（Ｑ
８）のコレクタの間に接続され、第１のトランジスタ
（Ｑ５）は、コレクタが１つのトランジスタ（Ｑ７）に
接続され、ベースが第１のカレントミラー回路を構成す
る２つのトランジスタ（Ｑ１，Ｑ２）のベースと共通に
接続され、エミッタが接地端に接続され、第２のトラン
ジスタ（Ｑ８）は、コレクタがベース及び調整端子
（８）に接続され、ベースが第３のトランジスタ（Ｑ
９）のベースに接続され、エミッタが接地端に接続さ
れ、スイッチング素子（Ｑ１０）は、信号処理回路（１
１）の出力によってヒステリシス電流回路（９）の動作
を停止するものであり、第３のトランジスタ（Ｑ９）
は、コレクタが抵抗分圧回路（１０）に接続されてお
り、調整端子（８）と電源（Ｖcc) 及び接地端（Ｇ）の
いずれか一方の間に接続する抵抗の有無とその抵抗値に
よってヒステリシス電流値を変化させることを特徴とす
るものである。
（４）と、安定化電源（４）より抵抗（Ｒ１）を介して
接続された第１のカレントミラー回路（５）と、第１の
カレントミラー回路（５）の電流値に対応したヒステリ
シス電流値を帰還するヒステリシス電流回路（９）と、
第１のカレントミラー回路（５）の電流及びヒステリシ
ス電流回路（９）の合成電流が与えられる抵抗分圧回路
（１０）と、抵抗分圧回路（１０）の端子電圧が与えら
れる比較器（３）と、比較器（３）の出力に基づいて物
体検知信号を出力する信号処理回路（１１）と、電源
（Ｖcc）と、接地端（Ｇ）と、調整端子（８）と、具備
し、ヒステリシス電流回路（９）は、第１のトランジス
タ（Ｑ５）と、第２のカレントミラー回路（６）と、第
３のカレントミラー回路（７）と、スイッチング素子
（Ｑ１０）と、具備し、第３のカレントミラー回路
（７）は第２のトランジスタ（Ｑ８）と第３のトランジ
スタ（Ｑ９）と、を具備し、第２のカレントミラー回路
（６）は、構成要素である１つのトランジスタ（Ｑ７）
が電源（Ｖcc）と第１のトランジスタ（Ｑ５）のコレク
タの間に接続され、構成要素である他の１つのトランジ
スタ（Ｑ６）が電源（Ｖcc）と第２のトランジスタ（Ｑ
８）のコレクタの間に接続され、第１のトランジスタ
（Ｑ５）は、コレクタが１つのトランジスタ（Ｑ７）に
接続され、ベースが第１のカレントミラー回路を構成す
る２つのトランジスタ（Ｑ１，Ｑ２）のベースと共通に
接続され、エミッタが接地端に接続され、第２のトラン
ジスタ（Ｑ８）は、コレクタがベース及び調整端子
（８）に接続され、ベースが第３のトランジスタ（Ｑ
９）のベースに接続され、エミッタが接地端に接続さ
れ、スイッチング素子（Ｑ１０）は、信号処理回路（１
１）の出力によってヒステリシス電流回路（９）の動作
を停止するものであり、第３のトランジスタ（Ｑ９）
は、コレクタが抵抗分圧回路（１０）に接続されてお
り、調整端子（８）と電源（Ｖcc) 及び接地端（Ｇ）の
いずれか一方の間に接続する抵抗の有無とその抵抗値に
よってヒステリシス電流値を変化させることを特徴とす
るものである。
【０００６】
【作用】このような特徴を有する本発明によれば、安定
化電源よりカレントミラー回路を介して一定の電流が流
れ、これに対応した電流がヒステリシス電流回路を介し
て帰還され、抵抗分割回路に流れる。そして抵抗分圧回
路によって比較器の基準電圧が決定されている。そして
検知信号が得られると信号処理回路のスイッチ出力によ
ってヒステリシス電流回路の電流の帰還を停止してヒス
テリシスを得るようにしている。従ってその帰還電流を
適宜設定することによって、外付け抵抗を用いることな
く所望のヒステリシス幅を得ることができる。又外付け
抵抗を用いてヒステリシス電流回路の電流値を増加又は
減少させて、ヒステリシス幅を変化できるようにしてい
る。
化電源よりカレントミラー回路を介して一定の電流が流
れ、これに対応した電流がヒステリシス電流回路を介し
て帰還され、抵抗分割回路に流れる。そして抵抗分圧回
路によって比較器の基準電圧が決定されている。そして
検知信号が得られると信号処理回路のスイッチ出力によ
ってヒステリシス電流回路の電流の帰還を停止してヒス
テリシスを得るようにしている。従ってその帰還電流を
適宜設定することによって、外付け抵抗を用いることな
く所望のヒステリシス幅を得ることができる。又外付け
抵抗を用いてヒステリシス電流回路の電流値を増加又は
減少させて、ヒステリシス幅を変化できるようにしてい
る。
【０００７】
【実施例】図１は本発明の一実施例による光電スイッチ
のヒステリシス回路の構成を示す回路図である。本図に
おいて図示しない投光部より光信号が受光素子、例えば
フォトダイオード１に照射され、その出力が増幅器２，
コンデンサＣ１を介して比較電圧Ｖａとして比較器３の
一方の比較入力端３ａに与えられる。さてヒステリシス
回路は図示のように電源を電圧Ｖccに安定化する安定化
電圧４を有しており、その安定化電源４は抵抗Ｒ１を介
してトランジスタＱ１，Ｑ２から成るカレントミラー回
路５に接続される。トランジスタＱ２は安定化された電
源ＶccよりトランジスタＱ３，Ｑ４の負荷回路及び抵抗
Ｒ２，Ｒ３，Ｒ４の直列接続体を介して接続される。こ
の抵抗Ｒ３，Ｒ４の共通接続端が比較器３の基準入力端
３ｂに接続されている。又トランジスタＱ１，Ｑ２のベ
ース共通接続端はトランジスタＱ５のベースにも接続さ
れる。トランジスタＱ５のエミッタは接地され、そのコ
レクタはトランジスタＱ６，Ｑ７から成るカレントミラ
ー回路６のトランジスタＱ７に接続される。他方のトラ
ンジスタＱ６はトランジスタＱ８，Ｑ９から成るカレン
トミラー回路７に接続される。トランジスタＱ８，Ｑ９
のベースは外部の調整端子８に接続され、又スイッチン
グ素子であるトランジスタＱ１０のコレクタに接続され
る。ここでトランジスタＱ５〜Ｑ１０はカレントミラー
回路５の電流に対応する電流を抵抗分圧回路に帰還する
ヒステリシス電流回路９を構成している。又抵抗Ｒ２〜
Ｒ４は抵抗分圧回路１０を構成している。
のヒステリシス回路の構成を示す回路図である。本図に
おいて図示しない投光部より光信号が受光素子、例えば
フォトダイオード１に照射され、その出力が増幅器２，
コンデンサＣ１を介して比較電圧Ｖａとして比較器３の
一方の比較入力端３ａに与えられる。さてヒステリシス
回路は図示のように電源を電圧Ｖccに安定化する安定化
電圧４を有しており、その安定化電源４は抵抗Ｒ１を介
してトランジスタＱ１，Ｑ２から成るカレントミラー回
路５に接続される。トランジスタＱ２は安定化された電
源ＶccよりトランジスタＱ３，Ｑ４の負荷回路及び抵抗
Ｒ２，Ｒ３，Ｒ４の直列接続体を介して接続される。こ
の抵抗Ｒ３，Ｒ４の共通接続端が比較器３の基準入力端
３ｂに接続されている。又トランジスタＱ１，Ｑ２のベ
ース共通接続端はトランジスタＱ５のベースにも接続さ
れる。トランジスタＱ５のエミッタは接地され、そのコ
レクタはトランジスタＱ６，Ｑ７から成るカレントミラ
ー回路６のトランジスタＱ７に接続される。他方のトラ
ンジスタＱ６はトランジスタＱ８，Ｑ９から成るカレン
トミラー回路７に接続される。トランジスタＱ８，Ｑ９
のベースは外部の調整端子８に接続され、又スイッチン
グ素子であるトランジスタＱ１０のコレクタに接続され
る。ここでトランジスタＱ５〜Ｑ１０はカレントミラー
回路５の電流に対応する電流を抵抗分圧回路に帰還する
ヒステリシス電流回路９を構成している。又抵抗Ｒ２〜
Ｒ４は抵抗分圧回路１０を構成している。
【０００８】一方比較器３は基準電圧Ｖｂと入力電圧Ｖ
ａとを比較するものであり、その出力は信号処理回路１
１に与えられる。信号処理回路１１はこの信号を積分す
ることによって、一定時間連続してオン又はオフ状態で
あるときに物体検知信号を外部に出力するものであり、
又その出力はトランジスタＱ１０のベースにも与えられ
ている。
ａとを比較するものであり、その出力は信号処理回路１
１に与えられる。信号処理回路１１はこの信号を積分す
ることによって、一定時間連続してオン又はオフ状態で
あるときに物体検知信号を外部に出力するものであり、
又その出力はトランジスタＱ１０のベースにも与えられ
ている。
【０００９】本実施例では調整端子８に外付けの抵抗を
接続しない場合には標準的なヒステリシス幅を有してい
る。そして後述するように調整端子８と安定化電源の出
力端子Ｖcc又は接地端間に抵抗を接続したときにヒステ
リシス幅を変化できるようにしている。
接続しない場合には標準的なヒステリシス幅を有してい
る。そして後述するように調整端子８と安定化電源の出
力端子Ｖcc又は接地端間に抵抗を接続したときにヒステ
リシス幅を変化できるようにしている。
【００１０】次に本実施例の動作について説明する。ま
ず調整端子８に外付け抵抗が接続されていないものとす
る。この場合には安定化電源４より抵抗Ｒ１を介してカ
レントミラー回路５のトランジスタＱ１に一定の電流が
流れる。この電流値をＩ1 とすると、カレントミラー回
路５によってトランジスタＱ２にも同一の電流Ｉ1 が流
れる。又トランジスタＱ５にも電流Ｉ1が流れ、カレン
トミラー回路６によってトランジスタＱ８にもこれと同
一の電流が流れている。このときトランジスタＱ８，Ｑ
９のコレクタ面積比によって、トランジスタＱ９に所定
のヒステリシス電流Ｉ2 が流れる。例えばこの面積が同
一の場合には、トランジスタＱ９に流れる電流Ｉ2 はＩ
1 と等しくなり、面積が等しくない場合にはその面積比
に対応した電流値Ｉ2 の電流が流れる。従ってカレント
ミラー回路５，７によって抵抗Ｒ２〜Ｒ４を流れる電流
の電流値はＩ1 ＋Ｉ2 となる。このとき抵抗Ｒ２の上端
部（比較器３の比較入力端３ａ）からみた抵抗Ｒ３，Ｒ
４の中点の電圧Ｖｂまでの電位差Ｖonは次式で与えられ
る。 Ｖon＝（Ｒ２＋Ｒ３）×（Ｉ1 ＋Ｉ2 ） これは図２（ａ）に示すように出力が反転するためのオ
ンレベルとなっている。
ず調整端子８に外付け抵抗が接続されていないものとす
る。この場合には安定化電源４より抵抗Ｒ１を介してカ
レントミラー回路５のトランジスタＱ１に一定の電流が
流れる。この電流値をＩ1 とすると、カレントミラー回
路５によってトランジスタＱ２にも同一の電流Ｉ1 が流
れる。又トランジスタＱ５にも電流Ｉ1が流れ、カレン
トミラー回路６によってトランジスタＱ８にもこれと同
一の電流が流れている。このときトランジスタＱ８，Ｑ
９のコレクタ面積比によって、トランジスタＱ９に所定
のヒステリシス電流Ｉ2 が流れる。例えばこの面積が同
一の場合には、トランジスタＱ９に流れる電流Ｉ2 はＩ
1 と等しくなり、面積が等しくない場合にはその面積比
に対応した電流値Ｉ2 の電流が流れる。従ってカレント
ミラー回路５，７によって抵抗Ｒ２〜Ｒ４を流れる電流
の電流値はＩ1 ＋Ｉ2 となる。このとき抵抗Ｒ２の上端
部（比較器３の比較入力端３ａ）からみた抵抗Ｒ３，Ｒ
４の中点の電圧Ｖｂまでの電位差Ｖonは次式で与えられ
る。 Ｖon＝（Ｒ２＋Ｒ３）×（Ｉ1 ＋Ｉ2 ） これは図２（ａ）に示すように出力が反転するためのオ
ンレベルとなっている。
【００１１】さてフォトダイオード１に光が照射され、
増幅器２を介して交流成分の信号が比較器３の入力端に
与えられると、入力電圧Ｖａのレベルが図２に実線で示
すように低下する。そして比較器３の比較入力端３ａか
らみた基準入力端３ｂの電位がＶonレベル以下となれ
ば、比較器３が反転する。そしてその出力が一定時間Δ
ｔだけ連続すれば、図２（ｂ）に示すように信号処理回
路１１より検知信号が出力される。このとき同時にトラ
ンジスタＱ１０がオンとなる。こうすれば電流Ｉ2 が停
止されるため、基準入力端３ｂの電位が比較入力端３ａ
に対して上昇する。このとき抵抗Ｒ２の上端から抵抗Ｒ
３，Ｒ４の中点までの電位差Ｖoff は次式で示される。 Ｖoff ＝（Ｒ２＋Ｒ３）×Ｉ1 従ってヒステリシス幅ＶH1は次式で示される。 ＶH1＝Ｖon−Ｖoff ＝（Ｒ２＋Ｒ３）×Ｉ2 ここで電流Ｉ2 がＩ1 と等しいとすればヒステリシス幅
ＴH1は次式で示される。 ＴH1＝（Ｒ２＋Ｒ３）×Ｉ1 従って電流値Ｉ2 を変化することによりヒステリシスを
調整することができる。実際にはトランジスタＱ８，Ｑ
９のコレクタの面積比を変化させることによって適宜ヒ
ステリシス幅を設定することができる。
増幅器２を介して交流成分の信号が比較器３の入力端に
与えられると、入力電圧Ｖａのレベルが図２に実線で示
すように低下する。そして比較器３の比較入力端３ａか
らみた基準入力端３ｂの電位がＶonレベル以下となれ
ば、比較器３が反転する。そしてその出力が一定時間Δ
ｔだけ連続すれば、図２（ｂ）に示すように信号処理回
路１１より検知信号が出力される。このとき同時にトラ
ンジスタＱ１０がオンとなる。こうすれば電流Ｉ2 が停
止されるため、基準入力端３ｂの電位が比較入力端３ａ
に対して上昇する。このとき抵抗Ｒ２の上端から抵抗Ｒ
３，Ｒ４の中点までの電位差Ｖoff は次式で示される。 Ｖoff ＝（Ｒ２＋Ｒ３）×Ｉ1 従ってヒステリシス幅ＶH1は次式で示される。 ＶH1＝Ｖon−Ｖoff ＝（Ｒ２＋Ｒ３）×Ｉ2 ここで電流Ｉ2 がＩ1 と等しいとすればヒステリシス幅
ＴH1は次式で示される。 ＴH1＝（Ｒ２＋Ｒ３）×Ｉ1 従って電流値Ｉ2 を変化することによりヒステリシスを
調整することができる。実際にはトランジスタＱ８，Ｑ
９のコレクタの面積比を変化させることによって適宜ヒ
ステリシス幅を設定することができる。
【００１２】さて図３に示すように調整端子８と接地端
間に外付けの抵抗Ｒ５を接続すると、トランジスタＱ８
のコレクタ及びこれに共通接続されたベース端と接地端
間の電圧ＶBEと抵抗Ｒ５との比に相当する電流（ＶBE／
Ｒ５）が図示の電流Ｉ3 として流れる。従ってトランジ
スタＱ６から流出する電流Ｉ1 は、調整端子８から抵抗
Ｒ５に流出する電流Ｉ3 と、トランジスタＱ８のコレク
タ電流Ｉ4 とに分流されることとなって、トランジスタ
Ｑ９の電流値Ｉ2 が前述した場合より低下してＩ2 ′と
なる。従ってヒステリシス幅も次式で示される。ＶH2＝
（Ｒ２＋Ｒ３）×Ｉ2 ′ここでトランジスタＱ８，Ｑ９
のコレクタ面積が等しくＩ1 ＝Ｉ2 とすると、ヒステリ
シス幅ＶH2は次式で示される。 ＶH2＝（Ｒ２＋Ｒ３）（Ｉ1 −ＶBE／Ｒ５）＜ＶH1
間に外付けの抵抗Ｒ５を接続すると、トランジスタＱ８
のコレクタ及びこれに共通接続されたベース端と接地端
間の電圧ＶBEと抵抗Ｒ５との比に相当する電流（ＶBE／
Ｒ５）が図示の電流Ｉ3 として流れる。従ってトランジ
スタＱ６から流出する電流Ｉ1 は、調整端子８から抵抗
Ｒ５に流出する電流Ｉ3 と、トランジスタＱ８のコレク
タ電流Ｉ4 とに分流されることとなって、トランジスタ
Ｑ９の電流値Ｉ2 が前述した場合より低下してＩ2 ′と
なる。従ってヒステリシス幅も次式で示される。ＶH2＝
（Ｒ２＋Ｒ３）×Ｉ2 ′ここでトランジスタＱ８，Ｑ９
のコレクタ面積が等しくＩ1 ＝Ｉ2 とすると、ヒステリ
シス幅ＶH2は次式で示される。 ＶH2＝（Ｒ２＋Ｒ３）（Ｉ1 −ＶBE／Ｒ５）＜ＶH1
【００１３】又図４に示すように調整端子８と電源Ｖcc
との間に抵抗Ｒ６を接続した場合には、図示の電流Ｉ5
がトランジスタＱ８のコレクタに流れ込むこととなる。
この電流Ｉ5 は次式で示される。 Ｉ5 ＝（Ｖcc−ＶBE）／Ｒ６ 従ってトランジスタＱ６から流れる電流Ｉ1 と調整端子
８から流入する電流Ｉ5 とを加算した電流がトランジス
タＱ８のコレクタに流入することとなって、電流値Ｉ2
が前述した場合より増加してＩ2 ″となる。従ってヒス
テリシス幅ＶH3も次式で示される。 ＶH3＝（Ｒ２＋Ｒ３）×Ｉ2 ″ ここでトランジスタＱ８，Ｑ９のコレクタ面積が等しく
Ｉ1 ＝Ｉ2 とすると、ヒステリシス幅ＶH3は次式で示さ
れる。 ＶH3＝（Ｒ２＋Ｒ３）｛Ｉ1 ＋（Ｖcc−ＶBE）／Ｒ６｝＞ＶH1
との間に抵抗Ｒ６を接続した場合には、図示の電流Ｉ5
がトランジスタＱ８のコレクタに流れ込むこととなる。
この電流Ｉ5 は次式で示される。 Ｉ5 ＝（Ｖcc−ＶBE）／Ｒ６ 従ってトランジスタＱ６から流れる電流Ｉ1 と調整端子
８から流入する電流Ｉ5 とを加算した電流がトランジス
タＱ８のコレクタに流入することとなって、電流値Ｉ2
が前述した場合より増加してＩ2 ″となる。従ってヒス
テリシス幅ＶH3も次式で示される。 ＶH3＝（Ｒ２＋Ｒ３）×Ｉ2 ″ ここでトランジスタＱ８，Ｑ９のコレクタ面積が等しく
Ｉ1 ＝Ｉ2 とすると、ヒステリシス幅ＶH3は次式で示さ
れる。 ＶH3＝（Ｒ２＋Ｒ３）｛Ｉ1 ＋（Ｖcc−ＶBE）／Ｒ６｝＞ＶH1
【００１４】従って調整端子８に抵抗を接続しなければ
標準のヒステリシス幅が得られる。そのため外付け抵抗
なく電子スイッチの主要回路を１チップＩＣ化すること
ができる。又外付け抵抗Ｒ５又はＲ６の接続方向を変化
させることによってヒステリシス幅を拡大又は縮小する
ことができる。又そのヒステリシス幅の変化量も外付け
抵抗の抵抗値を選択することによって適宜設定すること
ができる。
標準のヒステリシス幅が得られる。そのため外付け抵抗
なく電子スイッチの主要回路を１チップＩＣ化すること
ができる。又外付け抵抗Ｒ５又はＲ６の接続方向を変化
させることによってヒステリシス幅を拡大又は縮小する
ことができる。又そのヒステリシス幅の変化量も外付け
抵抗の抵抗値を選択することによって適宜設定すること
ができる。
【００１５】図５は本発明の第２実施例による光電スイ
ッチのヒステリシス回路の構成を示す回路図であり、前
述した第１実施例と同一部分は同一符号を付して詳細な
説明を省略する。本実施例では図示のように第１実施例
の各トランジスタＱ１，Ｑ２，Ｑ５，Ｑ８，Ｑ９のエミ
ッタと接地端間に夫々抵抗Ｒ７〜Ｒ１１を接続し、その
電流値を適宜変更するようにしたものである。こうすれ
ばトランジスタＱ８，Ｑ９のエミッタ抵抗Ｒ１０，Ｒ１
１の値を適宜変更することによってトランジスタＱ８，
Ｑ９の面積比を一定にしたままで電流値Ｉ2 （又は
Ｉ2 ′，Ｉ2 ″），Ｉ3 とＩ5 とを適宜変化させること
が可能となる。
ッチのヒステリシス回路の構成を示す回路図であり、前
述した第１実施例と同一部分は同一符号を付して詳細な
説明を省略する。本実施例では図示のように第１実施例
の各トランジスタＱ１，Ｑ２，Ｑ５，Ｑ８，Ｑ９のエミ
ッタと接地端間に夫々抵抗Ｒ７〜Ｒ１１を接続し、その
電流値を適宜変更するようにしたものである。こうすれ
ばトランジスタＱ８，Ｑ９のエミッタ抵抗Ｒ１０，Ｒ１
１の値を適宜変更することによってトランジスタＱ８，
Ｑ９の面積比を一定にしたままで電流値Ｉ2 （又は
Ｉ2 ′，Ｉ2 ″），Ｉ3 とＩ5 とを適宜変化させること
が可能となる。
【００１６】従って基準のヒステリシス幅をその抵抗値
を製造する際にあらかじめ設定しておくことによって基
準のヒステリシス幅を得ることができる。又本実施例に
おいても図６に破線で示すように外付け抵抗Ｒ５又はＲ
６を接続すれば、それと異なったヒステリシス幅を得る
ことができる。
を製造する際にあらかじめ設定しておくことによって基
準のヒステリシス幅を得ることができる。又本実施例に
おいても図６に破線で示すように外付け抵抗Ｒ５又はＲ
６を接続すれば、それと異なったヒステリシス幅を得る
ことができる。
【００１７】上述した各実施例は光電スイッチについて
説明しているが、本発明は近接スイッチ等ヒステリシス
回路を含む種々の電子スイッチに適用することができ
る。
説明しているが、本発明は近接スイッチ等ヒステリシス
回路を含む種々の電子スイッチに適用することができ
る。
【００１８】
【発明の効果】以上詳細に説明したように本発明によれ
ば、外付け抵抗を用いることなく標準のヒステリシス幅
を有するヒステリシス回路を構成することができる。従
って標準のヒステリシス幅を設定するために可変抵抗器
等を外部に接続する必要がなく、電子スイッチの主要部
を１チップのＩＣ化することができ、電子スイッチを極
めて小型化することができるという効果が得られる。こ
れに加えて外付け抵抗を接地端及び電源端のいずれかに
接続することによってそのヒステリシス幅を拡大又は縮
小することができる。従って信号処理回路をＩＣ化する
際にその構成を極めて容易にすることが可能となる。
ば、外付け抵抗を用いることなく標準のヒステリシス幅
を有するヒステリシス回路を構成することができる。従
って標準のヒステリシス幅を設定するために可変抵抗器
等を外部に接続する必要がなく、電子スイッチの主要部
を１チップのＩＣ化することができ、電子スイッチを極
めて小型化することができるという効果が得られる。こ
れに加えて外付け抵抗を接地端及び電源端のいずれかに
接続することによってそのヒステリシス幅を拡大又は縮
小することができる。従って信号処理回路をＩＣ化する
際にその構成を極めて容易にすることが可能となる。
【図１】本発明の第１実施例による光電スイッチのヒス
テリシス回路の構成を示す回路図である。
テリシス回路の構成を示す回路図である。
【図２】第１実施例による光電スイッチの動作を示すタ
イムチャートである。
イムチャートである。
【図３】本実施例においてヒステリシス幅を縮小する際
の接続を示す回路図である。
の接続を示す回路図である。
【図４】本実施例においてヒステリシス幅を拡大する際
の接続を示す回路図である。
の接続を示す回路図である。
【図５】本発明の第２実施例によるヒステリシス回路の
構成を示す回路図である。
構成を示す回路図である。
【図６】第２実施例によるヒステリシス回路のヒステリ
シス幅を縮小又は拡大する際の接続を示す回路図であ
る。
シス幅を縮小又は拡大する際の接続を示す回路図であ
る。
３ 比較器 ４ 安定化電源 ５，６，７ カレントミラー回路 ８ 調整端子 ９ ヒステリシス電流回路 １０ 抵抗分圧回路 １１ 信号処理回路 Ｑ１〜Ｑ１０ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−179217（ＪＰ，Ａ) 特開 昭54−54281（ＪＰ，Ａ) 特開 平４−137911（ＪＰ，Ａ) 特開 昭61−102576（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 17/78
Claims (1)
- 【請求項１】 安定化電源（４）と、 前記安定化電源（４）より抵抗（Ｒ１）を介して接続さ
れた第１のカレントミラー回路（５）と、 前記第１のカレントミラー回路（５）の電流値に対応し
たヒステリシス電流値を帰還するヒステリシス電流回路
（９）と、 前記第１のカレントミラー回路（５）の電流及び前記ヒ
ステリシス電流回路（９）の合成電流が与えられる抵抗
分圧回路（１０）と、 前記抵抗分圧回路（１０）の端子電圧が与えられる比較
器（３）と、 前記比較器（３）の出力に基づいて物体検知信号を出力
する信号処理回路（１１）と、 電源（Ｖcc）と、 接地端（Ｇ）と、 調整端子（８）と、具備し、 前記ヒステリシス電流回路（９）は、第１のトランジス
タ（Ｑ５）と、第２のカレントミラー回路（６）と、第
３のカレントミラー回路（７）と、スイッチング素子
（Ｑ１０）と、具備し、 前記第３のカレントミラー回路（７）は第２のトランジ
スタ（Ｑ８）と第３のトランジスタ（Ｑ９）と、を具備
し、 前記第２のカレントミラー回路（６）は、構成要素であ
る１つのトランジスタ（Ｑ７）が電源（Ｖcc）と第１の
トランジスタ（Ｑ５）のコレクタの間に接続され、構成
要素である他の１つのトランジスタ（Ｑ６）が電源（Ｖ
cc）と第２のトランジスタ（Ｑ８）のコレクタの間に接
続され、 前記第１のトランジスタ（Ｑ５）は、コレクタが前記１
つのトランジスタ（Ｑ７）に接続され、ベースが前記第
１のカレントミラー回路を構成する２つのトランジスタ
（Ｑ１，Ｑ２）のベースと共通に接続され、エミッタが
接地端に接続され、 前記第２のトランジスタ（Ｑ８）は、コレクタがベース
及び調整端子（８）に接続され、ベースが第３のトラン
ジスタ（Ｑ９）のベースに接続され、エミッタ が接地端
に接続され、 前記スイッチング素子（Ｑ１０）は、前記信号処理回路
（１１）の出力によって前記ヒステリシス電流回路
（９）の動作を停止するものであり、 前記第３のトランジスタ（Ｑ９）は、コレクタが抵抗分
圧回路（１０）に接続されており、 前記調整端子（８）と前記電源（Ｖcc) 及び前記接地端
（Ｇ）のいずれか一方の間に接続する抵抗の有無とその
抵抗値によってヒステリシス電流値を変化させることを
特徴とする電子スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15968791A JP3275323B2 (ja) | 1991-06-03 | 1991-06-03 | 電子スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15968791A JP3275323B2 (ja) | 1991-06-03 | 1991-06-03 | 電子スイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04357711A JPH04357711A (ja) | 1992-12-10 |
| JP3275323B2 true JP3275323B2 (ja) | 2002-04-15 |
Family
ID=15699128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15968791A Expired - Lifetime JP3275323B2 (ja) | 1991-06-03 | 1991-06-03 | 電子スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3275323B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5454281A (en) * | 1977-10-08 | 1979-04-28 | Sunx Ltd | Device for providing photoelectric switch with hysteresis characteristic |
| JPS61102576A (ja) * | 1984-10-25 | 1986-05-21 | Matsushita Electric Works Ltd | 距離検知型光電スイッチ |
| JPS62179217A (ja) * | 1986-01-31 | 1987-08-06 | Sankusu Kk | 光電スイツチ |
| JPH04137911A (ja) * | 1990-09-28 | 1992-05-12 | Nippon Kaiheiki Kogyo Kk | 光電スイッチのヒステリス可変装置 |
-
1991
- 1991-06-03 JP JP15968791A patent/JP3275323B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04357711A (ja) | 1992-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319265A (en) | Comparator with hysteresis | |
| JPH0243365B2 (ja) | ||
| JP2669389B2 (ja) | 電圧電流変換回路 | |
| JPH04315207A (ja) | 電源回路 | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP3275323B2 (ja) | 電子スイッチ | |
| JP3127878B2 (ja) | クランプ回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP2861868B2 (ja) | ヒステリシス付きコンパレータ | |
| KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JP3074117B2 (ja) | 可変電圧回路 | |
| JP2783301B2 (ja) | アクティブ・フィルタ回路 | |
| JP3290264B2 (ja) | ガンマ補正回路 | |
| JP3443266B2 (ja) | 定電圧回路 | |
| JP2545529Y2 (ja) | 光電スイッチ | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JP2806684B2 (ja) | 電圧制御型利得可変増幅回路 | |
| JP2000066747A (ja) | 定電圧回路及びその定電圧出力方法 | |
| JP2777497B2 (ja) | 直結型演算増幅器 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP2915620B2 (ja) | ガンマ補正回路 | |
| JPH11136105A (ja) | 電圧比較回路 | |
| JPH07109978B2 (ja) | 双安定回路 | |
| JPH09116393A (ja) | コンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |