JPS63283307A - 信号変換回路 - Google Patents
信号変換回路Info
- Publication number
- JPS63283307A JPS63283307A JP63099272A JP9927288A JPS63283307A JP S63283307 A JPS63283307 A JP S63283307A JP 63099272 A JP63099272 A JP 63099272A JP 9927288 A JP9927288 A JP 9927288A JP S63283307 A JPS63283307 A JP S63283307A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- differential input
- transistor
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 36
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、差動入力信号をシングル・エンド出力信号に
変換する信号変換回路に関する。
変換する信号変換回路に関する。
［従来技術及び発明が解決しようとする課題］差動／シ
ングル・エンド信号変換回路は、２つの信号から成る差
動信号を入力信号として受け、シングル・エンド信号に
変換して出力する回路である。このような信号変換回路
は、差動信号をシングル・エンド信号に変換しなければ
ならないアナログＩＣ（集積回路）の出力段等に応用さ
れる。
ングル・エンド信号変換回路は、２つの信号から成る差
動信号を入力信号として受け、シングル・エンド信号に
変換して出力する回路である。このような信号変換回路
は、差動信号をシングル・エンド信号に変換しなければ
ならないアナログＩＣ（集積回路）の出力段等に応用さ
れる。
例えば、アナログ・デジタル変換器に信号を供給する差
動増幅器は、出力段に信号変換回路を含んでいる。なぜ
なら、アナログ・デジタル変換器は、通常、シングル・
エンド信号のみしか受けないように設計されているから
である。
動増幅器は、出力段に信号変換回路を含んでいる。なぜ
なら、アナログ・デジタル変換器は、通常、シングル・
エンド信号のみしか受けないように設計されているから
である。
従来のこのような高速変換回路には、多くの欠点があっ
た。第１に、出力信号の電圧を接地電位に対して測定す
ると、入力信号と比較して出力信号の直線（線形）性を
維持することが困難であった。第２に、出力信号の直線
性を改善しようとすると、電力消費量が増加するという
問題があった。
た。第１に、出力信号の電圧を接地電位に対して測定す
ると、入力信号と比較して出力信号の直線（線形）性を
維持することが困難であった。第２に、出力信号の直線
性を改善しようとすると、電力消費量が増加するという
問題があった。
出力信号が非直線になる原因は、第１に、入力段のＰＮ
接合間における信号損失がある為であり、第２に、動作
中のＰＮ接合部分の温度の上下に起因する熱歪が生じる
為である。消費電力が増加する原因は、第１に、直線性
を改善する為にＰＮ接合に流れる定常電流（無信号時に
流れる電流）を増加する必要があるからであり、第２に
、信号の変換の為に利得を増加する必要があるからであ
る。
接合間における信号損失がある為であり、第２に、動作
中のＰＮ接合部分の温度の上下に起因する熱歪が生じる
為である。消費電力が増加する原因は、第１に、直線性
を改善する為にＰＮ接合に流れる定常電流（無信号時に
流れる電流）を増加する必要があるからであり、第２に
、信号の変換の為に利得を増加する必要があるからであ
る。
一般に、従来の差動／シングル・エンド信号変換回路の
シングル・エンド出力信号は、接地電位に対して測定さ
れ、差動入力信号の一方の信号のみに比例していた。要
するに、差動出力信号の半分は、捨てられていたのであ
る。この信号の損失は、変換回路の全体の利得を増加す
れば補償することが出来るが、これは、消費電力が増加
する原因になる。消費電力の増加は、ＩＣの温度上昇の
原因となり、且つ、熱歪を増加させてしまう。
シングル・エンド出力信号は、接地電位に対して測定さ
れ、差動入力信号の一方の信号のみに比例していた。要
するに、差動出力信号の半分は、捨てられていたのであ
る。この信号の損失は、変換回路の全体の利得を増加す
れば補償することが出来るが、これは、消費電力が増加
する原因になる。消費電力の増加は、ＩＣの温度上昇の
原因となり、且つ、熱歪を増加させてしまう。
従って、本発明の目的は、信号損失及び熱歪に起因する
非直線性を補償する差動／シングル・エンド信号変換回
路を提供することである。
非直線性を補償する差動／シングル・エンド信号変換回
路を提供することである。
本発明の他の目的は、接地電位を基準にしたシングル・
エンド出力電圧を得る為に差動出力信号の両方の信号を
用いることにより消費電力を最少に抑制した差！Ｉ］／
シングル・エンド信号変換回路を提供することである。
エンド出力電圧を得る為に差動出力信号の両方の信号を
用いることにより消費電力を最少に抑制した差！Ｉ］／
シングル・エンド信号変換回路を提供することである。
［課題を解決する為の手段及び作用］
本発明の信号変換回路は、入力信号に対する出力信号の
直線性を改善する為に入力回路段のＰＮ接合に整合した
ＰＮ接合補償手段を有する。このＰＮ接合補償手段は、
差動入力段のＰＮ接合間で失われる入力信号の電圧を補
償する電圧を発生ずる。また、このＰＮ接合補償手段を
流れる定常電流を変化させ、これらのＰＮ接合間の補償
電圧を調整する調整手段も有する。従って、この信号変
換回路の利得即ち、伝達関数は、縮小性、直線性、或い
は拡大性の何れかの特性に調整し得る。
直線性を改善する為に入力回路段のＰＮ接合に整合した
ＰＮ接合補償手段を有する。このＰＮ接合補償手段は、
差動入力段のＰＮ接合間で失われる入力信号の電圧を補
償する電圧を発生ずる。また、このＰＮ接合補償手段を
流れる定常電流を変化させ、これらのＰＮ接合間の補償
電圧を調整する調整手段も有する。従って、この信号変
換回路の利得即ち、伝達関数は、縮小性、直線性、或い
は拡大性の何れかの特性に調整し得る。
本発明の信号変換回路は、ＰＮ接合の直線性を改善する
ブートストラッピング手段も含んでいるので、ＰＮ接合
の自己加熱による熱歪は入力信号に対して直線的に変化
する。熱歪補償手段が、入力信号に応じてＰＮ接合の熱
歪を補償する熱歪を発生する。この熱歪補償手段は、回
路内の他の熱歪発生源を補償するように設けることも出
来る。
ブートストラッピング手段も含んでいるので、ＰＮ接合
の自己加熱による熱歪は入力信号に対して直線的に変化
する。熱歪補償手段が、入力信号に応じてＰＮ接合の熱
歪を補償する熱歪を発生する。この熱歪補償手段は、回
路内の他の熱歪発生源を補償するように設けることも出
来る。
本発明の信号変換回路には、差動入力電圧をベース接地
段を介して流れる差動出力電流に変換する増幅器含んで
いる。ベース接地段の一方の出力端子は、差動出力電圧
の一方を反転する反転分路帰還増幅器に接続されており
、この反転出力電圧は逆位相の他方の出力電圧と加算さ
れる。従って、差動入力信号の逆相成分が加算されてシ
ングル・エンド出力信号となり、差動入力信号の同相成
分がシングル・エンド出力信号から除去される。
段を介して流れる差動出力電流に変換する増幅器含んで
いる。ベース接地段の一方の出力端子は、差動出力電圧
の一方を反転する反転分路帰還増幅器に接続されており
、この反転出力電圧は逆位相の他方の出力電圧と加算さ
れる。従って、差動入力信号の逆相成分が加算されてシ
ングル・エンド出力信号となり、差動入力信号の同相成
分がシングル・エンド出力信号から除去される。
［実施例］
第１図は、本発明の信号変換回路の回路図を示している
。この回路は、２つの互いに逆相の入力信号から成る差
動信号をシングル・エンド出力信号に変換する多数の回
路段を含んでいる。これらの回路段を通過した出力信号
は、接地電位に対して測定され、２つの差動入力信号間
の差に対し゛Ｃ直線的な関係を有する。この変換回路の
差動入力段は、エミッタを抵抗器Ｒ１を介して共通接続
した１対の差動トランジスタ対Ｑ１及びＱ２を有する。
。この回路は、２つの互いに逆相の入力信号から成る差
動信号をシングル・エンド出力信号に変換する多数の回
路段を含んでいる。これらの回路段を通過した出力信号
は、接地電位に対して測定され、２つの差動入力信号間
の差に対し゛Ｃ直線的な関係を有する。この変換回路の
差動入力段は、エミッタを抵抗器Ｒ１を介して共通接続
した１対の差動トランジスタ対Ｑ１及びＱ２を有する。
トランジスタ対Ｑ１ 及びＱ２ の各エミッタは、トラ
ンジスタＱＩＯ及びＱｌｌ、電流設定抵抗器Ｒ６及びＲ
７、並びに負の電圧源ＶＥ８から成る電流源回路段に接
続している。トランジスタＱＩＯ及びＱｌｌは、トラン
ジスタＱ１ 及びＱ２ に必要な定常電流ＩＭを夫々供
給する。トランジスタＱ１ のベースは、入力信号＋Ｖ
ＩＮが印加される入力段の入力端子（１２）に接続して
おり、同様に、トランジスタＱ２ のベースも入力信号
−ＶＩＮが印加される入力段の入力端子（１４）に接続
している。従って、＋ＶＩＮ及び−ＶＩＮは差動入力信
号（ここでは電圧）を構成している。この差動電圧がト
ランジスタＱ１及びＱ２のベース・エミッタ接合及び抵
抗器Ｒ１の両端に印加され、差動出力電流＋１００及び
−ＩＤＯが発生する。従って、トランジスタＱ１及びＱ
２ の各コレクタ経路に流れる電流の総和は、第１図に
示されているように、夫々ＩＭ−！−ＩＤＯ及びＩＭ−
ＩＤＯになる。
ンジスタＱＩＯ及びＱｌｌ、電流設定抵抗器Ｒ６及びＲ
７、並びに負の電圧源ＶＥ８から成る電流源回路段に接
続している。トランジスタＱＩＯ及びＱｌｌは、トラン
ジスタＱ１ 及びＱ２ に必要な定常電流ＩＭを夫々供
給する。トランジスタＱ１ のベースは、入力信号＋Ｖ
ＩＮが印加される入力段の入力端子（１２）に接続して
おり、同様に、トランジスタＱ２ のベースも入力信号
−ＶＩＮが印加される入力段の入力端子（１４）に接続
している。従って、＋ＶＩＮ及び−ＶＩＮは差動入力信
号（ここでは電圧）を構成している。この差動電圧がト
ランジスタＱ１及びＱ２のベース・エミッタ接合及び抵
抗器Ｒ１の両端に印加され、差動出力電流＋１００及び
−ＩＤＯが発生する。従って、トランジスタＱ１及びＱ
２ の各コレクタ経路に流れる電流の総和は、第１図に
示されているように、夫々ＩＭ−！−ＩＤＯ及びＩＭ−
ＩＤＯになる。
差動入力段を出力信号から隔離する為の手段がトランジ
スタＱ１ 及びＱ２ のコレクタに接続されている。本
実施例では、電流利得が約１の広帯域特性を有する従来
のベース接地段がその隔離（アイソレーション）手段に
相当する。このベース接地段は、ベースが一定のベース
電圧Ｖ［３に夫々接続された１対のトランジスタ対Ｑ３
及びＱ４を含んでいる。トランジスタＱ３ 及びＱ４
のエミッタは、トランジスタＱ１ 及びＱ２ のコレク
タに夫々接続され、このベース接地段を介して差動出力
電流＋ＩＤＯ及び−ＩＤＯが信号変換回路の他の回路段
に供給される。トランジスタＱ４は、そのコレクタのシ
ングル・エンド出力電圧変化をトランジスタＱ２ のコ
レクタ電圧から隔離している。この隔離により、トラン
ジスタＱ２ のコレクタ・ベース間に生じるミラー効果
を最少にしている。これにより、トランジスタＱ１及び
Ｑ２ のコレクタ電圧に差動入力信号の電圧のバランス
が維持される。
スタＱ１ 及びＱ２ のコレクタに接続されている。本
実施例では、電流利得が約１の広帯域特性を有する従来
のベース接地段がその隔離（アイソレーション）手段に
相当する。このベース接地段は、ベースが一定のベース
電圧Ｖ［３に夫々接続された１対のトランジスタ対Ｑ３
及びＱ４を含んでいる。トランジスタＱ３ 及びＱ４
のエミッタは、トランジスタＱ１ 及びＱ２ のコレク
タに夫々接続され、このベース接地段を介して差動出力
電流＋ＩＤＯ及び−ＩＤＯが信号変換回路の他の回路段
に供給される。トランジスタＱ４は、そのコレクタのシ
ングル・エンド出力電圧変化をトランジスタＱ２ のコ
レクタ電圧から隔離している。この隔離により、トラン
ジスタＱ２ のコレクタ・ベース間に生じるミラー効果
を最少にしている。これにより、トランジスタＱ１及び
Ｑ２ のコレクタ電圧に差動入力信号の電圧のバランス
が維持される。
上述のように、差動出力電流＋１００及び−１００は、
トランジスタＱ１ 及びＱ２並びに抵抗器Ｒ１の両端間
に印加された入力信号電圧により生じた差動電流である
。差動電流及び差動入力段の特性により、差動出力電流
＋ＩＤＯ及び−１００は、絶対値が等しいが逆符号にな
っている。これらの差動電流は、トランジスタＱ３及び
Ｑ４から抵抗器Ｒ２及びＲ３を介して他の回路段に供給
される。しかし、抵抗器Ｒ２及びＲ３だけでは、トラン
ジスタＱ１及びＱ２ のベース・エミッタ接合間の電圧
損失の為に、入力信号を直線的に再生することは出来な
い。この損失を補償する為に、トランジスタＱ１及びＱ
２ に夫々整合したトランジスタＱ５及びＱ６のような
ＰＮ接合補償手段がこの変換回路には含まれている。ト
ランジスタＱ５ 及びＱ６ は、抵抗器Ｒ２及びＲ３に
夫々直列に接続され、トランジスタＱ１ 及びＱ２ の
ベース・エミッタ接合の両端の電圧を再生する。差動電
流＋ＩＤＯ及び−ＩＤＯは、抵抗器Ｒ２及びＲ３だけで
なくトランジスタＱ５及びＱ６のベース・エミッタ接合
にも流れる。
トランジスタＱ１ 及びＱ２並びに抵抗器Ｒ１の両端間
に印加された入力信号電圧により生じた差動電流である
。差動電流及び差動入力段の特性により、差動出力電流
＋ＩＤＯ及び−１００は、絶対値が等しいが逆符号にな
っている。これらの差動電流は、トランジスタＱ３及び
Ｑ４から抵抗器Ｒ２及びＲ３を介して他の回路段に供給
される。しかし、抵抗器Ｒ２及びＲ３だけでは、トラン
ジスタＱ１及びＱ２ のベース・エミッタ接合間の電圧
損失の為に、入力信号を直線的に再生することは出来な
い。この損失を補償する為に、トランジスタＱ１及びＱ
２ に夫々整合したトランジスタＱ５及びＱ６のような
ＰＮ接合補償手段がこの変換回路には含まれている。ト
ランジスタＱ５ 及びＱ６ は、抵抗器Ｒ２及びＲ３に
夫々直列に接続され、トランジスタＱ１ 及びＱ２ の
ベース・エミッタ接合の両端の電圧を再生する。差動電
流＋ＩＤＯ及び−ＩＤＯは、抵抗器Ｒ２及びＲ３だけで
なくトランジスタＱ５及びＱ６のベース・エミッタ接合
にも流れる。
これらトランジスタＱ５ 及びＱ６ のベース・エミッ
タ接合の両端には、トランジスタＱ１ 及びＱ２のベー
ス・エミッタ接合の両端の電圧損失に実質的に等しい補
償電圧が生じる。トランジスタＱ５及びＱ６を追加した
ことにより、出力信号の電圧は差動入力信号電圧の直線
的関数になる。第１図で、抵抗器Ｒ２及びＲ３の抵抗値
は、共に抵抗器Ｒ１の抵抗値の１／２であるので、トラ
ンジスタＱ５ 及びＱ６ のベース・エミッタ接合を共
に含め、入出力間の電圧利得が１の回路になっている。
タ接合の両端には、トランジスタＱ１ 及びＱ２のベー
ス・エミッタ接合の両端の電圧損失に実質的に等しい補
償電圧が生じる。トランジスタＱ５及びＱ６を追加した
ことにより、出力信号の電圧は差動入力信号電圧の直線
的関数になる。第１図で、抵抗器Ｒ２及びＲ３の抵抗値
は、共に抵抗器Ｒ１の抵抗値の１／２であるので、トラ
ンジスタＱ５ 及びＱ６ のベース・エミッタ接合を共
に含め、入出力間の電圧利得が１の回路になっている。
第３図を参照して後述するように、抵抗器Ｒ２及びＲ３
の値を堆加したり、直線性補償用のＰＮ接合を追加した
りすることにより、利得を他の値に調整することも出来
る。
の値を堆加したり、直線性補償用のＰＮ接合を追加した
りすることにより、利得を他の値に調整することも出来
る。
第２図は、トランジスタＱ５又はＱ６ のベース・エミ
ッタ接合の両端間で変化する入力電圧の関数として表し
た電圧利得（Ａｖ ＝ ＶＯＵＴ／ ＶＩＮ）のグラフ
である。ベース・エミッタ接合の両端の電圧のグラフは
、トランジスタＱ１ が遮断状態になる電圧−Ｖからト
ランジスタＱ２ が遮断状態になる電圧＋Ｖまで描かれ
ている。最も内側の曲線（１６）は、トランジスタＱ５
及びＱ６ のベース・エミッタ接合がない場合の電圧
利得Ａｖ の変化を表している。この曲線に於ける利得
（即ち、伝達関数）は、入力信号の電圧がＤＣ動作点に
比較的接近するまで縮小性（Ａｖ＜ １ ）である。信
号変換回路にトランジスタＱ５及びＱ６ を設けた場合
には、第２図の中央の曲線（１８）で示されているよう
に、利得Ａｖはずっと広い範囲で略１になり、直線性が
維持されている。この変換回路の前段の回路の縮小性を
補償する為に、変換回路の伝達関数を第２図の外側の曲
線（２０）で示されているような拡大性（Ａｖ＞ｌ）の
特性に調整しても良い。第１のトランジスタＱ５ 及び
Ｑ６ のベース・エミッタ接合の両端に生じる補償電圧
を調整する調整手段は、可変電圧を抵抗器Ｒ９及びＲＩ
Ｏの両端に印加して電流Ｉ ＬＩＮを発生する可変電圧
源ＶＬＩＮである。これらの電流Ｉ ＬＩＮ は、トラ
ンジスタＱ１ のコレクタ及びトランジスタＱ３ のエ
ミッタの接続点と、トランジスタＱ２ のコレクタ及び
トランジスタＱ４ のエミッタの接続点とに夫々供給さ
れる。トランジスタＱ１ 及びＱ２ のコレクタ電流１
００及びＩＭ は、夫々入力信号の電圧及び電流源トラ
ンジスタＱＩＯ及びＱｌｌの電流によって決まる。従っ
て、可変電圧源ＶＬＩＮ によって生じる電流ＩＬＩＮ
は、トランジスタＱ５ 及びＱ６ からトランジスタ
Ｑ３及びＱ４ のコレクタに流れ込む電流値に影響を与
える。この電流Ｉ ＬＩＮ の増加に応じて、トランジ
スタＱ５及びＱ６のベース・エミッタ接合を流れる電流
は減少する。同様に、抵抗器Ｒ９及びＲＩＯの電圧を調
整してトランジスタＱ３及びＱ４のエミッタに流れ込む
電流ニジＩＮを減少させると、トランジスタＱ３及びＱ
４ のベース・エミッタ接合を流れる差動出力電流は増
加する。これらの調整手段を設けたことにより、第１図
の変換回路の直線性を微調整することが可能になった。
ッタ接合の両端間で変化する入力電圧の関数として表し
た電圧利得（Ａｖ ＝ ＶＯＵＴ／ ＶＩＮ）のグラフ
である。ベース・エミッタ接合の両端の電圧のグラフは
、トランジスタＱ１ が遮断状態になる電圧−Ｖからト
ランジスタＱ２ が遮断状態になる電圧＋Ｖまで描かれ
ている。最も内側の曲線（１６）は、トランジスタＱ５
及びＱ６ のベース・エミッタ接合がない場合の電圧
利得Ａｖ の変化を表している。この曲線に於ける利得
（即ち、伝達関数）は、入力信号の電圧がＤＣ動作点に
比較的接近するまで縮小性（Ａｖ＜ １ ）である。信
号変換回路にトランジスタＱ５及びＱ６ を設けた場合
には、第２図の中央の曲線（１８）で示されているよう
に、利得Ａｖはずっと広い範囲で略１になり、直線性が
維持されている。この変換回路の前段の回路の縮小性を
補償する為に、変換回路の伝達関数を第２図の外側の曲
線（２０）で示されているような拡大性（Ａｖ＞ｌ）の
特性に調整しても良い。第１のトランジスタＱ５ 及び
Ｑ６ のベース・エミッタ接合の両端に生じる補償電圧
を調整する調整手段は、可変電圧を抵抗器Ｒ９及びＲＩ
Ｏの両端に印加して電流Ｉ ＬＩＮを発生する可変電圧
源ＶＬＩＮである。これらの電流Ｉ ＬＩＮ は、トラ
ンジスタＱ１ のコレクタ及びトランジスタＱ３ のエ
ミッタの接続点と、トランジスタＱ２ のコレクタ及び
トランジスタＱ４ のエミッタの接続点とに夫々供給さ
れる。トランジスタＱ１ 及びＱ２ のコレクタ電流１
００及びＩＭ は、夫々入力信号の電圧及び電流源トラ
ンジスタＱＩＯ及びＱｌｌの電流によって決まる。従っ
て、可変電圧源ＶＬＩＮ によって生じる電流ＩＬＩＮ
は、トランジスタＱ５ 及びＱ６ からトランジスタ
Ｑ３及びＱ４ のコレクタに流れ込む電流値に影響を与
える。この電流Ｉ ＬＩＮ の増加に応じて、トランジ
スタＱ５及びＱ６のベース・エミッタ接合を流れる電流
は減少する。同様に、抵抗器Ｒ９及びＲＩＯの電圧を調
整してトランジスタＱ３及びＱ４のエミッタに流れ込む
電流ニジＩＮを減少させると、トランジスタＱ３及びＱ
４ のベース・エミッタ接合を流れる差動出力電流は増
加する。これらの調整手段を設けたことにより、第１図
の変換回路の直線性を微調整することが可能になった。
抵抗器Ｒ２及びトランジスタＱ５ のベース・エミッタ
接合の両端に電流＋ＩＤＯによって生じる電圧を反転す
ることにより、電流−ＩＤＯによって抵抗器Ｒ３及びト
ランジスタＱ６のベース・エミッタ接合の両端に生じる
電圧と減算するのではなく加算するようにしなければな
らない。この反転は、トランジスタＱ９を含む分路帰還
増幅器を介して実行される。トランジスタＱ９ のエミ
ッタは接地され、ベースはトランジスタＱ３ のコレク
タと抵抗器Ｒ２間に接続されている。電流制限抵抗器Ｒ
５を介して電流を流すトランジスタＱ９ のコレクタは
、トランジスタＱ５ 及びＱ６ のベース電流も供給す
る。トランジスタＱ９のベース・エミッタＭ電圧は、接
地電位のような固定電圧によって一定になるので、トラ
ンジスタＱ３ のコレクタ電位を一定値に維持すると共
に、電流＋ＩＤＯの変化に応じてトランジスタＱ５ の
エミッタ電圧を直線的に変化させる。このことは、トラ
ンジスタＱ９ を含む帰還ループを辿れば理解出来よう
。例えば、入力電圧ＶＩＮが正方向に変化した場合、ト
ランジスタＱ１ のコレクタを流れる差動電流＋ＩＤＯ
が増加し、トランジスタＱ３ のコレクタ電圧が瞬間的
に降下する。この為、トランジスタＱ９ のベース・エ
ミッタ間電圧も降下し、トランジスタＱ９ のコレクタ
電流も減少する。トランジスタＱ９ のコレクタ電流が
減少するにつれてコレクタ電圧は上昇し、それによって
、トランジスタＱ５及びＱ６ のベース電圧が上昇する
。このベース電圧の上昇によりエミッタ電圧が上昇し、
抵抗器Ｒ２の両端の電圧は、電流＋１００の増加に一致
する値まで上昇する。
接合の両端に電流＋ＩＤＯによって生じる電圧を反転す
ることにより、電流−ＩＤＯによって抵抗器Ｒ３及びト
ランジスタＱ６のベース・エミッタ接合の両端に生じる
電圧と減算するのではなく加算するようにしなければな
らない。この反転は、トランジスタＱ９を含む分路帰還
増幅器を介して実行される。トランジスタＱ９ のエミ
ッタは接地され、ベースはトランジスタＱ３ のコレク
タと抵抗器Ｒ２間に接続されている。電流制限抵抗器Ｒ
５を介して電流を流すトランジスタＱ９ のコレクタは
、トランジスタＱ５ 及びＱ６ のベース電流も供給す
る。トランジスタＱ９のベース・エミッタＭ電圧は、接
地電位のような固定電圧によって一定になるので、トラ
ンジスタＱ３ のコレクタ電位を一定値に維持すると共
に、電流＋ＩＤＯの変化に応じてトランジスタＱ５ の
エミッタ電圧を直線的に変化させる。このことは、トラ
ンジスタＱ９ を含む帰還ループを辿れば理解出来よう
。例えば、入力電圧ＶＩＮが正方向に変化した場合、ト
ランジスタＱ１ のコレクタを流れる差動電流＋ＩＤＯ
が増加し、トランジスタＱ３ のコレクタ電圧が瞬間的
に降下する。この為、トランジスタＱ９ のベース・エ
ミッタ間電圧も降下し、トランジスタＱ９ のコレクタ
電流も減少する。トランジスタＱ９ のコレクタ電流が
減少するにつれてコレクタ電圧は上昇し、それによって
、トランジスタＱ５及びＱ６ のベース電圧が上昇する
。このベース電圧の上昇によりエミッタ電圧が上昇し、
抵抗器Ｒ２の両端の電圧は、電流＋１００の増加に一致
する値まで上昇する。
抵抗器Ｒ２及びトランジスタＱ５の両端の電圧が反転さ
れたので、抵抗器Ｒ２、トランジスタＱ５及びＱ６、並
びに抵抗器Ｒ３の両端の電圧を合計すると、実質的に入
力端子（１２）及び（１４）間の入力信号の電圧になる
。例えば、＋ＶＩＮが正方向に変化し、−ＶＩＮが負方
向に変化すると、−１００が減少するにつれて、トラン
ジスタＱ４のコレクタ電圧が上昇する。トランジスタＱ
６ のベース電圧は、トランジスタＱ５ のベース電圧
と共にトランジスタＱ９ による反転の為に上昇する。
れたので、抵抗器Ｒ２、トランジスタＱ５及びＱ６、並
びに抵抗器Ｒ３の両端の電圧を合計すると、実質的に入
力端子（１２）及び（１４）間の入力信号の電圧になる
。例えば、＋ＶＩＮが正方向に変化し、−ＶＩＮが負方
向に変化すると、−１００が減少するにつれて、トラン
ジスタＱ４のコレクタ電圧が上昇する。トランジスタＱ
６ のベース電圧は、トランジスタＱ５ のベース電圧
と共にトランジスタＱ９ による反転の為に上昇する。
このベース電圧の上昇によりトランジスタＱ６ のエミ
ッタ電圧が上昇する。次に、抵抗器Ｒ３の両端の電圧が
上昇するので、電圧が効果的に加算されたことになる。
ッタ電圧が上昇する。次に、抵抗器Ｒ３の両端の電圧が
上昇するので、電圧が効果的に加算されたことになる。
この電圧の加算結果はトランジスタＱ４のコレクタに出
力電圧として生じ、このコレクタ電圧は上記加算量だけ
ＤＣ動作点から変化している。この出力電圧は、低出力
インピーダンスのエミッタ・フォロア型トランジスタＱ
１２のベースに印加される。
力電圧として生じ、このコレクタ電圧は上記加算量だけ
ＤＣ動作点から変化している。この出力電圧は、低出力
インピーダンスのエミッタ・フォロア型トランジスタＱ
１２のベースに印加される。
トランジスタＱ５ のベース電圧がトランジスタＱ９
によって反転されているので、この変換回路の同相分除
去比も極めて良好になる。例えば、十ＶＩＮ及び−ＶＩ
Ｎが両方共上昇した場合には、トランジスタＱ５ のベ
ース電圧が上昇する一方で、トランジスタＱ６及び抵抗
器Ｒ３の両端の電圧も同じ値だけ増加している。この結
果、同相信号成分は除去され、トランジスタＱ４のコレ
クタの出力電圧は変化しない。
によって反転されているので、この変換回路の同相分除
去比も極めて良好になる。例えば、十ＶＩＮ及び−ＶＩ
Ｎが両方共上昇した場合には、トランジスタＱ５ のベ
ース電圧が上昇する一方で、トランジスタＱ６及び抵抗
器Ｒ３の両端の電圧も同じ値だけ増加している。この結
果、同相信号成分は除去され、トランジスタＱ４のコレ
クタの出力電圧は変化しない。
トランジスタＱ９ は、定常出力電圧、即ち、トランジ
スタＱ１２のＤＣ動作点の電圧も予め定めた値に維持す
る。トランジスタＱ１２はトランジスタＱ９ と特性が
整合していることが望ましい。この動作点は、トランジ
スタＱ１２の出力端子に接続される他のＩＣの動作点と
一致するように選択されるのが普通である。本実施例で
は、トランジスタＱ９のベースのＤＣ動作点の電圧は、
接地電位より１つのベース・エミッタ間電圧だけ高い値
である。この電圧からトランジスタＱ５ のベース・エ
ミッタ間電圧だけ上昇し、それからトランジスタＱ６及
びＱ１２の２つ分のベース・エミッタ間電圧だけ降下し
てトランジスタＱ１２の出力端子のＤＣ動作点電圧にな
る。従って、この電圧経路により、トランジスタＱ１２
のＤＣ出力電圧は接地電位に設定される。しかし、トラ
ンジスタＱ９ のエミッタ電圧を調整すれば、トランジ
スタＱ１２のエミッタのＤＣ動作点の電圧を任意に調整
し得ることに留意されたい。
スタＱ１２のＤＣ動作点の電圧も予め定めた値に維持す
る。トランジスタＱ１２はトランジスタＱ９ と特性が
整合していることが望ましい。この動作点は、トランジ
スタＱ１２の出力端子に接続される他のＩＣの動作点と
一致するように選択されるのが普通である。本実施例で
は、トランジスタＱ９のベースのＤＣ動作点の電圧は、
接地電位より１つのベース・エミッタ間電圧だけ高い値
である。この電圧からトランジスタＱ５ のベース・エ
ミッタ間電圧だけ上昇し、それからトランジスタＱ６及
びＱ１２の２つ分のベース・エミッタ間電圧だけ降下し
てトランジスタＱ１２の出力端子のＤＣ動作点電圧にな
る。従って、この電圧経路により、トランジスタＱ１２
のＤＣ出力電圧は接地電位に設定される。しかし、トラ
ンジスタＱ９ のエミッタ電圧を調整すれば、トランジ
スタＱ１２のエミッタのＤＣ動作点の電圧を任意に調整
し得ることに留意されたい。
この信号変換回路の応答の直線性を更に改善する為には
、トランジスタＱ９を定電流で動作させて、トランジス
タＱ９ のベース・エミッタ間電圧の変化によって生じ
る誤差電圧の発生を防ぐべきである。トランジスタＱ９
のコレクタに一端を接続した抵抗器Ｒ５から一定な電
流が供給される。
、トランジスタＱ９を定電流で動作させて、トランジス
タＱ９ のベース・エミッタ間電圧の変化によって生じ
る誤差電圧の発生を防ぐべきである。トランジスタＱ９
のコレクタに一端を接続した抵抗器Ｒ５から一定な電
流が供給される。
抵抗器Ｒ２、Ｒ３及びＲ４の抵抗値を等しく設定し、ト
ランジスタＱ６ のコレクタをトランジスタＱ７ のエ
ミッタと抵抗器Ｒ５の接続点に接続することにより、抵
抗器Ｒ５の両端の電圧を略一定に保っている。さて、ト
ランジスタＱ９ のコレクタ電圧及びトランジスタＱ５
のベース電圧は、電流＋ＩＤＯの増加量ΔＩＤＯに伴い
等しく増加し、その増加電圧ΔＶは次式（１）で表され
る。
ランジスタＱ６ のコレクタをトランジスタＱ７ のエ
ミッタと抵抗器Ｒ５の接続点に接続することにより、抵
抗器Ｒ５の両端の電圧を略一定に保っている。さて、ト
ランジスタＱ９ のコレクタ電圧及びトランジスタＱ５
のベース電圧は、電流＋ＩＤＯの増加量ΔＩＤＯに伴い
等しく増加し、その増加電圧ΔＶは次式（１）で表され
る。
ΔＶ＝Δ１００（Ｒ２）＋ΔＶ［１ＩＥ５ ・・・
・（１）ここで、ΔＶＢε５はトランジスタＱ５ のベ
ース・エミッタ間電圧の変化量である。トランジスタＱ
６のコレクタ電流も入力信号に応じて同じ量だけ減少（
即ち、−Δ１００）するので、トランジスタＱ７及び抵
抗器Ｒ４の両端の電圧の減少電圧−ΔＶは次式（２）で
表される。
・（１）ここで、ΔＶＢε５はトランジスタＱ５ のベ
ース・エミッタ間電圧の変化量である。トランジスタＱ
６のコレクタ電流も入力信号に応じて同じ量だけ減少（
即ち、−Δ１００）するので、トランジスタＱ７及び抵
抗器Ｒ４の両端の電圧の減少電圧−ΔＶは次式（２）で
表される。
一ΔＶ＝−Δ１００（Ｒ４）＋Δ■ＢＥ７−・・（２）
ここで、ΔＶ ８６７ はトランジスタＱ７ のベース
・エミッタ間電圧の変化量である。抵抗器Ｒ２及びＲ４
の値は等しく、電流＋ＩＤＯ及び−ＩＤＯは絶対値が等
しく符号が逆なので、抵抗器Ｒ５の両端の電圧は略一定
値に維持される。従って、抵抗器Ｒ５からトランジスタ
Ｑ９ に供給される電流も一定になる。
ここで、ΔＶ ８６７ はトランジスタＱ７ のベース
・エミッタ間電圧の変化量である。抵抗器Ｒ２及びＲ４
の値は等しく、電流＋ＩＤＯ及び−ＩＤＯは絶対値が等
しく符号が逆なので、抵抗器Ｒ５の両端の電圧は略一定
値に維持される。従って、抵抗器Ｒ５からトランジスタ
Ｑ９ に供給される電流も一定になる。
この変換回路の自己加熱による熱歪も各部の電圧及び電
流に影響を与える。電圧及び電流の同時変化に起因する
歪みは、非直線歪みの原因になるが、電流変化に伴う電
圧のみの変化は直線的である。この変換回路では、トラ
ンジスタＱ９及びＱ１２は一定な電流で動作するので、
両トランジスタによって生じる歪みは直線的に変化する
。また、歪みの主な発生源はトランジスタＱ５及びＱ６
である。何故なら、差動電流＋ＩＤＯ及び−ＩＤＯがこ
れらのトランジスタを流れる際に変化し、それが出力電
圧の歪みを発生するからである。トランジスタＱ５及び
Ｑ６のコレクタ・ベース間を一定に維持するために、ト
ランジスタＱ５及びＱ６を所謂「ブートストラッピング
」することにより、歪みを電流に比例させることが出来
る。トランジスタＱ６ をブートストラッピングする為
に、トランジスタＱ６のコレクタ及びベース間に両端の
電圧が一定に維持されている抵抗器Ｒ５が接続されてい
る。トランジスタＱ５ をブートストラッピングするの
は、トランジスタＱ７ 及びＱ８ である。トランジス
タＱ８ は、電圧源ｖＣＣに接続されており、トランジ
スタＱ５ のコレクタ電圧を供給する。ダイオード接続
のトランジスタＱ７ は、抵抗器Ｒ４及びＲ５間に接続
され、電圧源ｖＣＣからの電流経路上のダイオードとし
て機能する。トランジスタＱ７ のベース・エミッタ間
電圧により、トランジスタＱ８のベース電圧はダイオー
ド１個分の電圧だけＱ６ のコレクタ及び抵抗器Ｒ５の
接続点の電圧より高くなっている。トランジスタＱ５
のコレクタ電圧は、トランジスタＱ８ のベース・エミ
ッタ間電圧によりトランジスタＱ８ のベースよリタイ
オード１個分の電圧だけ低くなっているので、Ｑ５ の
コレクタ電圧は、トランジスタＱ６ のコレクタと抵抗
器Ｒ５の接続点の電圧に等しくなる。
流に影響を与える。電圧及び電流の同時変化に起因する
歪みは、非直線歪みの原因になるが、電流変化に伴う電
圧のみの変化は直線的である。この変換回路では、トラ
ンジスタＱ９及びＱ１２は一定な電流で動作するので、
両トランジスタによって生じる歪みは直線的に変化する
。また、歪みの主な発生源はトランジスタＱ５及びＱ６
である。何故なら、差動電流＋ＩＤＯ及び−ＩＤＯがこ
れらのトランジスタを流れる際に変化し、それが出力電
圧の歪みを発生するからである。トランジスタＱ５及び
Ｑ６のコレクタ・ベース間を一定に維持するために、ト
ランジスタＱ５及びＱ６を所謂「ブートストラッピング
」することにより、歪みを電流に比例させることが出来
る。トランジスタＱ６ をブートストラッピングする為
に、トランジスタＱ６のコレクタ及びベース間に両端の
電圧が一定に維持されている抵抗器Ｒ５が接続されてい
る。トランジスタＱ５ をブートストラッピングするの
は、トランジスタＱ７ 及びＱ８ である。トランジス
タＱ８ は、電圧源ｖＣＣに接続されており、トランジ
スタＱ５ のコレクタ電圧を供給する。ダイオード接続
のトランジスタＱ７ は、抵抗器Ｒ４及びＲ５間に接続
され、電圧源ｖＣＣからの電流経路上のダイオードとし
て機能する。トランジスタＱ７ のベース・エミッタ間
電圧により、トランジスタＱ８のベース電圧はダイオー
ド１個分の電圧だけＱ６ のコレクタ及び抵抗器Ｒ５の
接続点の電圧より高くなっている。トランジスタＱ５
のコレクタ電圧は、トランジスタＱ８ のベース・エミ
ッタ間電圧によりトランジスタＱ８ のベースよリタイ
オード１個分の電圧だけ低くなっているので、Ｑ５ の
コレクタ電圧は、トランジスタＱ６ のコレクタと抵抗
器Ｒ５の接続点の電圧に等しくなる。
この結果、トランジスタＱ５及びＱ６ のコレクタ・ベ
ース間の電圧は一定になり、これらのトランジスタによ
り生じる熱歪は、夫々ベース・エミ・ツタ間を流れる差
動電流に比例して変化するので非直線歪は生じない。
ース間の電圧は一定になり、これらのトランジスタによ
り生じる熱歪は、夫々ベース・エミ・ツタ間を流れる差
動電流に比例して変化するので非直線歪は生じない。
この直線的な熱歪は、電流源トランジスタＱＩＯ及びＱ
ｌｌのような、入力信号に応じた熱歪補償手段によって
補償される。例えば、トランジスタＱＩＯが発生した歪
みによる電流＋ＩＤＯの増加によって抵抗器Ｒ２の両端
電圧が増加し、トランジスタＱ５のエミッタ電圧を上昇
させる。同様に、トランジスタＱ５の熱歪の増加による
電流＋ＩＤＯの歪みは、トランジスタＱ５ のエミッタ
電圧を同じ値だけ降下させるように働く。従って、両ト
ランジスタにより発生する熱歪は逆相で絶対値が等しく
互いに打ち消されてしまう。トランジスタＱＩＯ及びＱ
ｌｌのエミッタ間に接続された抵抗器Ｒ８は、可変抵抗
器か或いは予め選択された値の抵抗器であり、インピー
ダンスを可変することにより発生する熱歪の量を調整し
得る。可変抵抗器として抵抗値を調整することにより、
例えばトランジスタＱ９及びＱ１２のベース・エミッタ
間に起因するような、回路内の他の場所で発生する熱歪
を相殺することも出来る。
ｌｌのような、入力信号に応じた熱歪補償手段によって
補償される。例えば、トランジスタＱＩＯが発生した歪
みによる電流＋ＩＤＯの増加によって抵抗器Ｒ２の両端
電圧が増加し、トランジスタＱ５のエミッタ電圧を上昇
させる。同様に、トランジスタＱ５の熱歪の増加による
電流＋ＩＤＯの歪みは、トランジスタＱ５ のエミッタ
電圧を同じ値だけ降下させるように働く。従って、両ト
ランジスタにより発生する熱歪は逆相で絶対値が等しく
互いに打ち消されてしまう。トランジスタＱＩＯ及びＱ
ｌｌのエミッタ間に接続された抵抗器Ｒ８は、可変抵抗
器か或いは予め選択された値の抵抗器であり、インピー
ダンスを可変することにより発生する熱歪の量を調整し
得る。可変抵抗器として抵抗値を調整することにより、
例えばトランジスタＱ９及びＱ１２のベース・エミッタ
間に起因するような、回路内の他の場所で発生する熱歪
を相殺することも出来る。
第３図は、本発明による信号変換回路の利得を２倍に設
定した第２の好適実施例を示している。
定した第２の好適実施例を示している。
第３図に於いても第１図に対応する部品には同一の参照
番号を付して示している。抵抗器Ｒ２及びＲ３の抵抗値
は第１図の場合の２倍に設定されている。トランジスタ
Ｑ１ 及びＱ２ のベース・エミッタ間の電圧損失が２
倍になるので、ＰＮ接合の補償電圧も２倍にする必要が
ある。この為、トランジスタＱ１３及びＱ１４の直線性
補償用ＰＮ接合が追加されている。抵抗器Ｒ１２及びＲ
１３は、トランジスタＱ１乃至Ｑ４のα損失を補償する
ために設けられており、トランジスタのαに対して、こ
の変換回路の利得の依存度を減少させている。トランジ
スタＱ６ は、トランジスタＱ６Ａ及び０６Ｂの２つに
分割され、トランジスタＱ５ の「ブートストラッピン
グ」とトランジスタＱ９への帰還とを分離させている。
番号を付して示している。抵抗器Ｒ２及びＲ３の抵抗値
は第１図の場合の２倍に設定されている。トランジスタ
Ｑ１ 及びＱ２ のベース・エミッタ間の電圧損失が２
倍になるので、ＰＮ接合の補償電圧も２倍にする必要が
ある。この為、トランジスタＱ１３及びＱ１４の直線性
補償用ＰＮ接合が追加されている。抵抗器Ｒ１２及びＲ
１３は、トランジスタＱ１乃至Ｑ４のα損失を補償する
ために設けられており、トランジスタのαに対して、こ
の変換回路の利得の依存度を減少させている。トランジ
スタＱ６ は、トランジスタＱ６Ａ及び０６Ｂの２つに
分割され、トランジスタＱ５ の「ブートストラッピン
グ」とトランジスタＱ９への帰還とを分離させている。
この「ブートストラッピング」の変更により、分路帰還
回路段のＤＣ動作条件の自由度を格段に改善することが
出来る。トランジスタＱ６Ｂは、電圧源ＶＣＣ及び抵抗
器Ｒ１１を含む別の手段によりバイアスされている。
回路段のＤＣ動作条件の自由度を格段に改善することが
出来る。トランジスタＱ６Ｂは、電圧源ＶＣＣ及び抵抗
器Ｒ１１を含む別の手段によりバイアスされている。
以上本発明の好適実施例について説明したが、本発明は
ここにお（明した実施例のみに限定されるものではなく
、本発明の要旨を逸脱する事なく必要に応じて種々の変
形及び変更を実施し得る事は当業者には明らかである。
ここにお（明した実施例のみに限定されるものではなく
、本発明の要旨を逸脱する事なく必要に応じて種々の変
形及び変更を実施し得る事は当業者には明らかである。
［発明の効果］
本発明の信号変換回路によれば、差動入力段のＰＮ接合
に起因する非直線性を補償するＰＮ接合補償手段と、こ
のＰＮ接合補償手段の電流を調整する調整手段とを設け
ることにより、シングル・エンド出力信号の非直線性を
補償すると共に回路の伝速関数を任意に調整し得る。ま
た、ＰＮ補ｔｉｆ手段が発生する熱歪の非直線性を補償
するブートストランピング手段と、これによって補償さ
れたＰＮ補償手段の直線的な歪を相殺する熱歪補償手段
とを設けることにより、シングル・エンド出力信号の歪
を完全に除去し得る。更に、差動入力段の差動出力信号
の一方を反転させ、他方の差動出力信号に加算させるこ
とによりシングル・エンド出力信号を発生させているの
で、従来より格段に効率が改善され、電力消費量を最少
に抑制することが出来る。
に起因する非直線性を補償するＰＮ接合補償手段と、こ
のＰＮ接合補償手段の電流を調整する調整手段とを設け
ることにより、シングル・エンド出力信号の非直線性を
補償すると共に回路の伝速関数を任意に調整し得る。ま
た、ＰＮ補ｔｉｆ手段が発生する熱歪の非直線性を補償
するブートストランピング手段と、これによって補償さ
れたＰＮ補償手段の直線的な歪を相殺する熱歪補償手段
とを設けることにより、シングル・エンド出力信号の歪
を完全に除去し得る。更に、差動入力段の差動出力信号
の一方を反転させ、他方の差動出力信号に加算させるこ
とによりシングル・エンド出力信号を発生させているの
で、従来より格段に効率が改善され、電力消費量を最少
に抑制することが出来る。
第１図は、本発明による信号変換回路の１実施例の回路
図、第２図は、第１図の回路の電圧利得を差動入力電圧
の関数として表したグラフを示す線図、第３図は、本発
明の他の実施例の回路図である。 Ｑｌ 及びＱ２ は差動入力段、Ｑ５及びＱ６ はＰＮ
接合補償手段、ＶＬＩＮ ハ調整手段、Ｑ７ 、Ｑ８及
びＲ５はブートストラッピング手段、ＱＩＯ及びＱｌｌ
は熱歪補償手段である。 代 理 人 伊 藤 真向
松 隈 秀 盛ＣＣ 利得 ＦＩＧ、２
図、第２図は、第１図の回路の電圧利得を差動入力電圧
の関数として表したグラフを示す線図、第３図は、本発
明の他の実施例の回路図である。 Ｑｌ 及びＱ２ は差動入力段、Ｑ５及びＱ６ はＰＮ
接合補償手段、ＶＬＩＮ ハ調整手段、Ｑ７ 、Ｑ８及
びＲ５はブートストラッピング手段、ＱＩＯ及びＱｌｌ
は熱歪補償手段である。 代 理 人 伊 藤 真向
松 隈 秀 盛ＣＣ 利得 ＦＩＧ、２
Claims (1)
- 【特許請求の範囲】 １、差動入力信号をシングル・エンド出力信号に変換す
る信号変換回路において、 ＰＮ接合を含む差動入力段と、 該差動入力段のＰＮ接合の両端の電圧損失を補償する電
圧を発生し、上記シングル・エンド出力信号を上記差動
入力信号に対して直線的に変化させる為の、上記差動入
力段のＰＮ接合に整合したＰＮ接合補償手段と、 該ＰＮ接合補償手段に流れる電流を調整することにより
上記ＰＮ接合補償手段の両端に発生する補償電圧を調整
する調整手段とを具えることを特徴とする信号変換回路
。 ２、差動入力信号をシングル・エンド出力信号に変換す
る信号変換回路において、 ＰＮ接合を含む差動入力段と、 該差動入力段のＰＮ接合の両端の電圧損失を補償する電
圧を発生し、上記シングル・エンド出力信号を上記差動
入力信号に対して直線的に変化させる為の、上記差動入
力段のＰＮ接合に整合したＰＮ接合補償手段と、 該ＰＮ接合補償手段の発生する熱歪を上記差動入力信号
に対して直線的に変化するように補償するブートストラ
ッピング手段と、 上記ＰＮ接合補償手段の熱歪と絶対値が等しく逆相の熱
歪を発生する熱歪補償手段とを具えることを特徴とする
信号変換回路。 ３、差動入力信号をシングル・エンド出力信号に変換す
る信号変換回路において、 上記差動入力信号を構成している２つの入力信号を受け
る差動入力段と、 該差動入力段の差動出力の一方を反転した信号と、上記
差動入力段の差動出力の他方の信号とを加算して上記シ
ングル・エンド出力信号を発生する出力回路手段とを具
え、 上記２つの入力信号間の逆相成分が上記シングル・エン
ド出力信号として加算され、上記２つの入力信号の同相
成分が上記シングル・エンド出力信号から除去されるこ
とを特徴とする信号変換回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US41382 | 1987-04-22 | ||
| US07/041,382 US4755766A (en) | 1987-04-22 | 1987-04-22 | Differential to single-ended converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63283307A true JPS63283307A (ja) | 1988-11-21 |
| JPH0783219B2 JPH0783219B2 (ja) | 1995-09-06 |
Family
ID=21916213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63099272A Expired - Lifetime JPH0783219B2 (ja) | 1987-04-22 | 1988-04-21 | 信号変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4755766A (ja) |
| EP (1) | EP0288303B1 (ja) |
| JP (1) | JPH0783219B2 (ja) |
| DE (1) | DE3854748D1 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8149062B2 (en) | 2000-09-12 | 2012-04-03 | Black Sand Technologies, Inc. | Power amplifier circuitry having inductive networks |
| US6549071B1 (en) | 2000-09-12 | 2003-04-15 | Silicon Laboratories, Inc. | Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US6573802B2 (en) * | 2000-11-30 | 2003-06-03 | Intersil Americas Inc. | Single-ended to differential and differential to single-ended conversion using a common mode shunt |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US7667916B1 (en) | 2004-04-26 | 2010-02-23 | Marvell International Ltd. | Signal conversion system and method |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US7504886B2 (en) * | 2006-09-11 | 2009-03-17 | Lecroy Corporation | Thermal tail compensation |
| US7514997B2 (en) * | 2006-09-11 | 2009-04-07 | Lecroy Corporation | Common mode regulation for thermal tail compensation |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| EP2329594A4 (en) * | 2008-09-11 | 2014-02-19 | Thomas Rogoff Audio Pty Ltd | LOW DISTORTION CASCODE AMPLIFIER CIRCUIT |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760414U (ja) * | 1980-09-26 | 1982-04-09 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5925407A (ja) * | 1982-07-31 | 1984-02-09 | Sony Corp | 演算増幅回路 |
| IT1212748B (it) * | 1983-06-03 | 1989-11-30 | Ates Componenti Elettron | Stadio differenziale perfezionato, in particolare per filtri attivi. |
| US4605906A (en) * | 1985-01-28 | 1986-08-12 | Gould Instruments, Ltd. | Differential pair amplifier enhancement circuit |
-
1987
- 1987-04-22 US US07/041,382 patent/US4755766A/en not_active Expired - Lifetime
-
1988
- 1988-04-21 JP JP63099272A patent/JPH0783219B2/ja not_active Expired - Lifetime
- 1988-04-22 DE DE3854748T patent/DE3854748D1/de not_active Expired - Lifetime
- 1988-04-22 EP EP88303652A patent/EP0288303B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5760414U (ja) * | 1980-09-26 | 1982-04-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0288303A2 (en) | 1988-10-26 |
| DE3854748D1 (de) | 1996-01-18 |
| EP0288303A3 (en) | 1989-06-14 |
| US4755766A (en) | 1988-07-05 |
| JPH0783219B2 (ja) | 1995-09-06 |
| EP0288303B1 (en) | 1995-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63283307A (ja) | 信号変換回路 | |
| JPS6327912A (ja) | 基準電圧発生回路 | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| JPS62222704A (ja) | 広帯域帰還増幅器 | |
| US5001372A (en) | Circuitry for making a differential output single-ended | |
| US6054897A (en) | Differential amplifier constituted of bipolar transistors | |
| US4605906A (en) | Differential pair amplifier enhancement circuit | |
| US5471132A (en) | Logarithmic and exponential converter circuits | |
| JPH04369107A (ja) | 差動増幅器 | |
| US5113146A (en) | Amplifier arrangement | |
| KR890004771B1 (ko) | 차동 증폭기 | |
| JP2748017B2 (ja) | リニア広帯域差動増幅器 | |
| US4385364A (en) | Electronic gain control circuit | |
| US6060870A (en) | Voltage-to-current converter with error correction | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| US4491803A (en) | Current-limiting mechanism for a precision differential amplifier | |
| JPH04245707A (ja) | 歪補償回路 | |
| US4439745A (en) | Amplifier circuit | |
| US4356455A (en) | Amplifier | |
| JP3406813B2 (ja) | 非線形歪み補正機能を有する半導体集積回路 | |
| JPS644685B2 (ja) | ||
| KR19990030039A (ko) | 대칭 신호를 비대칭 신호로 변환하는 장치 | |
| KR830002320B1 (ko) | 신호 가산회로 | |
| KR830001934B1 (ko) | 푸쉬풀(push-pull)형 증폭회로 | |
| JPS6311765Y2 (ja) |