JPS63266928A - デイジタル・アナログ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ディジタル・データとリファレンス’ｍｉと
を入力してその積の値を電流として出力する乗算型のデ
ィジタル・アナログ変換器に関し、特にその分解能の向
上を図ったものである。

〈従来の技術〉 一般的に、第３図に示すようなディジタル・アナログ変
換器が知られている。

この図に示すディジタル・アナログ変換器は、乗算型の
ディジタル・アナログ変換部１と演算増幅Ｗ２より構成
される。

ディジタル・アナ［１グ変換部１において、正リファレ
ンス端子Ｖｒ＋には基準電圧Ｖｕｘから抵抗ｒ１を介し
てリファレンス電流１ｒが与えられる一方、例えば８ビ
ツト・ディジタル・データＤがうえられる。更に演算増
幅Ｂ２について、正入力端子はグラウンド、負入力端子
はディジタル・アナログ変換部１の出力端子と負帰還抵
抗ｒ２が接続される。

このようなディジタル・アナログ変換器は、変換すべき
ディジタル・データＤとリファレンス電流１ｒとを乗算
し、演粋増幅器２側からその積に対応する出力電流値［
胛を引き込み、その出力端子Ｖｏｕｔの電圧変化により
所望のディジタル・アナログ変換出力を得る。

このようなディジタル・アナログ変換器を用いて変換を
行なう場合、リファレンス１！流■ｒｍち基準電圧Ｖ　
ｔｎの値を変化させることによって出力電圧Ｖａｕｔの
レンジを調節することができる。

換言すると、この構成では、 出力電圧ｖａ−ｒｒ−Ｄ−ｒ２ −Ｖｔｎ″″Ｄ０ｒ２／ｒ＋ で表わされ、あるリファレンス電流１ｒによって規定さ
れた出力電圧レンジに対して、与えられるディジタル・
データＤはそのレンジ全体をカバーする。即ち、第４図
のグラフ■に示すように、基準電圧Ｖｔｎの値を変化さ
せることによりディジタル・データＤｏ〜１００％（８
ビツト・データの場合Ｄ−０〜２５５）に対応する出力
電圧Ｖｏｕｔのレンジαを変えることができる。

ここで、ディジタル・データＤについてその変化範囲を
例えば５０〜１００％の範囲とすれば充分な場合がある
。このような装置どして例えば、エリア・センサ、ライ
ン・センサ等が用いられる撮像装置のシェーディング補
正回路が挙げられる。

このシェーディング補正回路は、エリア・センサ、ライ
ン・センサを構成する複数のセンサ素子について、出力
振幅の繰り返し波形を記憶し、その特性の不均一と光学
系のため発生する各々のセンサ素子の出力電圧の振幅の
歪みを補正するものである。

このような回路において、光学系の光源の明るさの変動
等の外乱により、出力電圧Ｖｃｕｔもこの外乱に応じて
出力電圧レンジを調整する必要がある。

このとき、基準電圧Ｖ　ｔｎを変化させれば出力電圧レ
ンジαも変化するが、このような回路では出力電圧レン
ジαがディジタル・データＤ−０〜１００％に対応し、
ディジタル・データＤ−０〜５０％（Ｄ−０〜１２８）
　ｋ：、対応する出力電圧Ｖ　ｏｕｔのレンジαが全く
無駄となる。

これを解決するために、ディジタル・データＤ−５０％
に対応する新たなディジタル・データＤ’−０％、Ｄ−
１００％に対応するディジタル・データＤ’−１００％
を作成し、演算増幅器２の正入力端子にバイアス電圧Ｖ
ａを加え、適当に回路定数を設定すれば入力されたディ
ジタル・データＤ′について第４図のグラフ■に示すレ
ンジβが対応し、分解能を良くすることができる。

しかし、この場合、基準電圧Ｖｕｒの値を変化させると
レンジβが変化するが、これとともにディジタル・デー
タｏ’　−ｏの出力電圧Ｖａも変化しなければならない
が、ディジタル・データＤ’−〇のとき、常にＶ戟−Ｖ
ａである。

即ち、入力されるディジタル・データＤ′について全体
的な出力電圧レンジβを変えることができないという欠
点があった。

〈発明が解決しようとする問題点〉 本発明が解決しようとする問題は、乗算型ディジタル・
アナログ変換装訂を用いたディジタル・アナログ変換器
において、外乱に応じてリファレンス電流を変えた場合
にこれに対応して出力電圧レンジも変更できるようにす
ることであり、かつディジタル・アナログ変換動作の分
解能を向上させることを目的とする。

く問題を解決するための手段〉 以上の問題を解決した本発明は、基準電圧源に接続され
る第１の抵抗と第２の抵抗よりなる直列抵抗回路と、 この直列抵抗回路が正リファレンス端子に接続。

され、この正リファレンス端子に供給されるリファレン
ス電流と入力されるディジタル・データとを１ｔＷして
その積に対応する電流を出力端子に引き込むディジタル
・アナ１コグ変換部と、正入力端子は前記第１の抵抗と
前記第２の抵抗との接続点に接続され、負入力端子は前
記ディジタル・アナログ変換部の出力端子と負帰還抵抗
とが接続され、前記入力されたディジタル・データに対
応する電圧を出力する演算増幅器とからなるディジタル
・アナログ変換器である。

く作用〉 本発明のディジタル・アナログ変換器は、リファレンス
電流を変えた場合に、この変更値に応じて出力電圧の最
低値が変化するとともに、ディジタル・アナログ変換出
力もリファレンス電流に比例して変化づ゛る。

〈実施例〉 第１図に本発明を実施したディジタル・アナログ変換器
の構成を表わす。

この図において、１は前述した８ビツトのディジタル・
データＤ′　（０〜２５５）が与えられる乗算型ディジ
タル・アナログ変換部、２は通常の演算増幅器、Ｒ＋　
、Ｒ２は基準電圧Ｖｕｚに接続される直列抵抗回路であ
る。

直列抵抗回路Ｒ＋　ｒ　Ｒ２はディジタル・アナログ変
換部１の正リファレンス端子ｖｒ＋に接続されてリファ
レンス１！流１ｒを与え、また、抵抗Ｒ１とＲ２の接続
点は演算増幅器２の正入力端子に接続される。

演算増幅器２の負入力端子は、ディジタル・アナログ変
換部１の出力端子と負帰還抵抗Ｒ３が接続され、ディジ
タル・アナログ変−換部１は出力電流［Ｕを引き込み、
演算増幅器２から所望の変換電圧Ｖｏｕｔが出力される
。

さて、このようなディジタル・アナログ変換器の動作を
次に説明づる。

ディジタル・アナログ変換部１の正リファレンス端子Ｖ
ｒ十はグラウンド・レベルであるから、リファレンス電
流１ｒは、 Ｉｒ−Ｖｔｎ／（Ｒ＋　　　−ト　Ｒ２）　　　　　　
　　　　　　　　　　　”・　（１）と表わされる。

また演郷増幅Ｖ！ｈ２の正入力端子の電圧値は、Ｒ２・
　Ｖｒｎ／（Ｒ雷　＋　Ｒ２） と表わされる。

更に、出力電流値■咽は、 Ｉａ＝　Ｉｒ　−Ｄ’　／２５６　　　　　　−（２）
と表わされる。

演算増幅器２の出力電圧Ｖａは、 Ｖａ＝Ｒａ　”　Ｖｔｎ／　（Ｒ＋　＋Ｒ２）＋■顛・
Ｒコ　・・・（３） で表わされる。

ここで（３）式に（＋）、（２）式を代入すると、次式
が得られる。

Ｖａ−（Ｖｔｎ／　（Ｒ１＋Ｒ２）） ・　（Ｒ２＋　　（Ｒ３・Ｄ’／２５６））　　・−（
４）（４）式は、基準電圧Ｖ　ｔｎとディジタル・デー
タＤ′を入力して電圧ｖ　ｏｕｔを出力する関係を表わ
す。

出力電圧Ｖｏｕｔは、基準電圧Ｖ　ｔｎに対して正比例
、ディジタル・データＤ′に対しては一次関数となって
いる。

この関係を第２図のグラフに表わす。このグラフは第１
図の回路において、ディジタル・データＤ’　−０とＤ
’　−２５５の場合における基準電圧ｖ　ｔｎと出力電
圧Ｖ　ｏｕｔとの関係を表わしたものである。

例えば基準電圧値Ｖ　ｔｎがｖｌの場合、与えられたデ
ィジタル・データＤ′について、その出力電圧範囲はＡ
となる。この例は、ディジタル・データＤ’−０に対応
する出力電圧値を、ディジタル・データＤ’　−２５５
に対応する出力電圧値の５０％ど回路内の定数を設定し
ている。

このとさ、ディジタル・データＤ’　−８０の出力電圧
値はＶａである。更に、外乱により基準電圧ｖ【ｒＬを
ｖ２に変化させた場合、出力電圧Ｖａの範囲はＢとなり
、同じディジタル・データＤ’　−８０の出力電圧値は
Ｖｂとなる。

即ち、基準電圧がｖｌのとき出力レンジはＡ。

埴＊電圧がｖ２のとき出力レンジはＢであり、ディジタ
ル・データＤ’−８０についてみると、その出力電圧値
は原点、ａ点、ｂ点を通る直線上に存在することとなる
。

このように、リファレンスＩＲ流Ｉｒ即ち基＊電圧Ｖ　
ｔｎを変更した場合でも、入力されたディジタル・デー
タＤ′に対応する出力電圧レンジだ番プでなく、第２図
のグラフの横軸ｖＬｒＬのレベルからＤ’　−０の直線
グラフのレベルまでに対応するオフセット分をも含めた
形で出力レンジ全体を同じ比率で変更することができ、
この限定された出力電圧レンジ内でディジタル・アナロ
グ変換を行なうので、変換における分解能が向上づる。

〈発明の効果〉 本発明のディジタル・アナログ変換器は、リファレンス
Ｎ流を変えた場合に、この変更値に応じて出力電圧の最
低値が変化するとともに、ディジタル・アナログ変換出
力もリファレンス電流に比例して変化するので、乗痒型
ディジタル・アナログ変換装置を用いたディジタル・ア
ナログ変換器において、外乱に応じてリファレンス電流
を変えた場合にこれに対応して出力電圧レンジも変更で
き、ディジタル・アナログ変換動作の分解能を向上する
ことができる。

【図面の簡単な説明】

第１図は本発明を実施したディジタル・アナログ変換器
の構成を表わす図、第２図は本発明のディジタル・アナ
ログ変換器の特性を表わすグラフ、第３図は従来のディ
ジタル・アナログ変換器の構成を表わす図、第４図は従
来のディジタル・アナログ変換器の特性を表わすグラフ
である。 １・・・ディジタル・アナログ変換部、２・・・演算増
幅器。 ’Ｉ　＋　ｒ２　ｅ　Ｒ１＋　Ｒ２＊　Ｒ３”’抵抗器
。 第　１　図 裏　２　；

Claims (1)

1. 【特許請求の範囲】 基準電圧源に接続される第１の抵抗と第２の抵抗よりな
   る直列抵抗回路と、 この直列抵抗回路が正リファレンス端子に接続され、こ
   の正リファレンス端子に供給されるリファレンス電流と
   入力されるディジタル・データとを乗算してその積に対
   応する電流を出力端子に引き込むディジタル・アナログ
   変換部と、 正入力端子は前記第１の抵抗と前記第２の抵抗との接続
   点に接続され、負入力端子は前記ディジタル・アナログ
   変換部の出力端子と負帰還抵抗とが接続され、前記入力
   されたディジタル・データに対応する電圧を出力する演
   搾増幅器と からなるディジタル・アナログ変換器。