JPH04291519A - Ａｄ変換器の前置増幅器の利得可変回路 - Google Patents
Ａｄ変換器の前置増幅器の利得可変回路Info
- Publication number
- JPH04291519A JPH04291519A JP8148991A JP8148991A JPH04291519A JP H04291519 A JPH04291519 A JP H04291519A JP 8148991 A JP8148991 A JP 8148991A JP 8148991 A JP8148991 A JP 8148991A JP H04291519 A JPH04291519 A JP H04291519A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- converter
- gain
- preamplifier
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000007423 decrease Effects 0.000 abstract description 6
- 230000002238 attenuated effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 5
- 101150059859 VAD1 gene Proteins 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＤ変換器の前段に設
けられる前置増幅器に関し、特にＡＤ変換器のデジタル
出力信号がオーバフローしないように、即ち歪まないよ
うに前置増幅器の利得を制御するものに関する。
けられる前置増幅器に関し、特にＡＤ変換器のデジタル
出力信号がオーバフローしないように、即ち歪まないよ
うに前置増幅器の利得を制御するものに関する。
【０００２】
【従来の技術】従来、上記のような装置を備えたものと
して、例えば図５に示すようなものがある。同図に示す
ように、ＡＤ変換器２の前段には、前置増幅器４が設け
られ、この前置増幅器４では、演算増幅器６の出力側と
反転入力側との間に、デジタル信号によって抵抗値が変
化するデジタル制御素子８を設け、反転入力側と接地電
位点との間に固定抵抗器１０を設け、デジタル制御素子
８の抵抗値をＣＰＵ１２によって調整することによって
、帰還量を変化させて、前置増幅器４の利得を調整して
いる。ＡＤ変換器２からのデジタル出力信号は歪み検出
器１６に供給され、ＡＤ変換器２のデジタル出力信号に
歪みが生じているか、即ちＡＤ変換器２のデジタル出力
信号がオーバーフローしているかが検出される。オーバ
ーフローが生じている場合、この歪み検出器１６の出力
に基づいて、ＣＰＵ１２がデジタル制御素子８の抵抗値
を所定値だけ制御し、前置増幅器４の利得を最小利得変
化幅だけ変化させ、歪み検出器１６が歪みを検出しなく
なるまで、所定値ずつデジタル制御素子８の抵抗値を変
化させること、即ち前置増幅器４の利得を最小変化幅ず
つ変化させることを繰り返す。なお、デジタル減衰器１
４は、前置増幅器４の利得を小さくして、ＡＤ変換器２
のデジタル出力信号が歪まないようにしたことによって
生じるデジタル出力信号の減少を補うために、前置増幅
器４の利得を小さくしたときには、減衰量が小さくなる
ように調整されるものである。
して、例えば図５に示すようなものがある。同図に示す
ように、ＡＤ変換器２の前段には、前置増幅器４が設け
られ、この前置増幅器４では、演算増幅器６の出力側と
反転入力側との間に、デジタル信号によって抵抗値が変
化するデジタル制御素子８を設け、反転入力側と接地電
位点との間に固定抵抗器１０を設け、デジタル制御素子
８の抵抗値をＣＰＵ１２によって調整することによって
、帰還量を変化させて、前置増幅器４の利得を調整して
いる。ＡＤ変換器２からのデジタル出力信号は歪み検出
器１６に供給され、ＡＤ変換器２のデジタル出力信号に
歪みが生じているか、即ちＡＤ変換器２のデジタル出力
信号がオーバーフローしているかが検出される。オーバ
ーフローが生じている場合、この歪み検出器１６の出力
に基づいて、ＣＰＵ１２がデジタル制御素子８の抵抗値
を所定値だけ制御し、前置増幅器４の利得を最小利得変
化幅だけ変化させ、歪み検出器１６が歪みを検出しなく
なるまで、所定値ずつデジタル制御素子８の抵抗値を変
化させること、即ち前置増幅器４の利得を最小変化幅ず
つ変化させることを繰り返す。なお、デジタル減衰器１
４は、前置増幅器４の利得を小さくして、ＡＤ変換器２
のデジタル出力信号が歪まないようにしたことによって
生じるデジタル出力信号の減少を補うために、前置増幅
器４の利得を小さくしたときには、減衰量が小さくなる
ように調整されるものである。
【０００３】
【発明が解決しようとする課題】上記のような装置では
、前置増幅器４の最大利得、最小利得、最小利得変化幅
は、全て使用する抵抗器１０とデジタル可変素子８の精
度に左右される。従って、このような装置を備えた同一
機種においても、ＣＰＵ１２が同じ制御データをデジタ
ル制御素子８に与えても、前置増幅器４の最大利得、最
小利得、最小利得変化幅が異なった値となり、即ち再現
性が悪いと言う問題点があった。また、例えばデジタル
制御素子８として、ＶＣＡ、Ｃｄｓ、ＤＡ変換器の組合
せを使用することがあるが、このような場合、ＶＣＡ、
ＣｄｓはＣＰＵ１２からの制御信号に対する反応が遅い
ので、同時にデジタル減衰器１４に対しても制御信号を
供給すると、デジタル制御素子８の反応が遅れ、デジタ
ル制御素子８とデジタル減衰器１４との変化が同時に生
じず、利得に揺らぎが生じるという問題点もあった。
、前置増幅器４の最大利得、最小利得、最小利得変化幅
は、全て使用する抵抗器１０とデジタル可変素子８の精
度に左右される。従って、このような装置を備えた同一
機種においても、ＣＰＵ１２が同じ制御データをデジタ
ル制御素子８に与えても、前置増幅器４の最大利得、最
小利得、最小利得変化幅が異なった値となり、即ち再現
性が悪いと言う問題点があった。また、例えばデジタル
制御素子８として、ＶＣＡ、Ｃｄｓ、ＤＡ変換器の組合
せを使用することがあるが、このような場合、ＶＣＡ、
ＣｄｓはＣＰＵ１２からの制御信号に対する反応が遅い
ので、同時にデジタル減衰器１４に対しても制御信号を
供給すると、デジタル制御素子８の反応が遅れ、デジタ
ル制御素子８とデジタル減衰器１４との変化が同時に生
じず、利得に揺らぎが生じるという問題点もあった。
【０００４】本発明は、再現性が良く、しかも利得に揺
らぎの生じないＡＤ変換器の前置増幅器の利得可変回路
を提供することを目的とする。
らぎの生じないＡＤ変換器の前置増幅器の利得可変回路
を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、ＡＤ変換手段の前段に増幅手段を設
け、ＡＤ変換手段の後段に、このＡＤ変換手段のデジタ
ル出力信号が入力されると共に第１のデジタル制御信号
に応じて利得が変化する第１のデジタル可変利得手段を
設け、このデジタル可変利得手段のデジタル出力信号を
アナログ出力信号に変換して、前置増幅手段の入力側に
帰還させるＤＡ変換手段が設けられている。
めに、本発明では、ＡＤ変換手段の前段に増幅手段を設
け、ＡＤ変換手段の後段に、このＡＤ変換手段のデジタ
ル出力信号が入力されると共に第１のデジタル制御信号
に応じて利得が変化する第１のデジタル可変利得手段を
設け、このデジタル可変利得手段のデジタル出力信号を
アナログ出力信号に変換して、前置増幅手段の入力側に
帰還させるＤＡ変換手段が設けられている。
【０００６】さらに、本発明は、上記の回路に、ＡＤ変
換手段のデジタル出力信号の歪みを検出する手段と、こ
の検出された歪みに応じて第１のデジタル制御信号を生
成する制御手段と、を付加することができる。これに加
えて、ＡＤ変換手段のデジタル出力信号が入力されると
共に、第２のデジタル制御信号に応じて利得が制御され
る第２のデジタル可変利得手段も付加し、この第２のデ
ジタル可変利得手段の利得と、第１のデジタル可変利得
手段の利得とが連動して変化するように、制御手段が２
つのデジタル制御信号を生成する手段を付加することが
できる。
換手段のデジタル出力信号の歪みを検出する手段と、こ
の検出された歪みに応じて第１のデジタル制御信号を生
成する制御手段と、を付加することができる。これに加
えて、ＡＤ変換手段のデジタル出力信号が入力されると
共に、第２のデジタル制御信号に応じて利得が制御され
る第２のデジタル可変利得手段も付加し、この第２のデ
ジタル可変利得手段の利得と、第１のデジタル可変利得
手段の利得とが連動して変化するように、制御手段が２
つのデジタル制御信号を生成する手段を付加することが
できる。
【０００７】
【作用】本発明によれば、前置増幅手段の出力をデジタ
ル化したＡＤ変換手段のデジタル出力信号を、第１のデ
ジタル可変利得手段の利得を変化させることによって所
定の値のデジタル信号にしたものが、ＤＡ変換手段によ
ってアナログ信号に再変換されて、前置増幅手段に帰還
される。また、第１のデジタル可変利得手段の利得を変
化させる第１のデジタル制御信号を、ＡＤ変換手段のデ
ジタル出力信号に歪みが生じているか否かに基づいて発
生させているので、歪みの発生していないデジタル出力
信号を自動的に得ることができる。さらに、このＡＤ変
換手段のデジタル出力信号が入力される第２のデジタル
可変利得手段の利得を、第１のデジタル可変利得手段の
利得と比例して変化させているので、第１のデジタル可
変利得手段の利得を大きくして、帰還量を大きくして、
前置増幅手段の出力信号を小さくして、歪みを防止した
場合、これによって生じたＡＤ変換手段のデジタル出力
信号のレベルの減少を、第２のデジタル可変利得手段の
利得を大きくして、補うことができる。
ル化したＡＤ変換手段のデジタル出力信号を、第１のデ
ジタル可変利得手段の利得を変化させることによって所
定の値のデジタル信号にしたものが、ＤＡ変換手段によ
ってアナログ信号に再変換されて、前置増幅手段に帰還
される。また、第１のデジタル可変利得手段の利得を変
化させる第１のデジタル制御信号を、ＡＤ変換手段のデ
ジタル出力信号に歪みが生じているか否かに基づいて発
生させているので、歪みの発生していないデジタル出力
信号を自動的に得ることができる。さらに、このＡＤ変
換手段のデジタル出力信号が入力される第２のデジタル
可変利得手段の利得を、第１のデジタル可変利得手段の
利得と比例して変化させているので、第１のデジタル可
変利得手段の利得を大きくして、帰還量を大きくして、
前置増幅手段の出力信号を小さくして、歪みを防止した
場合、これによって生じたＡＤ変換手段のデジタル出力
信号のレベルの減少を、第２のデジタル可変利得手段の
利得を大きくして、補うことができる。
【０００８】
【実施例】図１に、第１の実施例を示す。この実施例は
、ＡＤ変換器２０を有し、その前段側には前置増幅器２
２が設けられている。この前段増幅器２２は、演算増幅
器２４と、入力抵抗器２６と、帰還抵抗器２８、３０と
からなる非反転増幅器に構成され、入力端子ＩＮに供給
されたアナログ信号を増幅して、ＡＤ変換器２０に供給
する。
、ＡＤ変換器２０を有し、その前段側には前置増幅器２
２が設けられている。この前段増幅器２２は、演算増幅
器２４と、入力抵抗器２６と、帰還抵抗器２８、３０と
からなる非反転増幅器に構成され、入力端子ＩＮに供給
されたアナログ信号を増幅して、ＡＤ変換器２０に供給
する。
【０００９】ＡＤ変換器２０は、前置増幅器２２のアナ
ログ出力信号をデジタル出力信号に変換する。このデジ
タル出力信号は、出力端子ＯＵＴ より他の機器に供給
されると共に、デジタル利得可変手段、例えばデジタル
減衰器３２に供給される。このデジタル減衰器３２は、
これに印加されたデジタル制御信号に応じた値に、入力
されたＡＤ変換器２０のデジタル出力信号を変化させて
、ＤＡ変換器３４に供給する。ＤＡ変換器３４は、デジ
タル減衰器３２からのデジタル信号をアナログ信号に変
換して、前置増幅器２２の帰還抵抗器２８に供給する。
ログ出力信号をデジタル出力信号に変換する。このデジ
タル出力信号は、出力端子ＯＵＴ より他の機器に供給
されると共に、デジタル利得可変手段、例えばデジタル
減衰器３２に供給される。このデジタル減衰器３２は、
これに印加されたデジタル制御信号に応じた値に、入力
されたＡＤ変換器２０のデジタル出力信号を変化させて
、ＤＡ変換器３４に供給する。ＤＡ変換器３４は、デジ
タル減衰器３２からのデジタル信号をアナログ信号に変
換して、前置増幅器２２の帰還抵抗器２８に供給する。
【００１０】前置増幅器２２の利得Ｇは、Ｇ＝〔Ａ・ｄ
・Ｄ（Ｒ／Ｒ＋ｒ）〕−１によって求められる。但し、
ＡはＡＤ変換器２０の変換利得、ｄはデジタル減衰器３
２の減衰率、ＤはＤＡ変換器３４の変換利得、Ｒは帰還
抵抗器３０の抵抗値、ｒは帰還抵抗器２８の抵抗値であ
る。
・Ｄ（Ｒ／Ｒ＋ｒ）〕−１によって求められる。但し、
ＡはＡＤ変換器２０の変換利得、ｄはデジタル減衰器３
２の減衰率、ＤはＤＡ変換器３４の変換利得、Ｒは帰還
抵抗器３０の抵抗値、ｒは帰還抵抗器２８の抵抗値であ
る。
【００１１】即ち、前置増幅器２２の利得Ｇは、演算増
幅器２４の出力電圧Ｖｏを演算増幅器２４の非反転入力
側の電圧ＶＩＮで除算することによって得られ、ＶＩＮ
はイマジナリーショートによって反転入力側の電圧ＶＮ
と等しい。このＶＮ は、ＤＡ変換器３４の出力電圧
ＶＤ を抵抗値Ｒとｒで分圧したＶＤ （Ｒ／Ｒ＋ｒ）
に等しい。ここで、ＶＤ は、デジタル減衰器３２のデ
ジタル出力電圧をＶＡＴとすると、ＤＡ変換器３４の変
換利得Ｄによって、Ｄ・ＶＡＴと表されれるので、ＶＮ
はＤ・ＶＡＴ（Ｒ／Ｒ＋ｒ）となり、さらにＶＡＴは
、ＡＤ変換器２０のデジタル出力電圧をＶＡＤとすると
、ｄ・ＶＡＤと表されるので、ＶＮ はｄ・Ｄ・ＶＡＤ
（Ｒ／Ｒ＋ｒ）となる。またＶＡＤは、Ｖｏ・Ａと表さ
れるので、ＶＮ はＶＮ ＝〔Ａ・ｄ・Ｄ（Ｒ／Ｒ＋ｒ
）〕・Ｖｏと表され、Ｇは、 Ｇ＝〔Ａ・ｄ・Ｄ（Ｒ／Ｒ＋ｒ）〕−１となる。従って
、減衰率ｄを変化させることによって、前置増幅器２２
の利得を変化させることができる。
幅器２４の出力電圧Ｖｏを演算増幅器２４の非反転入力
側の電圧ＶＩＮで除算することによって得られ、ＶＩＮ
はイマジナリーショートによって反転入力側の電圧ＶＮ
と等しい。このＶＮ は、ＤＡ変換器３４の出力電圧
ＶＤ を抵抗値Ｒとｒで分圧したＶＤ （Ｒ／Ｒ＋ｒ）
に等しい。ここで、ＶＤ は、デジタル減衰器３２のデ
ジタル出力電圧をＶＡＴとすると、ＤＡ変換器３４の変
換利得Ｄによって、Ｄ・ＶＡＴと表されれるので、ＶＮ
はＤ・ＶＡＴ（Ｒ／Ｒ＋ｒ）となり、さらにＶＡＴは
、ＡＤ変換器２０のデジタル出力電圧をＶＡＤとすると
、ｄ・ＶＡＤと表されるので、ＶＮ はｄ・Ｄ・ＶＡＤ
（Ｒ／Ｒ＋ｒ）となる。またＶＡＤは、Ｖｏ・Ａと表さ
れるので、ＶＮ はＶＮ ＝〔Ａ・ｄ・Ｄ（Ｒ／Ｒ＋ｒ
）〕・Ｖｏと表され、Ｇは、 Ｇ＝〔Ａ・ｄ・Ｄ（Ｒ／Ｒ＋ｒ）〕−１となる。従って
、減衰率ｄを変化させることによって、前置増幅器２２
の利得を変化させることができる。
【００１２】第２の実施例を図２及び図３に示す。この
実施例では、ＡＤ変換器２０のデジタル出力信号が歪ん
でいるか、即ちオーバーフローしているか否か検出する
歪み検出器３８の出力信号に基づいて、ＣＰＵ３６が、
デジタル減衰器３２の減衰率ｄを制御するものである。 他の構成は、第１の実施例と同様であるので、同等部分
には同一符号を付して、その説明を省略する。
実施例では、ＡＤ変換器２０のデジタル出力信号が歪ん
でいるか、即ちオーバーフローしているか否か検出する
歪み検出器３８の出力信号に基づいて、ＣＰＵ３６が、
デジタル減衰器３２の減衰率ｄを制御するものである。 他の構成は、第１の実施例と同様であるので、同等部分
には同一符号を付して、その説明を省略する。
【００１３】図３に符号Ａで示すようなアナログ信号が
ＡＤ変換器２０に供給されたとすると、時点ｔ１でＡＤ
変換器２０の変換可能な上限値を超え、ＡＤ変換器２０
のデジタル出力信号がオーバーフローして、符号Ｂで示
す波形に対応するように歪んだとすると、歪み検出器３
８が歪みを検出し、ＣＰＵ３６は、現在の減衰率を所定
値Δｄ倍する。これによって歪みが解消されないと、さ
らに減衰率をΔｄ倍する。以下、同様にして減衰率を変
化させていくと、やがて時点ｔ２でオーバーフローが解
消され、以後、符号Ｃで示すように波形に対応するデジ
タル出力信号をＡＤ変換器２０が発生する。
ＡＤ変換器２０に供給されたとすると、時点ｔ１でＡＤ
変換器２０の変換可能な上限値を超え、ＡＤ変換器２０
のデジタル出力信号がオーバーフローして、符号Ｂで示
す波形に対応するように歪んだとすると、歪み検出器３
８が歪みを検出し、ＣＰＵ３６は、現在の減衰率を所定
値Δｄ倍する。これによって歪みが解消されないと、さ
らに減衰率をΔｄ倍する。以下、同様にして減衰率を変
化させていくと、やがて時点ｔ２でオーバーフローが解
消され、以後、符号Ｃで示すように波形に対応するデジ
タル出力信号をＡＤ変換器２０が発生する。
【００１４】図４に第３の実施例を示す。この実施例は
、図２に示す第２の実施例に新たにデジタル減衰器４０
を設け、このデジタル減衰器４０のデジタル出力信号を
出力端子ＯＵＴ に供給するように構成したものである
。 図３の符号Ｃで示す信号波形から明らかなように、歪ま
ないようにデジタル減衰器３２の減衰率を変化させると
、ＡＤ変換器２０のデジタル出力信号は、元の信号Ａと
は波形は同じであるが、異なったレベルとなる。従って
、デジタル減衰器４０を設け、その減衰率を低下させる
ことによって、上記レベルの変化を補正している。
、図２に示す第２の実施例に新たにデジタル減衰器４０
を設け、このデジタル減衰器４０のデジタル出力信号を
出力端子ＯＵＴ に供給するように構成したものである
。 図３の符号Ｃで示す信号波形から明らかなように、歪ま
ないようにデジタル減衰器３２の減衰率を変化させると
、ＡＤ変換器２０のデジタル出力信号は、元の信号Ａと
は波形は同じであるが、異なったレベルとなる。従って
、デジタル減衰器４０を設け、その減衰率を低下させる
ことによって、上記レベルの変化を補正している。
【００１５】即ち、デジタル減衰器３２に例えば減衰率
ｄを与えているとき、ＡＤ変換器２０のデジタル出力信
号ＶＡＤは、 ＶＡＤ＝Ａ・〔Ａ・ｄ・Ｄ（Ｒ／Ｒ＋ｒ）〕−１・ＶＮ
で表され、デジタル減衰器４０のデジタル出力信号Ｖｏ
ｕｔ は、その減衰率をｙとすると、 Ｖｏｕｔ ＝Ａ・〔Ａ・ｄ・Ｄ（
Ｒ／Ｒ＋ｒ）〕−１・ＶＮ ・ｙで表される。この状態
で、オーバーフローを防止するために、デジタル減衰器
３２の減衰率をｄ・Ｘに変化させたときのＡＤ変換器２
０のデジタル出力信号をＶＡＤ１ 、デジタル減衰器４
０の出力Ｖｏｕｔ１すると、Ｖｏｕｔ ／ＶＡＤ＝Ｖｏ
ｕｔ１／ＶＡＤ１が成立するように、デジタル減衰器４
０の減衰率をＹ倍して、ｙ・Ｙとする。ここで、Ｖｏｕ
ｔ ／ＶＡＤ＝１／ｙであり、Ｖｏｕｔ１／ＶＡＤ１
＝Ｘ／ｙ・Ｙであるので、１／ｙ＝Ｘ／ｙ・Ｙより、Ｙ
＝Ｘに選択すればよい。
ｄを与えているとき、ＡＤ変換器２０のデジタル出力信
号ＶＡＤは、 ＶＡＤ＝Ａ・〔Ａ・ｄ・Ｄ（Ｒ／Ｒ＋ｒ）〕−１・ＶＮ
で表され、デジタル減衰器４０のデジタル出力信号Ｖｏ
ｕｔ は、その減衰率をｙとすると、 Ｖｏｕｔ ＝Ａ・〔Ａ・ｄ・Ｄ（
Ｒ／Ｒ＋ｒ）〕−１・ＶＮ ・ｙで表される。この状態
で、オーバーフローを防止するために、デジタル減衰器
３２の減衰率をｄ・Ｘに変化させたときのＡＤ変換器２
０のデジタル出力信号をＶＡＤ１ 、デジタル減衰器４
０の出力Ｖｏｕｔ１すると、Ｖｏｕｔ ／ＶＡＤ＝Ｖｏ
ｕｔ１／ＶＡＤ１が成立するように、デジタル減衰器４
０の減衰率をＹ倍して、ｙ・Ｙとする。ここで、Ｖｏｕ
ｔ ／ＶＡＤ＝１／ｙであり、Ｖｏｕｔ１／ＶＡＤ１
＝Ｘ／ｙ・Ｙであるので、１／ｙ＝Ｘ／ｙ・Ｙより、Ｙ
＝Ｘに選択すればよい。
【００１６】上記の各実施例では、デジタル可変利得手
段としてデジタル減衰器３２を用いたが、これに代えて
デジタル乗算器を使用して、利得を減少させるだけでな
く、増加させるようにしてもよい。また、上記の実施例
では、前置増幅器２２として非反転増幅器を使用したが
、反転増幅器を使用することもできる。また、上記の実
施例では、デジタル減衰器３２の減衰率を変化させる場
合、現在の減衰率をｄとすると、それをΔｄ倍して変化
させたが、現在の減衰率ｄからΔｄだけ増加させてもよ
い。
段としてデジタル減衰器３２を用いたが、これに代えて
デジタル乗算器を使用して、利得を減少させるだけでな
く、増加させるようにしてもよい。また、上記の実施例
では、前置増幅器２２として非反転増幅器を使用したが
、反転増幅器を使用することもできる。また、上記の実
施例では、デジタル減衰器３２の減衰率を変化させる場
合、現在の減衰率をｄとすると、それをΔｄ倍して変化
させたが、現在の減衰率ｄからΔｄだけ増加させてもよ
い。
【００１７】
【発明の効果】以上のように、本発明によれば、ＡＤ変
換手段のデジタル出力信号をデジタル可変利得手段によ
って調整して、前置増幅手段に帰還させるように構成し
ているので、前置増幅手段の帰還用抵抗器の精度に殆ど
影響を受けることなく、前置増幅手段の最大利得、最小
利得、利得変化幅をデジタル可変手段の設計によって決
定することができ、特にデジタル可変手段の利得の調整
をＣＰＵによって行う場合には、製品として完成後であ
っても、最大利得、最小利得、利得変化幅を容易に変更
することができる。また、歪み検出手段を設け、この検
出信号に応じてデジタル可変手段の利得を調整するよう
に構成しているので、自動的に歪みを除去することがで
き、人手によって前置増幅器の利得を調整するような作
業が不要となる。また、歪みを防止するために前置増幅
器の利得を下げたのを補償するために、デジタル可変減
衰器をＡＤ変換手段の出力側に設けた場合でも、前置増
幅器の利得の制御もデジタル可変利得手段によって行っ
ているので、両デジタル可変利得手段の動作がほぼ同時
に行われ、利得の揺らぎが生じることもない。
換手段のデジタル出力信号をデジタル可変利得手段によ
って調整して、前置増幅手段に帰還させるように構成し
ているので、前置増幅手段の帰還用抵抗器の精度に殆ど
影響を受けることなく、前置増幅手段の最大利得、最小
利得、利得変化幅をデジタル可変手段の設計によって決
定することができ、特にデジタル可変手段の利得の調整
をＣＰＵによって行う場合には、製品として完成後であ
っても、最大利得、最小利得、利得変化幅を容易に変更
することができる。また、歪み検出手段を設け、この検
出信号に応じてデジタル可変手段の利得を調整するよう
に構成しているので、自動的に歪みを除去することがで
き、人手によって前置増幅器の利得を調整するような作
業が不要となる。また、歪みを防止するために前置増幅
器の利得を下げたのを補償するために、デジタル可変減
衰器をＡＤ変換手段の出力側に設けた場合でも、前置増
幅器の利得の制御もデジタル可変利得手段によって行っ
ているので、両デジタル可変利得手段の動作がほぼ同時
に行われ、利得の揺らぎが生じることもない。
【図１】本発明によるＡＤ変換器の前置増幅器の利得可
変回路の第１の実施例のブロック図である。
変回路の第１の実施例のブロック図である。
【図２】同第２の実施例のブロック図である。
【図３】同第２の実施例の動作説明図である。
【図４】同第３の実施例のブロック図である。
【図５】従来のＡＤ変換器の前置増幅器の利得可変回路
のブロック図である。
のブロック図である。
２０ ＡＤ変換器
２２ 前置増幅器
３２ デジタル減衰器（デジタル可変利得手段）３４
ＤＡ変換器 ３６ ＣＰＵ（制御手段） ３８ 歪み検出器
ＤＡ変換器 ３６ ＣＰＵ（制御手段） ３８ 歪み検出器
Claims (3)
- 【請求項１】 前置増幅手段と、この増幅手段の出力
信号をデジタル出力信号に変換するＡＤ変換手段と、こ
のＡＤ変換手段のデジタル出力信号が入力されると共に
第１のデジタル制御信号に応じて利得が変化する第１の
デジタル可変利得手段と、この第１のデジタル可変利得
手段のデジタル出力信号をアナログ出力信号に変換して
上記増幅手段の入力側に帰還させるＤＡ変換手段と、を
具備するＡＤ変換器の前置増幅器の利得可変回路。 - 【請求項２】 請求項１記載のＡＤ変換器の前置増幅
器の利得可変回路に、上記ＡＤ変換手段のデジタル出力
信号の歪みを検出する手段と、この検出された歪みに応
じて第１のデジタル制御信号を生成する制御手段と、を
付加してなるＡＤ変換器の前置増幅器の利得可変回路。 - 【請求項３】 請求項２記載のＡＤ変換器の前置増幅
器の利得可変回路に、上記ＡＤ変換変換手段のデジタル
出力信号が入力されると共に第２のデジタル制御信号に
応じて利得が変化する第２のデジタル可変利得手段を付
加し、第２のデジタル可変利得手段の利得と、第１のデ
ジタル可変利得手段の利得とが連動して変化するように
上記制御手段が第１及び第２のデジタル制御信号を生成
するＡＤ変換器の前置増幅器の利得可変回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148991A JPH04291519A (ja) | 1991-03-19 | 1991-03-19 | Ａｄ変換器の前置増幅器の利得可変回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148991A JPH04291519A (ja) | 1991-03-19 | 1991-03-19 | Ａｄ変換器の前置増幅器の利得可変回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291519A true JPH04291519A (ja) | 1992-10-15 |
Family
ID=13747818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8148991A Pending JPH04291519A (ja) | 1991-03-19 | 1991-03-19 | Ａｄ変換器の前置増幅器の利得可変回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291519A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284996A (ja) * | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | ゲイン制御装置 |
| JP2009206968A (ja) * | 2008-02-28 | 2009-09-10 | Hitachi Kokusai Electric Inc | 受信機 |
-
1991
- 1991-03-19 JP JP8148991A patent/JPH04291519A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284996A (ja) * | 2000-03-31 | 2001-10-12 | Matsushita Electric Ind Co Ltd | ゲイン制御装置 |
| JP2009206968A (ja) * | 2008-02-28 | 2009-09-10 | Hitachi Kokusai Electric Inc | 受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7583809B2 (en) | Sound signal processing device and sound signal processing method | |
| EP0532203B1 (en) | Power controller | |
| JPH02250564A (ja) | クランプ装置と自動利得制御装置 | |
| JPH04291519A (ja) | Ａｄ変換器の前置増幅器の利得可変回路 | |
| JPH02230869A (ja) | ゲインコントロール回路 | |
| EP1547241B1 (en) | Dc-compensation loop for variable gain amplifier | |
| JP3263017B2 (ja) | 検波回路およびそれを用いた送信装置ならびに受信装置 | |
| JPH0575362A (ja) | 平衡増幅器 | |
| JPH1117478A (ja) | 電力増幅装置 | |
| JPH0534855B2 (ja) | ||
| US6239643B1 (en) | Offset correction circuit and DC amplification circuit | |
| JPS6329342Y2 (ja) | ||
| JP2004320553A (ja) | 補償回路 | |
| JP2574706B2 (ja) | 送信機 | |
| JPH05315961A (ja) | Ａ／ｄ変換回路 | |
| JPH03222508A (ja) | 増幅器回路 | |
| JPH0575467A (ja) | デジタルゲイン可変装置 | |
| JPH06140872A (ja) | フィルタの自動調整回路 | |
| JP2005123759A (ja) | デジタル／アナログ変換器用出力可変回路 | |
| JP3360664B2 (ja) | 振幅変調装置 | |
| JP3322555B2 (ja) | 電子ボリューム回路 | |
| JP2765879B2 (ja) | パイロット信号除去回路 | |
| JP2000151312A (ja) | 自動利得制御回路 | |
| JPH06276040A (ja) | 増幅回路 | |
| JPH06121018A (ja) | デジタルａｇｃ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990608 |