KR850002679A - 대규모 집적회로 실장의 다중신호 경로 분배 시스템 - Google Patents

대규모 집적회로 실장의 다중신호 경로 분배 시스템 Download PDF

Info

Publication number
KR850002679A
KR850002679A KR1019840005887A KR840005887A KR850002679A KR 850002679 A KR850002679 A KR 850002679A KR 1019840005887 A KR1019840005887 A KR 1019840005887A KR 840005887 A KR840005887 A KR 840005887A KR 850002679 A KR850002679 A KR 850002679A
Authority
KR
South Korea
Prior art keywords
integrated circuit
distribution system
path distribution
signal path
substrate
Prior art date
Application number
KR1019840005887A
Other languages
English (en)
Inventor
안토니 짐머만 토마스
Original Assignee
디오도어 리챠드 브라운
리 알 더블류 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디오도어 리챠드 브라운, 리 알 더블류 인코포레이티드 filed Critical 디오도어 리챠드 브라운
Publication of KR850002679A publication Critical patent/KR850002679A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

내용 없음

Description

대규모 집적회로 실장의 다중신호 경로 분배 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 32비트짜리 워드증배에서 필요한 핀 아웃의 종래기술에서 공지된 문제점을 나타내는 간략화된 블록선도. 제2도는 본 발명을 설명하는 간략화된 사시도.

Claims (10)

  1. 집적회로 칩실장용 다중 신호 경로분배 시스템에 있어서, 집적회로칩이 장착되는 면적을 갖는 집적회로 칩실장치기판과, 상기기판상에서 적어도 부분적이나마 상기 기판면적을 둘러싸고 있는 제1링 도체와, 상기 기판상에 장착되어 적어도 하나이상의 상기 둘러싸인 도전링에 연결되는 다수의 외부 연결핀을 구비하는 것을 특징으로하는 대규모 집적회로 실장의 다중신호경로 분배 시스템.
  2. 제1항의 시스템에 있어서, 집적회로칩의 상부표면상에는 다수의 대가 놓여있고 집적회로 칩의 하부 표면은 상기 칩실장 기판장착용 면적에 장착된 집적회로 칩과 상기 주변 칩대중 여러개는 상기 외부핀에 각각 연결되고 다른 것은 상기 링의 선택된 점에서 상기 둘러싸인 링에 각각 연결되는 수단을 구비하는 것을 특징으로 하는 대규모 집적회로 실장의 다중신호 경로 분배 시스템.
  3. 제2항의 시스템에 있어서, 상기 연결용 수단은 다수의 와이어를 구비하고, 상기 각 와이어는 상기대중 하나와 상기핀 중 상응하는 핀 사이에 각각 연결되어 있는 것을 특징으로 하는 대규모 집적회로 실장의 다중신호 경로 분배 시스템.
  4. 제1항, 제2항 또는 제3항의 시스템에 있어서, 상기 링도체는 상기 장착용 면적과 상기 다수의 핀의 중재물인 것을 특징으로 하는 대규모 집적회로 실장의 다중신호 경로 분배 시스템.
  5. 제1항, 제2항 또는 제3항의 시스템에 있어서, 상기 기관은 낮은 레벨 바닥과 절연물질로 완전히 형성된 상기 바닥을 둘러싸고 있는 상승선반을 구비하고, 상기 장착용 면적은 상기 낮은 레벨 바닥상에 위치되고 상기링 도체는 최소한 일부분이라도 상기 바닥을 둘러싸고 있는 상기 상승 선반상에 위치되는 것을 특징으로 하는 대규모 집적회로 실장의 다중신호 경로 분배 시스템.
  6. 제2항의 시스템에 있어서, 집적회로의 상부표면상에서 형성되고 상기 상단 표면에 대하여 연장하는 집적회로 버스 도체를 포함하고, 상기 버스 도체는 적어도 두개 이상의 단을 가지며 각 단은 상기 대중 인접한 대애 연결되고 상기 인접한 대 각각은 상기 각 연결용 수단중 하나를 통하여 상기 둘러싸인 링도체에 연결되어 있는 것을 특징으로 하는 대규모 집적회로 실장의 다중신호 경로 분배 시스템.
  7. 제1항, 제2항 제3항의 시스템에 있어서, 상기 집적회로 칩 실장 기판은 세라믹 물질로 이루어진 것을 특징으로 하는 대규모 집적회로 실장의 다중신호 경로 분배 시스템.
  8. 제6항의 시스템에 있어서, 상기 버스도체, 상기대, 상기 링 도체와 상기핀은 금속으로 이루어진 것을 특징으로 하는 대규모 집적회로 실장의 다중신호 경로 분배 시스템.
  9. 제2항의 시스템에 있어서, 상기 칩 실장 기판 장착용 면적을 오버레이(overlay)하는 금속층을 구비하고, 상기 칩은 상기 금속층상에 얹혀있는 것을 특징으로 하는 대규모 집적회로 실장의 다중신호 경로 분배 시스템.
  10. 제1항, 제2항, 제6항, 제8항 또는 제9항의 시스템에 있어서, 상기 제1링 도체와 동심이고 상기핀 중 다른핀에 연결되는 적어도 하나이상의 부가 링 도체를 구비하는 것을 특징으로 하는 대규모 집적회로 실장의 다중신호 경로 분배 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840005887A 1983-09-27 1984-09-25 대규모 집적회로 실장의 다중신호 경로 분배 시스템 KR850002679A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/536,129 US4631572A (en) 1983-09-27 1983-09-27 Multiple path signal distribution to large scale integration chips
US536129 1983-09-27

Publications (1)

Publication Number Publication Date
KR850002679A true KR850002679A (ko) 1985-05-15

Family

ID=24137277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840005887A KR850002679A (ko) 1983-09-27 1984-09-25 대규모 집적회로 실장의 다중신호 경로 분배 시스템

Country Status (4)

Country Link
US (1) US4631572A (ko)
EP (1) EP0139364A3 (ko)
JP (1) JPS6095940A (ko)
KR (1) KR850002679A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920406A (en) * 1986-02-07 1990-04-24 Fujitsu Limited Semiconductor device
US4994902A (en) * 1988-11-30 1991-02-19 Hitachi, Ltd. Semiconductor devices and electronic system incorporating them
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
US5483099A (en) * 1994-08-31 1996-01-09 Intel Corporation Standardized power and ground design for pin grid array packages
US5801440A (en) * 1995-10-10 1998-09-01 Acc Microelectronics Corporation Chip package board having utility rings
JP2803717B2 (ja) * 1996-03-21 1998-09-24 日本電気株式会社 チップ状遮断部品及びその回路修復装置
US6111756A (en) * 1998-09-11 2000-08-29 Fujitsu Limited Universal multichip interconnect systems
TWI446506B (zh) * 2011-01-05 2014-07-21 Unimicron Technology Corp 具開口之封裝基板及其製法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872583A (en) * 1972-07-10 1975-03-25 Amdahl Corp LSI chip package and method
US3908185A (en) * 1974-03-06 1975-09-23 Rca Corp High frequency semiconductor device having improved metallized patterns
JPS5231672A (en) * 1975-09-05 1977-03-10 Hitachi Ltd Ceramic package
JPS5272170A (en) * 1975-12-12 1977-06-16 Nec Corp Package for semiconductor elements
JPS5336468A (en) * 1976-09-17 1978-04-04 Hitachi Ltd Package for integrated circuit
JPS60953B2 (ja) * 1977-12-30 1985-01-11 富士通株式会社 半導体集積回路装置
US4288841A (en) * 1979-09-20 1981-09-08 Bell Telephone Laboratories, Incorporated Double cavity semiconductor chip carrier
JPS5662352A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor integrated circuit device for acoustic amplification circuit
JPS5670654A (en) * 1979-11-13 1981-06-12 Nec Corp Semiconductor device
US4531145A (en) * 1980-08-04 1985-07-23 Fine Particle Technology Corporation Method of fabricating complex micro-circuit boards and substrates and substrate
US4366187A (en) * 1980-10-31 1982-12-28 Western Electric Company, Inc. Immersion curing of encapsulating material
JPS58110063A (ja) * 1981-12-23 1983-06-30 Nec Corp 集積回路装置

Also Published As

Publication number Publication date
US4631572A (en) 1986-12-23
JPS6095940A (ja) 1985-05-29
EP0139364A3 (en) 1986-08-13
EP0139364A2 (en) 1985-05-02

Similar Documents

Publication Publication Date Title
KR860001473A (ko) 멀티레벨 실리콘 회로판
KR900010998A (ko) 반도체 집적회로 장치
US4513307A (en) CMOS/SOS transistor gate array apparatus
KR970063679A (ko) 집적회로내에 금속 상호 접속선을 배선하는 방법 및 이에 의해 제조된 집적회로
KR920010872A (ko) 멀티칩 모듈
KR890017777A (ko) 반도체 집적회로의 자동배선방법
KR850002679A (ko) 대규모 집적회로 실장의 다중신호 경로 분배 시스템
KR910019209A (ko) 반도체 집적회로 장치
KR860007743A (ko) 1칩(on eohip)마이크로 컴퓨터의 제조방법
KR910013524A (ko) 반도체집적회로장치
KR910008836A (ko) 반도체기억장치
EP0041844B1 (en) Semiconductor integrated circuit devices
US20020153619A1 (en) Semiconductor chip having pads with plural junctions for different assembly methods
JPH04129250A (ja) 薄型混成集積回路基板
GB1374666A (en) Assembly comprising a micro electronic package a bus strip and a printed circuit base
KR920007093A (ko) 하이브리드형 반도체장치
KR900001020A (ko) 반도체 집적회로 장치
JPH0661297A (ja) 半導体装置
JPH0347259Y2 (ko)
JPS6089955A (ja) 半導体装置
SE9904622L (sv) Modul innefattande ett eller flera chip
KR870003570A (ko) 반도체 장치
JPS60134462A (ja) 集積化半導体論理回路装置
KR860002873A (ko) 반주문형 시스템 lsi
KR970052396A (ko) 반도체 칩의 접지 패드 금속라인 구조

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid