KR860007743A - 1칩(on eohip)마이크로 컴퓨터의 제조방법 - Google Patents
1칩(on eohip)마이크로 컴퓨터의 제조방법 Download PDFInfo
- Publication number
- KR860007743A KR860007743A KR1019860001628A KR860001628A KR860007743A KR 860007743 A KR860007743 A KR 860007743A KR 1019860001628 A KR1019860001628 A KR 1019860001628A KR 860001628 A KR860001628 A KR 860001628A KR 860007743 A KR860007743 A KR 860007743A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- evaluation
- masks
- bonding pad
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 첫 번째 실시예에 따라 평가용칩상에 형성된 패턴의 예시배열의 도식적인 편면도.
제4도는 본 발명의 두 번째 실시예에 따라 평가용칩상에 형성된 패턴이 예시배열의 도식적인 평면도.
제5도는 본 발명의 세 번째 실시예에 따라 평가용칩상에 형성된 패턴의 더욱 상세히 설명된 배열을 나타내는 도식적인 평면도.
Claims (6)
1칩 마이크로 컴퓨터의 양산용칩에 대하여 첫 번째 세트의 마스크를 제조하고, 각각의 마스크가 다수의 첫 번째 본딩패드, 다른 시설물을 형성하기 위한 패턴이 제공되는 영역을 가지며, 첫 번째 본딩패드가 다른 시설물을 둘러싸는 베열에 배열되고, 첫 번째 세트 마스크를 사용함으로써 1칩 마이크로 컴퓨터의 칩을 제조하며, 평가용 칩에 대하여 두 번째 세트의 마스크를 제조하고, 상기 평가용칩이 각각의 양산용칩의 ROM에 유지될 프로그램을 평가하기 위하여 사용되는 단계를 가지며, 두 번째 세트의 마스크의 상기 제조는, 각각의 첫 번째 세트의 마스크의 ROM영역에 대한 패턴을 외부 기억장치에 액세스를 가지도록 평가용칩을 허용하기 위한 인터페이스 장치를 형성하기 위하여 상응하는 패턴으로 바꾸고, 인터페이스장치와 두 번째 본딩패드와 첫 번째 본딩패드 사이의 연결 배선과 두 번째 본딩패드를 형성하기 위한 첫 번째 세트의 마스크 패턴에 추가하며, 두 번째 본딩패드가 첫 번째 본딩패드의 배열을 둘러싸는 배열에 배열되고, 두번째 세트의 마스크를 사용함으로써 평가용 칩을 제조하는 단계를 포함하는 것을 특징으로 하는 1칩 마이크로 컴퓨터의 제조방법.
청구범위 제1항에 있어서, 이터페이스 장치가 외부 기억장치로부터 데이터 신호를 수신하기 위한 데이터 입력버퍼와 외부 기억장치에 어드레스신호를 전송하기 위한 어드레스출력버퍼를 가지고, 어드레스 출력과 데이터 입력 버퍼가 두 번째 본딩패드에 연결되는 1칩 마이크로 컴퓨터의 제조방법.
청구범위 제1항에 있어서, 더욱이 상기 평가용칩이 다배선층을 포함하고, 여기서 두 번째 본딩패드와 거기에연결된 상응하는 배선이 최상부 배선층에 형성되고 잔유배선이 하부 배선층에 형성되는 1칩 마이크로 컴퓨터의 제조방법.
청구범위 제1항에 있어서, 두 번째 본딩패드와 이에 연결된 상응하는 배선이 첫 번째 본딩패드를 형성하기 위하여 마스크에 형성되는 1칩 마이크로 컴퓨터의 제조방법.
청구범위 제2항에 있어서, 각각 어드레스 입력과 데이터 출력 버퍼에 연결된 다수의 두 번째 본딩패드가 평가용칩의 주위에 각 그룹을 형성하도록 배열되는 1찜 마이크로 컴퓨터의 제조방법.
청구범위 제1항에 있어서, 평가용칩이 거기에 두 번째 본딩패드를 형성하기 위하여 양산용 칩과 같은 면적 주위에 확장된 면적을 제공하는 1칩 마이크로 컴퓨터의 제조방법.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60045808A JPS61222148A (ja) | 1985-03-08 | 1985-03-08 | 1チツプマイクロコンピユ−タの製造方法 |
JP45808 | 1985-03-08 | ||
JP60-45808 | 1985-03-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR860007743A true KR860007743A (ko) | 1986-10-17 |
KR900008017B1 KR900008017B1 (ko) | 1990-10-29 |
Family
ID=12729555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860001628A KR900008017B1 (ko) | 1985-03-08 | 1986-03-07 | 1칩 마이크로 컴퓨터의 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4833620A (ko) |
EP (1) | EP0194205B1 (ko) |
JP (1) | JPS61222148A (ko) |
KR (1) | KR900008017B1 (ko) |
DE (1) | DE3675038D1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2214334B (en) * | 1988-01-05 | 1992-05-06 | Texas Instruments Ltd | Integrated circuit |
US5270944A (en) * | 1988-06-09 | 1993-12-14 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for manufacturing the same |
US5182719A (en) * | 1988-06-09 | 1993-01-26 | Hitachi, Ltd. | Method of fabricating a second semiconductor integrated circuit device from a first semiconductor integrated circuit device |
JPH02197160A (ja) * | 1989-01-26 | 1990-08-03 | Nec Corp | Lsi基板 |
FR2649504B1 (fr) * | 1989-07-07 | 1991-09-27 | Sgs Thomson Microelectronics | Circuit integre a microprocesseur et horloge interne programmable |
US4936334A (en) * | 1989-09-29 | 1990-06-26 | Allied-Signal Inc. | Differential pressure shuttle valve |
US5119158A (en) * | 1989-11-21 | 1992-06-02 | Nec Corporation | Gate array semiconductor integrated circuit device |
JP2531827B2 (ja) * | 1990-04-25 | 1996-09-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5493723A (en) * | 1990-11-06 | 1996-02-20 | National Semiconductor Corporation | Processor with in-system emulation circuitry which uses the same group of terminals to output program counter bits |
JP2925337B2 (ja) * | 1990-12-27 | 1999-07-28 | 株式会社東芝 | 半導体装置 |
EP0588577A3 (en) * | 1992-09-14 | 1994-04-20 | Dow Corning Corporation | Hermetically sealed integrated circuits |
US6223146B1 (en) * | 1994-06-29 | 2001-04-24 | Kelsey-Hayes Company | Method and apparatus for manufacturing a programmed electronic control unit for use in an anti-lock braking (ABS) system |
US6742169B2 (en) * | 2001-02-28 | 2004-05-25 | Sanyo Electric Co., Ltd. | Semiconductor device |
US6948105B2 (en) * | 2001-05-12 | 2005-09-20 | Advantest Corp. | Method of evaluating core based system-on-a-chip (SoC) and structure of SoC incorporating same |
KR101883152B1 (ko) * | 2011-08-04 | 2018-08-01 | 삼성전자 주식회사 | 반도체 장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4467420A (en) * | 1981-03-20 | 1984-08-21 | Fujitsu Limited | One-chip microcomputer |
JPS57212563A (en) * | 1981-06-25 | 1982-12-27 | Fujitsu Ltd | Address reading circuit for one-chip microcomputer |
JPS59146352A (ja) * | 1983-02-09 | 1984-08-22 | Nec Corp | シングル・チップ・マイクロコンピュータ |
DE3481958D1 (de) * | 1983-05-24 | 1990-05-17 | Toshiba Kawasaki Kk | Integrierte halbleiterschaltungsanordnung. |
JPS6089955A (ja) * | 1983-10-21 | 1985-05-20 | Mitsubishi Electric Corp | 半導体装置 |
JPS6151695A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体集積回路装置 |
-
1985
- 1985-03-08 JP JP60045808A patent/JPS61222148A/ja active Granted
-
1986
- 1986-03-06 US US06/836,752 patent/US4833620A/en not_active Expired - Fee Related
- 1986-03-07 EP EP86400480A patent/EP0194205B1/en not_active Expired - Lifetime
- 1986-03-07 KR KR1019860001628A patent/KR900008017B1/ko not_active IP Right Cessation
- 1986-03-07 DE DE8686400480T patent/DE3675038D1/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0194205A2 (en) | 1986-09-10 |
US4833620A (en) | 1989-05-23 |
DE3675038D1 (de) | 1990-11-29 |
EP0194205B1 (en) | 1990-10-24 |
JPS61222148A (ja) | 1986-10-02 |
JPH0367342B2 (ko) | 1991-10-22 |
KR900008017B1 (ko) | 1990-10-29 |
EP0194205A3 (en) | 1987-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860007743A (ko) | 1칩(on eohip)마이크로 컴퓨터의 제조방법 | |
DE60233902D1 (de) | Stapelbare schichten die eingekapselte integrierte schaltungschips mit einer oder mehreren darüberliegenden verbindungsschichten beinhalten und verfahren zu deren herstellung | |
FR2508255B1 (fr) | Dispositif a circuit integre, realise a partir d'une matrice " standard, realisant une multiplicite de fonctions logiques par modification du reseau de calibrage " | |
KR970018485A (ko) | 반도체 장치 | |
KR910008726A (ko) | 반도체기억장치 | |
KR910013524A (ko) | 반도체집적회로장치 | |
KR850002679A (ko) | 대규모 집적회로 실장의 다중신호 경로 분배 시스템 | |
JPH065663A (ja) | 評価用半導体装置 | |
JPH04129250A (ja) | 薄型混成集積回路基板 | |
KR900702569A (ko) | 웨이퍼스케일 집적회로 | |
JPS55124248A (en) | Leadless package | |
JPS5640268A (en) | Semiconductor device | |
KR100507878B1 (ko) | 다중 정렬핀을 갖는 패키지 | |
JPS59145542A (ja) | 大規模集積回路 | |
KR0117716Y1 (ko) | 반도체 패키지 | |
JPS58182841A (ja) | モノリシツク集積回路 | |
JPS57164557A (en) | Integrated circuit device | |
JPS56142662A (en) | Manufacture of semiconductor integrated circuit | |
JPH045841A (ja) | 半導体装置 | |
JPH02189944A (ja) | 半導体集積回路装置 | |
JPH0297049A (ja) | 集積回路用パッケージ装置 | |
JPS57106043A (en) | Semiconductor integrated circuit device | |
JPH0794657A (ja) | リ−ドフレ−ム及びそのリ−ドフレ−ムを用いた樹脂封止型半導体装置 | |
JPH03238839A (ja) | 半導体集積回路装置 | |
KR970018296A (ko) | 반도체 소자의 회로영역 배치방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |