JPH03238839A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH03238839A
JPH03238839A JP2035392A JP3539290A JPH03238839A JP H03238839 A JPH03238839 A JP H03238839A JP 2035392 A JP2035392 A JP 2035392A JP 3539290 A JP3539290 A JP 3539290A JP H03238839 A JPH03238839 A JP H03238839A
Authority
JP
Japan
Prior art keywords
pad
chip
package
integrated circuit
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2035392A
Other languages
English (en)
Inventor
Mikio Saito
齋藤　幹雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2035392A priority Critical patent/JPH03238839A/ja
Publication of JPH03238839A publication Critical patent/JPH03238839A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に同一チップ
が外形の異なるパッケージに搭載される半導体集積回路
装置に関する。
〔従来の技術〕
従来、この種の半導体集積回路装置は、その用途、目的
に応じて種々のパッケージが適用されている。すなわち
、同一チップでも、実装される回路基板によってそのパ
ッケージが異なることである。また、これらの半導体集
積回路装置は、集積回路が形成された半導体基板である
チップを、多数のリードをもつリードフレームに搭載し
、チップにある入出力端子であるパッドとリードとを接
続し、これら構成体をパッケージに封じ込む構造をして
いる。しかしながら、リードとパッドとの距離の長い場
合、つまり、ボンディングワイヤーが長い場合には、ボ
ンディングの際にボンディングワイヤーが垂れてチップ
のエッチに接触したり、封入時にボンディングワイヤー
が動いて隣りのボンディングワイヤーと接触するなど不
良品となる率が高くなるので、そのパッド配置には自ず
と制限を設けざるを得ない、従って同一チップで数種類
のパッケージを製品化する際、−通りのパッド配置では
物理的にこの制限を満足できない場合も生じでいる。
第２図（ａ＞及び（ｂ）は従来の半導体集積回路装置の
一例を説明するための異なるパッケージと同一チップの
配置状態を示す部分平面図である。この図面で二つの異
なったタイプのパッケージについて説明する。ここで、
第２図（ａ）に示す半導体集積回路装置のパッケージを
Ａタイプとし、第２図（ｂ）に示すパッケージをＢタイ
プとする。まず、第２図（ａ）及び（ｂ）に示すよ、う
に、Ａタイプのパッケージのリードｌａ、リードｌｂ、
リード１ｃと、Ｂタイプのパッケージのり一ドｌａ、　
リードｌｃ、リード１ｄに対して、ボンディング可能な
領域は、それぞれ接続領域６ａ、６ｂ、６ｃ及び６ｄで
示しである。これらリードｌａ、ｌｂ、ｌｃ及び１ｄの
接続領域６ａ、６ｂ、’６ｃ及び６ｄに金属細線でボン
ディングするパッドを配置する必要がある。すなわちＡ
タイプのパッケージでは、リード１ａはパッド２ａに、
リード１ｂはパッド２ｂ、リード１ｃはパッドｌｃにボ
ンディングすることである。
方、Ｂタイプのパッケージでは、リード１ａはパッド２
ａに、リード１ｃはパッド２ｃに、リード１ｄはパッド
２ａに接続可能であるが、リード１ａに対するボンディ
ング可能な領域である接続領域６ａとリード１ｄに対す
るボンディング可能な領域である接続領域６ｄとが重な
る部分がある。
このことは、いずれかのリードの一つしか接続出来ない
ことになるし、また、パッド２ｂに接続すべくリードが
存在しないことになる。云い換えれば、同一のチップに
対して二つの異なるパッケージを組立ることは不可能で
ある。
第３図（ａ）及び（ｂ）は従来の半導体集積回路装置の
他の例を説明するための異なるチップと同一のパッケー
ジの配置状態を示す部分平面図である。従って、従来の
半導体集積回路装置では、そのパッケージのリードフレ
ームは、これらのリードに接続対応するパッドが設けら
れたチップを適用することである。例えば、第３図（ａ
）に示すパッケージに対しては、リードｌａ、ｌｂ及び
１ｃに対応するパッド２ａ、２ｂ及び２Ｃが設けられた
チップ５を、第３図（ｂ）に示すパッケージに対しては
、リードｌａ、ｌｃ及び１ｄに接続するパッド２ａ、２
ｃ及び２ｄが設けられたチップ５ａを用いていた。従っ
て、同一パッケージにチップを組込む場合には、パッケ
ージのリードに対応するように、チップにパッドをそれ
ぞれ位置を移動して設けていた。
なお、図中、リードフレーム３ａは、チップ５．５ａを
搭載するアイランド４と、このアイランド４の周囲に配
置されたリードｌａ、ｌｂ。
１ｃ及び１ｄと、アイランド４を支持する吊りリード３
とにより構成されている。
〔発明が解決しようとする課題〕
上述した従来の半導体集積回路装置では、数種類のパッ
ケージを製品化する場合には、パッドを共用できないパ
ッケージに対してパッド配置を変更したチップを製造し
て対応しなければならない。このため、製造途中でパッ
ド配置を変更する分のフォトマスクが必要となり、多大
のコストを費やすという欠点がある。また、同一パッケ
ージに対して、複数の種類のチップを製造するので、拡
散工程以降の工程でそれぞれを管理を行う必要があり、
製造工程の管理が複雑になるという欠点がある。
本発明の目的は、かかる欠点を解決し、同一のチップを
種類の異なるパッケージに組込むことの出来る半導体集
積回路装置を提供することである。
〔課題を解決するための手段〕
本発明の半導体集積回路は、一種類のチップを外形及び
寸法の異なる複数種類のパッケージに組込む半導体集積
回路装置において、各前記パッケージに設けられている
同一位置のリードに対応するパッドと、各前記パッケー
ジに個別に設けられているリードに対応して配置される
とともに前記パッドに配線を介して接続されている予備
パッドとをもつチップを有している。
〔実施例〕 次に、本発明について図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明の半導体集積回路装置
の一実施例を説明するための異なるパッケージと同一チ
ップの配置状態を示す部分平面図である。この半導体集
積回路装置は、そのチップに金属細線が接続すべきパッ
ドに隣接したところに、前記パッドと配線を介して予備
パッドを設けたことである。また、この予備パッドは、
例えば、金属細線が接続されるパッドと、同形状で、同
寸法で、かつ同質材料で製作していることである。すな
わち、このことは、ボンディング装置で同一条件で接続
出来る利点がある。
この半導体集積回路装置は、例えば、第１図（ａ）及び
（ｂ）に示すように、そのチップ５ｂ上にパッド２ｂに
配線８を介して接続される予備パッド７を設けたことで
ある。このことにより、第１図（ａ）に示すパッケージ
においては、リードｌａ、ｌｂ及び１ｃに対しては、チ
ップ５ｂ上にはパッド２ａ、２ｂ及び２Ｃがあり、第１
図（ｂ）に示すパッケージにおいては、リード１ａ及び
１ｃには、それぞれパッド２ａ、２ｃがあり、リード１
ｄに対しては、予備パッド７がある。勿論、予備パッド
７はチップ上でパッド２ｂと配線８で接続されておりど
ちらのパッドにボンディングしても、集積回路として同
じ動作をする。このように同一チップ上に、両パッケー
ジのリードと接続共用できるパッドと、パッケージ固有
のリードとを接続する予備パッドを設けることによって
、異ったパッケージの組立が可能である。また、図面に
は示さないが、予備パッドの配置に関しては、通常設け
られているパッドと横方向に一列に並べて形式されてい
る方が、接続する際に、効率よく金属細線が接続出来る
。
〔発明の効果〕
以上説明したように本発明は、同一形状寸法をもつチッ
プに数種類のパッケージに組込む際に、各パッケージに
共通するパッドを設けるとともに各パッケージ固有のパ
ッドを同一チップ上に設けることにより、同一チップで
数種類のパッケージに組立てることが出来る。この結果
、チップ製造の為の一式のフォトマスクを必要とするだ
けで、従来のようにパッド配置を換えたチップを製造す
る為のフォトマスクが不要となり、その費用が削減でき
る。また、拡散工程以降も、一種類のチ・ンプを管理す
ることで済むので従来例に比べその工程管理も複雑さが
無くなるという効果がある。
５ｂ・・・チップ、６ａ、６ｂ、６ｃ・・・接続領域、
７・・・予備パッド、８・・・接続線。

Claims (1)

    【特許請求の範囲】
  1. 　一種類のチップを外形及び寸法の異なる複数種類のパ
    ッケージに組込む半導体集積回路装置において、各前記
    パッケージに設けられている同一位置のリードに対応す
    るパッドと、各前記パッケージに個別に設けられている
    リードに対応して配置されるとともに前記パッドに配線
    を介して接続されている予備パッドとをもつチップを有
    することを特徴とする半導体集積回路装置。
JP2035392A 1990-02-15 1990-02-15 半導体集積回路装置 Pending JPH03238839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2035392A JPH03238839A (ja) 1990-02-15 1990-02-15 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2035392A JPH03238839A (ja) 1990-02-15 1990-02-15 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH03238839A true JPH03238839A (ja) 1991-10-24

Family

ID=12440644

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2035392A Pending JPH03238839A (ja) 1990-02-15 1990-02-15 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH03238839A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098652A (ja) * 1983-11-02 1985-06-01 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6098652A (ja) * 1983-11-02 1985-06-01 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5451814A (en) Multi-chip module integrated circuit
JP2809945B2 (ja) 半導体装置
JP3679923B2 (ja) 半導体装置
JPH06232196A (ja) 半導体装置
JPH03238839A (ja) 半導体集積回路装置
JPH02267947A (ja) 半導体装置
JPH0382066A (ja) 半導体装置
JPH0329182B2 (ja)
JPS63260048A (ja) マスタ−スライス型半導体装置
JPH065663A (ja) 評価用半導体装置
JPH0547995A (ja) マルチチツプモジユール
JPH023259A (ja) マスタスライス型半導体装置の製造方法
KR100273981B1 (ko) 반도체 장치용 패키지
JPH08264673A (ja) 集積回路装置
JPH02143449A (ja) 半導体封止容器
JPS63175454A (ja) 半導体モジュール
JPH04350961A (ja) 半導体集積回路装置およびその製造方法
JPH034043Y2 (ja)
JPH0387054A (ja) 半導体装置
JP2826518B2 (ja) 半導体装置
KR0129132Y1 (ko) I.c 패캐이지
JPH11150134A (ja) 半導体装置
JPH02267946A (ja) 半導体装置用パッケージ
JPH025442A (ja) 半導体素子
JPH01114049A (ja) サイズ可変の集積回路チップ