KR0129132Y1 - I.c 패캐이지 - Google Patents

I.c 패캐이지 Download PDF

Info

Publication number
KR0129132Y1
KR0129132Y1 KR2019910022193U KR910022193U KR0129132Y1 KR 0129132 Y1 KR0129132 Y1 KR 0129132Y1 KR 2019910022193 U KR2019910022193 U KR 2019910022193U KR 910022193 U KR910022193 U KR 910022193U KR 0129132 Y1 KR0129132 Y1 KR 0129132Y1
Authority
KR
South Korea
Prior art keywords
chip
package
attached
lead frame
bonding pads
Prior art date
Application number
KR2019910022193U
Other languages
English (en)
Other versions
KR930016189U (ko
Inventor
김강산
Original Assignee
정몽헌
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업주식회사 filed Critical 정몽헌
Priority to KR2019910022193U priority Critical patent/KR0129132Y1/ko
Publication of KR930016189U publication Critical patent/KR930016189U/ko
Application granted granted Critical
Publication of KR0129132Y1 publication Critical patent/KR0129132Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto

Abstract

본고안은 동일패드위에 2개이상의 칩을 적층식으로 부착시켜 패캐이지의 규격의 변화없이도 메모리 용량을 증가시킬 수 있도록 구성한 I.C 패캐이지에 관한 것이다.

Description

I.C 패캐이지
제1도는 본 고안을 구성하기 위하여 리드프레임의 패드표면에 2개의 칩을 적층식으로 부착한 상태의 평면도.
제2도는 제1도의 A-A선을 따라 절취한 상태의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드프레임 2 : 패드
3 : 리드 4 : 제1칩
5 : 제2칩 6및 7 : 와이어
8 : 접착필름
본고안은 I.C 패캐이지에 관한 것으로서, 표면적의 증가없이도 그 메모리 용량을 증가시킬 수 있도록 구성한 I.C 패캐이지에 관한 것이다.
반도체 조립공정에 있어서, 리드프레임의 패드 표면에는 일정한 규격의 칩(다이)가 부착되며, 이 칩과 각 리드는 와이어로서 서로 접속되어진다.
패드표면에는 1개의 칩이 부착되는 경우가 일반적이나, 메모리 용량이 큰 고집적 I.C 패캐이지의 제조에 있어서는 칩의 규격이 비대하여져 패캐이지의 표면적이 증가될 뿐만아니라, 이에 따라 I.C 패캐이지를 실장하는 기판의 기본 설계(Layout)를 모두 변경해야만 한다.
본고안은 메모리 용량이 큰 I.C 패캐이지의 제조상에서 발생되는 이와같은 문제점을 해결하기 위한 것으로서, 기존의 I.C 패캐이지 규격을 유지하면서 칩의 메모리 용량을 증가시킬 수 있도록 구성한 I.C 패캐이지를 제공하는데 그 목적이 있다.
이하, 본 고안을 첨부한 도면을 참고하여 상세히 설명한다.
제1도는 본고안을 구성하기 위하여 리드프레임의 패드표면에 2개의 칩을 적층식으로 부착한 상태의 평면도,
제2도는 제1도의 A-A선을 따라 절취한 상태의 단면도로서,
리드프레임(1)의 중앙부에 형성된 패드(2) 표면에 기존 메모리 용량의 제1칩(4)을 접착제(9)를 이용하여 부착시키며, 제1칩(4) 중앙부 표면에는 제1칩(4)보다 작은 규격의 제2칩(5)을 부착한다.
이때, 제1칩(4)위에 제2칩(5)을 부착할때는 비도전성 재질의 양면접착필름(8)을 이용함으로서 각 칩(4,5)의 이탈을 방지함과 동시에 양 칩(4,5)이 서로 도통됨을 방지한다.
이후, 제1칩(4)과 제2칩(5)의 지정된 본딩패드(4A, 5A, Bonding Pad)간을 와이어(6)로서 서로 접속시키며, 리드프레임(1)의 각 리드(3)와 제1칩(4) 연변에 구성된 본딩패드(4B)간을 와이어(7)로 서로 접속한다.(이후, 성형공정, 트림공정 및 포밍공정이 순차적으로 진행됨). 한편 제1도에서는 편의상 각 본딩패드 및 와이어 일부는 도시하지 않았다.
이상과 같이 구성되는 본고안은 동일패드 표면에 다수의 칩을 적층식으로 부착함으로서 패캐이지의 표면적을 증가시키지 않고서도 패캐이지의 메모리 용량을 증가시킬 수 있으며, 기존의 기판설계를 변경하지 않고서도 사용이 가능하다는 효과를 얻을 수 있다.

Claims (1)

  1. I.C 패캐이지에 있어서, 리드프레임(1)의 패드(2) 표면에 제1칩(4)을 부착시키고, 상기 제1칩(4) 중앙부에는 상기 제1칩(4)보다 작은 규격의 제2칩(5)을 비전도성 재질의 양면 접착필름(8)으로 적층부착시켜, 상기 제1칩(4)과 제2칩(5)의 지정된 본딩패드(4A,5A)를 와이어(6)로 1차 접속하고, 상기 리드프레임(1)의 각 리드(3)와 상기 제1칩(4) 가장자리에 구성된 또다른 본딩패드(4B) 각각을 와이어(7)로 2차 접속시켜 구성한 것을 특징으로 하는 I.C 패캐이지.
KR2019910022193U 1991-12-13 1991-12-13 I.c 패캐이지 KR0129132Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910022193U KR0129132Y1 (ko) 1991-12-13 1991-12-13 I.c 패캐이지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910022193U KR0129132Y1 (ko) 1991-12-13 1991-12-13 I.c 패캐이지

Publications (2)

Publication Number Publication Date
KR930016189U KR930016189U (ko) 1993-07-28
KR0129132Y1 true KR0129132Y1 (ko) 1999-02-01

Family

ID=19324181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910022193U KR0129132Y1 (ko) 1991-12-13 1991-12-13 I.c 패캐이지

Country Status (1)

Country Link
KR (1) KR0129132Y1 (ko)

Also Published As

Publication number Publication date
KR930016189U (ko) 1993-07-28

Similar Documents

Publication Publication Date Title
US5596225A (en) Leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US4774635A (en) Semiconductor package with high density I/O lead connection
US6291881B1 (en) Dual silicon chip package
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US5084753A (en) Packaging for multiple chips on a single leadframe
KR970067781A (ko) 반도체 장치와 그의 제조방법 및 집합형 반도체 장치
US5331200A (en) Lead-on-chip inner lead bonding lead frame method and apparatus
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
KR930022527A (ko) 수지밀봉형 반도체장치
KR0129132Y1 (ko) I.c 패캐이지
US5719748A (en) Semiconductor package with a bridge for chip area connection
JPH01137660A (ja) 半導体装置
JP2618883B2 (ja) 半導体装置
JPS62226636A (ja) プラスチツクチツプキヤリア
KR970077602A (ko) 칩접착부가 일체형으로 형성된 타이바를 갖는 패드리스 리드프레임과 이를 이용한 반도체 칩 패키지
JPS589585B2 (ja) デンシブヒンヨウリ−ドフレ−ム
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR970008537A (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
US20020121682A1 (en) Strapless lead frame
KR0137068B1 (ko) 리드 프레임
KR0124547Y1 (ko) 멀티형 리드프레임을 이용한 반도체 장치
US4918512A (en) Semiconductor package having an outwardly arced die cavity
KR100525091B1 (ko) 반도체 패키지
JP2629461B2 (ja) 樹脂封止形半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050721

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee