JPH06232196A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06232196A
JPH06232196A JP1438293A JP1438293A JPH06232196A JP H06232196 A JPH06232196 A JP H06232196A JP 1438293 A JP1438293 A JP 1438293A JP 1438293 A JP1438293 A JP 1438293A JP H06232196 A JPH06232196 A JP H06232196A
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
internal
island
main chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1438293A
Other languages
English (en)
Other versions
JPH0783035B2 (ja
Inventor
Osamu Suzuki
理 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5014382A priority Critical patent/JPH0783035B2/ja
Publication of JPH06232196A publication Critical patent/JPH06232196A/ja
Publication of JPH0783035B2 publication Critical patent/JPH0783035B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】リードフレームに複数チップを搭載する半導体
装置において、メインチップの回路機能の引き出しを容
易にし、かつリードフレームの製作費の削減を図る。 【構成】それぞれ回路機能を有するメインチップ１とサ
ブチップ３とを同一のアイランド４に搭載し、メインチ
ップ１の内部電極パッド２とサブチップ３上に設けた中
継パッド６とをワイヤボンディングすることにより、メ
インチップ１の回路機能の一部をサブチップ３側に橋渡
しし、さらにサブチップ３に設けた中継回路７および内
部電極パッド２を介して内部リード５へボンディングワ
イヤ８により引き出す。これにより、回路機能に差があ
る複数チップから構成される半導体装置において、回路
機能の引き出しのための内部リード５をメインチップ１
側に片寄らせることなくアイランド４を囲む周辺に均一
に配置させることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
１つのパッケージに複数の半導体チップを搭載した半導
体装置に関する。
【０００２】
【従来の技術】従来、１つのパッケージに複数の半導体
チップを組み込むことに至った背景としては、１つの半
導体チップ上に、例えばＭＯＳ系およびＢＩＰ系の機能
を持たせようとした場合、製造工程が長くなることによ
るコストの増大やＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔ
ｉｍｅ）が大きくなる結果、ＭＯＳ系とＢＩＰ系でチッ
プを別々にする必要があったこと、その際、ＢＩＰ系チ
ップを固定しこれにＭＯＳ系チップを組み合わせること
により品種展開がしやすいことが挙げられる。
【０００３】しかし、１パッケージ中の半導体チップを
メインチップとサブチップとに複数化することによっ
て、組立工程が複雑化したり、リードフレームの内部リ
ード数が増加して極度に微細化しプレス加工の限度を超
えてしまったり、また組立コストや資材コストを増加さ
せることは許されない。
【０００４】そこで従来、半導体チップの内部電極パッ
ドとリードフレームの内部リードとの接続をワイヤボン
ディングにより行う半導体装置では、図２の要部平面図
に示すように、リードフレームのアイランド４に搭載固
定されたメインチップ１の内部電極パッド２と、メイン
チップ１側に片寄って密集配置された内部リード５との
間をボンディングワイヤ８で接続するとともに、サブチ
ップ３側に配置された内部リード５とサブチップ３の内
部電極パッド２との間をボンディングワイヤ８で接続し
ている。この際、メインチップ１の回路機能はその殆ど
がメインチップ１から直接内部リード５に接続され、ま
たサブチップ３の回路機能も同様に内部リード５に接続
される。
【０００５】さらに、従来の半導体装置として、図３
（ａ）の要部平面図および同図（ｂ）の断面図に示すよ
うに、アイランド４上に回路機能を有する半導体チップ
１０を搭載し、同じアイランド４上の端部に複数個の中
継パッド６を有する中継チップ９を配置し、半導体チッ
プ１０の内部電極パッド２と内部リード５とを接続する
ボンディングワイヤ８を、中継チップ９に設けた中継パ
ッド６を介して接続した構成（特開平２−２１６８３９
号）も採用されている。
【０００６】
【発明が解決しようとする課題】前述した従来の半導体
装置のうち、前者の内部電極パッドと内部リードとをボ
ンディングワイヤにより直接接続した構造では、１つの
パッケージに対し複数チップを搭載した半導体装置の場
合、どうしても回路機能はメインチップに片寄って設け
られているため、その回路機能をボンディングワイヤの
接続により引き出すことを目的とする内部リードはメイ
ンチップ近辺に片寄って集中せざるを得ない。よって通
常、リードフレームの内部リードは金属板をプレス加工
やエッチング加工により成形しているが、内部リードの
集中化によりリードピッチおよびリード幅の狭小化が進
むと加工費用の安いプレス加工は不可能となり、加工費
がプレス加工の約３倍のエッチング加工でしか内部リー
ドを形成できなくなるという問題がある。
【０００７】また、従来の半導体装置のうち、後者の中
継パッドを有する中継チップを配置した接続構造は、元
来複数チップを搭載できるように１チップのみの時より
も大きめにアイランドを設定しているが、そこに更に中
継チップをダイボンディングしなければならないためア
イランドが大きくなり過ぎてしまい、最近のパッケージ
の薄型傾向につれて樹脂クラックの発生が懸念される。
さらに、１パッケージ中のチップ数が増えることによ
り、チップコストおよびダイボンディング費用（１チッ
プ当り２〜３円）が増加するという問題がある。
【０００８】本発明の目的は、従来の半導体装置の構造
および製造方法を維持しつつパッケージ中のチップ数お
よびチップサイズを小さく抑え、しかも内部リードの寸
法を変えることなく回路機能の外部引き出しを図り、回
路機能の引き出し口である半導体チップの内部電極パッ
ドをアイランド周縁付近に沿って余裕ある間隔で均一に
配置できる半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
それぞれ異なる回路機能を有するメインチップとサブチ
ップとを備え、サブチップには中継パッドおよび中継回
路を設け、メインチップの回路機能の一部をサブチップ
の中継パッドおよび中継回路を介して内部リードにワイ
ヤボンディング接続している。その結果、アイランド周
辺の内部リードをサブチップ側にも分散して均等に配置
できる。
【００１０】
【実施例】次に本発明を図面を参照して説明する。図１
は本発明の一実施例の要部を示す図で、同図（ａ）は平
面図、同図（ｂ）はその断面図である。
【００１１】図において、メインチップ１は回路機能を
有する半導体チップである。また、サブチップ３は回路
機能の他に中継回路７により内部電極パッド２との間を
接続する中継パッド６を有する半導体チップである。そ
して、リードフレームのアイランド４は、メインチップ
１とサブチップ３を所定の距離（０．９〜１．２ｍｍ）
離して搭載可能な面積を有している。そのためには、ア
イランド４のＸ方向の寸法は、メインチップ１またはサ
ブチップ３のＸ方向寸法の両側に０．４〜１．４ｍｍ
（チップ端からアイランド端までの余裕度）を加えた寸
法で従来と同じであるが、Ｙ方向の寸法は、メインチッ
プ１のＹ方向寸法とサブチップ３のＹ方向寸法と前述の
両端の余裕度（０．４〜１．４ｍｍ）と、さらにチップ
間の距離（０．９〜１．２ｍｍ）を加えた寸法が必要に
なってくる。
【００１２】一方、メインチップ１の回路機能を外部に
引き出すために、内部電極パッド２と内部リード５とは
従来と同様ボンディングワイヤ８で接続される。その
際、メインチップ１の回路機能の一部は内部電極パッド
２からボンディングワイヤ８によりサブチップ３側の中
継パッド６に橋渡しされる。このボンディングの際、金
ボールボンディングが行われるメインチップ１の内部電
極パッド２の面積は通常サイズ（１００μｍ角）で問題
ないが、ステッチボンディングが行われるサブチップ３
の中継パッド６はボンディングワイヤ８の垂れによるエ
ッジタッチを防止するためにチップ端より５０μｍ以上
離し、２００μｍ×３００μｍ程度の大きさに形成す
る。
【００１３】そして、サブチップ３の中継パッド６に橋
渡しされたメインチップ１の回路機能の一部は、サブチ
ップ３上の中継回路７を介してもう一端の内部電極パッ
ド２を経由し、さらに、この内部電極パッド２と内部リ
ード５とをワイヤボンディングすることにより外部へ引
き出される。これにより、メインチップ１の回路機能を
内部リード５に引き出す上での窓口となる内部電極パッ
ド２は、サブチップ３上に中継回路７および中継パッド
６を設けたことによりアイランド４の周縁付近に均一に
分布させることが可能となり、メインチップ１側付近に
内部リード５が密集することはない。なお、本実施例は
２個のチップを搭載した場合について説明してきたが、
さらにチップ数が増えても、中継パッドおよび中継回路
を有するチップを介在させることによって内部リードを
アイランド周囲に均一に配置できることはもちろんであ
る。
【００１４】本実施例によればリードフレームの形成が
エッチング加工によらずプレス加工のみで可能となり、
加工費をプレス法とエッチング法で比較した場合、プレ
ス法ではリードフレームの加工コストが９円／１枚（８
０ピンＱＦＰ）に対し、エッチング法では２５円／１枚
となり、１６円／１枚のコスト差が生じる。
【００１５】
【発明の効果】以上説明したように本発明は、メインチ
ップの回路機能の一部を中継し連絡するための中継パッ
ドおよび中継回路を有するサブチップを設けることによ
り、メインチップとサブチップの回路機能に差がある場
合でも、内部電極パッドをアイランド外周部に沿って均
一に配置させることができ、ひいては内部リードの配置
が内部電極パッドと同様、余裕ある間隔でのレイアウト
が可能となる。つまり、リードフレーム設計工数の削減
とプレス法によるより安価なリードフレーム加工が実現
できる。
【図面の簡単な説明】
【図１】本発明の半導体装置を示す図で、同図（ａ）は
要部平面図、同図（ｂ）はその断面図である。
【図２】従来の半導体装置の要部平面図である。
【図３】従来の他の半導体装置を示す図で、同図（ａ）
は要部平面図、同図（ｂ）はその断面図である。
【符号の説明】
１ メインチップ ２ 内部電極パッド ３ サブチップ ４ アイランド ５ 内部リード ６ 中継パッド ７ 中継回路 ８ ボンディングワイヤ ９ 中継チップ １０ 半導体チップ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 それぞれ異なる回路機能を有する複数の
    半導体チップをリードフレームの同一のアイランドに搭
    載した半導体装置において、前記複数の半導体チップは
    メインチップとサブチップとから構成され、メインチッ
    プの回路機能の一部はサブチップ上に設けられた内部配
    線を介してアイランドの周囲に配置されたリードフレー
    ムの内部リードに接続されていることを特徴とする半導
    体装置。
  2. 【請求項２】 前記サブチップは、メインチップとを結
    ぶボンディングワイヤが接続される中継パッドと、リー
    ドフレームの内部リードとを結ぶボンディングワイヤが
    接続される内部電極パッドとを有する請求項１記載の半
    導体装置。
  3. 【請求項３】 前記サブチップ上に設けられた内部配線
    は前記中継パッドと内部電極パッドとを結ぶ中継回路で
    ある請求項１記載の半導体装置。
  4. 【請求項４】 前記サブチップに設けられた中継パッド
    はメインチップと対向するサブチップの辺に沿って設け
    られている請求項１記載の半導体装置。
  5. 【請求項５】 前記複数チップを搭載したアイランドの
    まわりには内部リードがほぼ均等に分布し配置されてい
    る請求項１記載の半導体装置。
  6. 【請求項６】 前記アイランドに搭載された複数の半導
    体チップにはアイランド周辺に沿う各辺に内部電極パッ
    ドがほぼ均等に配置され、この内部電極パッドと内部リ
    ードとがボンディングワイヤで接続されている請求項１
    記載の半導体装置。
  7. 【請求項７】 前記中継パッドにはステッチボンディン
    グでワイヤが接続されている請求項１記載の半導体装
    置。
JP5014382A 1993-02-01 1993-02-01 半導体装置 Expired - Fee Related JPH0783035B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5014382A JPH0783035B2 (ja) 1993-02-01 1993-02-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5014382A JPH0783035B2 (ja) 1993-02-01 1993-02-01 半導体装置

Publications (2)

Publication Number Publication Date
JPH06232196A true JPH06232196A (ja) 1994-08-19
JPH0783035B2 JPH0783035B2 (ja) 1995-09-06

Family

ID=11859502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5014382A Expired - Fee Related JPH0783035B2 (ja) 1993-02-01 1993-02-01 半導体装置

Country Status (1)

Country Link
JP (1) JPH0783035B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491234B1 (ko) * 2001-12-03 2005-05-25 미쓰비시덴키 가부시키가이샤 반도체 집적 회로 장치
US7115977B2 (en) * 2000-09-28 2006-10-03 Oki Electric Industry Co., Ltd. Multi-chip package type semiconductor device
JP2010040715A (ja) * 2008-08-04 2010-02-18 Renesas Technology Corp 半導体装置
US8049321B2 (en) 2008-05-30 2011-11-01 Mediatek Inc. Semiconductor device assembly and method thereof
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
EP3002784A1 (en) * 2014-09-30 2016-04-06 Renesas Electronics Corporation Semiconductor device
WO2022190976A1 (ja) * 2021-03-12 2022-09-15 キヤノンマシナリー株式会社 ボンディング装置、及びボンディング方法
WO2022190979A1 (ja) * 2021-03-12 2022-09-15 キヤノンマシナリー株式会社 ボンディング装置、及びボンディング方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115977B2 (en) * 2000-09-28 2006-10-03 Oki Electric Industry Co., Ltd. Multi-chip package type semiconductor device
US8053278B2 (en) 2000-09-28 2011-11-08 Oki Semiconductor Co., Ltd. Multi-chip package type semiconductor device
US7148567B2 (en) 2001-12-03 2006-12-12 Renesas Technology Corp. Semiconductor integrated circuit device
KR100491234B1 (ko) * 2001-12-03 2005-05-25 미쓰비시덴키 가부시키가이샤 반도체 집적 회로 장치
US8049321B2 (en) 2008-05-30 2011-11-01 Mediatek Inc. Semiconductor device assembly and method thereof
US8361757B2 (en) 2008-05-30 2013-01-29 Mediatek Inc. Semiconductor device assembly and method thereof
JP2010040715A (ja) * 2008-08-04 2010-02-18 Renesas Technology Corp 半導体装置
US9633973B2 (en) 2012-12-20 2017-04-25 Samsung Electronics Co., Ltd. Semiconductor package
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
EP3002784A1 (en) * 2014-09-30 2016-04-06 Renesas Electronics Corporation Semiconductor device
US9530721B2 (en) 2014-09-30 2016-12-27 Renesas Electronics Corporation Semiconductor device
JP2016072520A (ja) * 2014-09-30 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置
WO2022190976A1 (ja) * 2021-03-12 2022-09-15 キヤノンマシナリー株式会社 ボンディング装置、及びボンディング方法
WO2022190979A1 (ja) * 2021-03-12 2022-09-15 キヤノンマシナリー株式会社 ボンディング装置、及びボンディング方法
JP2022139910A (ja) * 2021-03-12 2022-09-26 キヤノンマシナリー株式会社 ボンディング装置、及びボンディング方法
JP2022139913A (ja) * 2021-03-12 2022-09-26 キヤノンマシナリー株式会社 ボンディング装置、及びボンディング方法

Also Published As

Publication number Publication date
JPH0783035B2 (ja) 1995-09-06

Similar Documents

Publication Publication Date Title
US5552966A (en) Semiconductor device having an interconnecting circuit board and method for manufacturing same
USRE41510E1 (en) Lead frame
JPH06151641A (ja) 半導体装置
US6313519B1 (en) Support for semiconductor bond wires
JPH06232196A (ja) 半導体装置
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JPH02216839A (ja) 半導体装置
KR0137068B1 (ko) 리드 프레임
KR100216989B1 (ko) 2칩 1패키지용 리드 프레임
KR0152950B1 (ko) 반도체 패키지용 리드 프레임
JPH03167872A (ja) 半導体装置用リードフレーム
KR100273981B1 (ko) 반도체 장치용 패키지
JPH03167836A (ja) 半導体装置
JPH06112247A (ja) リードフレームおよびそれを用いた半導体装置の組立方法
JPH04277642A (ja) ワイヤーボンディング方法
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPH0750384A (ja) マルチチップ半導体装置およびその製造方法
KR100525091B1 (ko) 반도체 패키지
JPH11150134A (ja) 半導体装置
KR0129004Y1 (ko) 리드 프레임
JPH0637234A (ja) 半導体装置
JPH02208959A (ja) 半導体装置
JP2000058738A (ja) リードフレーム及び半導体装置
JPH0595018A (ja) 半導体装置の製造方法
JPS59198744A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees