JP2000058738A - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置

Info

Publication number
JP2000058738A
JP2000058738A JP10230780A JP23078098A JP2000058738A JP 2000058738 A JP2000058738 A JP 2000058738A JP 10230780 A JP10230780 A JP 10230780A JP 23078098 A JP23078098 A JP 23078098A JP 2000058738 A JP2000058738 A JP 2000058738A
Authority
JP
Japan
Prior art keywords
die
lead frame
pad
die pad
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10230780A
Other languages
English (en)
Inventor
Hiroshi Kosaka
博 小坂
Yuzo Kato
雄三 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyazaki Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyazaki Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10230780A priority Critical patent/JP2000058738A/ja
Publication of JP2000058738A publication Critical patent/JP2000058738A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 従来のＬＯＣ構造における材料費及び加工費
を削減し、コストの安い製品を提供する。 【解決手段】 リードフレームを１層の金属材料で形成
し、ダイパッド１６に複数のインナリード１２の先端部
が入り組むように複数の切り込みを設け、ダイパッド１
６とインナリード１２との間にダイス１１を挿入してＡ
ｇペーストでダイスボンディングするようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＬＯＣ（Ｌｅａｄ
Ｏｎ Ｃｈｉｐ）構造用のリードフレーム及びＬＯＣ構
造の半導体装置に関するものである。
【０００２】
【従来の技術】メモリの集積度向上に伴うチップサイズ
の拡大に対して、収納パッケージに最大サイズのチップ
を搭載するために、チップの上にインナリードが位置す
るＬＯＣ構造が採用されている。
【０００３】図６は従来のＬＯＣ構造の半導体装置を示
す断面図で、絶縁テープ方式によるものを示している。
【０００４】半導体素子のチップ１とインナリード２と
を絶縁テープ３での熱圧着ボンディングにより固定し、
チップ１とインナリード２とをボンディングワイヤであ
る金線４により接続し、モールド樹脂５により樹脂封止
したものである。
【０００５】また、リードフレームを２層構造にしてＬ
ＯＣ構造を実現しているものもある。この場合、１層目
のリードフレームにダイパッドを形成し、ダイス（チッ
プ）をダイパッドにＡｇ（銀）ペーストによりボンディ
ングする。
【０００６】２層目のリードフレームには複数のインナ
リードが形成されており、１層目と２層目のリードフレ
ームを溶接して張り合わせることでＬＯＣ構造を形成し
ている。
【０００７】しかしながら、絶縁テープ方式の場合はテ
ープ材料費や圧着加工費により、また２層構造方式の場
合はリードフレームの材料費や溶接加工費により、コス
トが割高となっていた。
【０００８】また、素子構造のシュリンク化に伴ってチ
ップサイズが小さくなり、従来のようなＬＯＣ構造でな
くても、コストの割安な図７に示すような通常構造にし
てパッケージに収納することも可能である。
【０００９】しかしながら、従来の通常構造では、図７
のようにダイパッド６にＡｇペーストでダイスボンディ
ングされたダイス１とインナリード２とを金線４により
ワイヤボンディングしているが、ダイス１のボンディン
グパッドが周辺に位置しているため、ボンディングパッ
ドがセンタに位置するＬＯＣ構造のダイスを直ちに収納
することはできない。
【００１０】そのためには、構造切り替えにデバイスの
設計変更を要することになり、簡単ではない。また、周
辺パッドからセンタパッドに変更したとしてもワイヤボ
ンディングした金線が長くなり、ダイスとのショートが
懸念される。
【００１１】
【発明が解決しようとする課題】従来のＬＯＣ構造にお
ける材料費及び加工費を削減し、コストの安いＬＯＣ構
造の製品を提供することである。
【００１２】
【課題を解決するための手段】上記課題を解決するた
め、リードフレームを１層の金属材料で形成し、複数の
インナリードの先端部が入り組むように複数の切り込み
を設けたダイパッドと、ダイパッドを支持し、一部をダ
ウンセットしてダイパッドを一段凹ませるようにしたサ
ポータとを備え、ダイパッドとインナリードとの間にダ
イスを挿入し、ボンディング用ペーストによりダイスボ
ンディングしたものである。
【００１３】
【発明の実施の形態】図１は本発明のＬＯＣ構造の半導
体装置を示す断面図である。
【００１４】半導体素子のダイス１１はダイパッド１６
に搭載され、ボンディング用ペースト例えばＡｇペース
トによりダイスボンディングされている。インナリード
１２はダイス１１の上方に位置してＬＯＣ構造を形成
し、ダイス１１と金線１４によりワイヤボンディングさ
れている。
【００１５】上記した全体がモールド樹脂１５で樹脂封
止され、アウタリード１３はインナリード１２と対応
し、樹脂封止された装置の外側にあって外部電極とな
る。
【００１６】図２は本発明の第１の実施形態を示す平面
図で、複数個連結されたリードフレームの１個分を示し
ている。
【００１７】コイル状に準備されたリードフレームの１
層の金属材料を、ＬＯＣ構造になるように、加工機によ
りパターンに合わせて打ち抜くスタンピング加工を実施
して図２のようなリードフレームを形成する。
【００１８】リードフレームは、長辺側の周辺部に複数
のアウタリード１３と、それに対応した複数のインナリ
ード１２と、リードを連結したタイバー１７とを備え、
中央部に図１のダイス１１を搭載するダイパッド１６を
備え、更に短辺側でダイパッド１６を支持する２本のサ
ポータ１８を備えている。
【００１９】ダイパッド１６の長辺側には、インナリー
ド１２の先端部１９が入り組むように複数の切り込み２
０が形成されている。
【００２０】また、ダイパッド１６にダイス１１を搭載
するために、サポータ１８の一部、例えば中間部２１を
ダウンセット加工して下方に変形させ、ダイパッド１６
をインナリード１２の位置より一段凹ませている。
【００２１】従って、図２の場合は、サポータ１８が存
在しない長辺側から、図１に示すインナリード１２とダ
イパッド１６との間隙にダイス１１を挿入し、ダイスボ
ンディングする。
【００２２】なお、破線で示した長方形はパッケージラ
イン２２を示している。
【００２３】図３は図２のリードフレームにダイスを挿
入した状態を示す平面図である。
【００２４】ダイス１１は図２に示したようにパッケー
ジの長辺側から自動機械によって挿入されてダイスボン
ディングされる。このボンディングは、ダイス１１を挿
入する前にダイパッド１６にＡｇペーストを塗布する
か、フィルム状のＡｇペースト剤をダイパッド１６やダ
イス１１の裏面に施こしておき、ダイス１１が挿入され
てから加熱接着により行われる。
【００２５】ダイスボンディングが完了したら、ダイス
１１のセンタに予め形成されているボンディングパッド
２３とインナリード１２とを金線１４によりワイヤボン
ディングする。
【００２６】その後、パッケージライン２２まで図１に
示したようにモールド樹脂１５により樹脂封止され、タ
イバー１７などが切断されて半導体装置が完成する。
【００２７】なお、ダイス１１の挿入時やワイヤボンデ
ィングの際には、必要に応じてインナリード１２とダイ
ス１１の表面の間隙にインナリード１２を受け支える治
具を使用して、インナリード１２とダイス１１との接触
を避け、ダイス表面の回路保護膜の破壊防止をする。
【００２８】図４は本発明の第２の実施形態を示す平面
図、図５は第２の実施形態にダイスを挿入した状態を示
す平面図である。
【００２９】第２の実施形態はサポータ１８をリードフ
レームの長辺側に４本設けたものであり、他は第１の実
施形態と同じである。サポータ１８を長辺側に設けたた
め、ダイス１１はパッケージの短辺側から挿入される。
【００３０】サポータ１８を長辺側に４本設けているの
で、第１の実施形態に比して、ダイパッド１６上のダイ
ス１１は安定して支持される。
【００３１】
【発明の効果】上記したように、本発明はリードフレー
ムを１層の金属材料で形成し、ダイパッドにインナリー
ドの先端部が入り組むように複数の切り込みを設け、ダ
イパッドとインナリードとの間にダイスを挿入してボン
ディング用ペーストでダイスボンディングするようにし
たので、リードフレームや絶縁テープの材料費を削減で
き、リードフレームを構成したり、ダイスボンディング
する際の加工費を低減することができる。
【図面の簡単な説明】
【図１】本発明のＬＯＣ構造の半導体装置を示す断面図
【図２】本発明の第１の実施形態を示す平面図
【図３】第１の実施形態にダイスを挿入した状態を示す
平面図
【図４】本発明の第２の実施形態を示す平面図
【図５】第２の実施形態にダイスを挿入した状態を示す
平面図
【図６】従来のＬＯＣ構造を示す断面図
【図７】従来の通常構造を示す断面図
【符号の説明】
１１ ダイス １２ インナリード １３ アウタリード １４ 金線 １５ モールド樹脂 １６ ダイパッド １８ サポータ ２０ 切り込み
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 雄三 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 Ｆターム(参考） 5F044 AA01 GG03 GG07 5F067 AA01 AB02 BB10 BD02 BD08 BD10 BE05 BE07 DF16 DF17

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 １層の金属材料で形成されたリードフレ
    ームにおいて、 複数のアウタリードと、 前記複数のアウタリードに対応する複数のインナリード
    と、 前記インナリードの先端部が入り組むように複数の切り
    込みを設けたダイパッドと、 前記ダイパッドを支持し、一部をダウンセットして前記
    ダイパッドを一段凹ませるようにしたサポータと、 を備えたことを特徴とするリードフレーム。
  2. 【請求項２】 請求項１記載のリードフレームの前記ダ
    イパッドとインナリードとの間に前記ダイスを挿入し、
    前記ダイパッドとダイスをボンディング用ペーストによ
    りダイスボンディングし、前記ダイスとインナリード間
    をワイヤボンディングし、モールド樹脂により樹脂封止
    したことを特徴とするＬＯＣ構造の半導体装置。
JP10230780A 1998-08-17 1998-08-17 リードフレーム及び半導体装置 Pending JP2000058738A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10230780A JP2000058738A (ja) 1998-08-17 1998-08-17 リードフレーム及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10230780A JP2000058738A (ja) 1998-08-17 1998-08-17 リードフレーム及び半導体装置

Publications (1)

Publication Number Publication Date
JP2000058738A true JP2000058738A (ja) 2000-02-25

Family

ID=16913157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10230780A Pending JP2000058738A (ja) 1998-08-17 1998-08-17 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JP2000058738A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180236A (ja) * 2005-12-27 2007-07-12 Yamaha Corp 半導体装置及びリードフレーム
CN103094129A (zh) * 2011-10-28 2013-05-08 无锡华润安盛科技有限公司 一种半导体器件封装工艺

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007180236A (ja) * 2005-12-27 2007-07-12 Yamaha Corp 半導体装置及びリードフレーム
JP4735249B2 (ja) * 2005-12-27 2011-07-27 ヤマハ株式会社 半導体装置、リードフレーム及び半導体装置の製造方法
CN103094129A (zh) * 2011-10-28 2013-05-08 无锡华润安盛科技有限公司 一种半导体器件封装工艺

Similar Documents

Publication Publication Date Title
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
JP2003037219A (ja) 樹脂封止型半導体装置およびその製造方法
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3077668B2 (ja) 半導体装置、半導体装置用リードフレームおよびその製造方法
JP2000058738A (ja) リードフレーム及び半導体装置
JPH0783035B2 (ja) 半導体装置
JP2716405B2 (ja) 半導体装置およびその製造方法
JPH0621305A (ja) 半導体装置
JP3034517B1 (ja) 半導体装置およびその製造方法
JP2519651Y2 (ja) 樹脂封止型マルチチップパッケージのリードフレーム
JP2001267484A (ja) 半導体装置およびその製造方法
JPH08279575A (ja) 半導体パッケージ
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2002164496A (ja) 半導体装置およびその製造方法
JP3185455B2 (ja) 樹脂封止型半導体装置
KR950014116B1 (ko) 반도체 장치 및 그 제조방법
JP2002026192A (ja) リードフレーム
JP3195515B2 (ja) 半導体装置及びその製造方法
JP3499655B2 (ja) 半導体装置
JPH1168015A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR200295664Y1 (ko) 적층형반도체패키지
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPH04349655A (ja) 樹脂封止型マルチチップパッケージ
JP2006019531A (ja) 半導体装置及びその製造方法
JPH01171256A (ja) 半導体装置の組立構造