KR0152950B1 - 반도체 패키지용 리드 프레임 - Google Patents
반도체 패키지용 리드 프레임Info
- Publication number
- KR0152950B1 KR0152950B1 KR1019950012398A KR19950012398A KR0152950B1 KR 0152950 B1 KR0152950 B1 KR 0152950B1 KR 1019950012398 A KR1019950012398 A KR 1019950012398A KR 19950012398 A KR19950012398 A KR 19950012398A KR 0152950 B1 KR0152950 B1 KR 0152950B1
- Authority
- KR
- South Korea
- Prior art keywords
- inner lead
- lead frame
- semiconductor package
- wire
- bond pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 패키지용 리드 프레임에 관한 것으로, 종래의 리드 프레임은 반도체 패키지 제조공정 중 각각의 본드 패드와 인너 리드를 연결하는 와이어 본딩시 와이어가 서로 간섭받지 않아야 하므로 설계 및 와이어 본딩에 많은 제약이 있는 문제점이 있었던 바, 본 발명은 패들(11)의 4면에 배열되는 있는 인너 리드(13)의 상면 가장자리에 전도성 라인(14)(14')이 배선된 접착부재(15)를 부착하고, 상기 전도성 라인(14)(14')과 본드 패드(17)를 와이어로 연결한 후, 상기 본드 패드(17)와 연결하고자 하는 인너 리드(13)를 근접한 전도성 라인(14)(14')과 연결하여 전기적인 접속을 함으로써 본드 패드와 인너 리드의 위치에 관계없이 와이어 본딩이 용이하도록 한 것이다.
Description
제1도는 종래 반도체 패키지용 리드 프레임에 와이어 본딩에 되어 있는 상태를 보인 구성도.
제2도는 본 발명 반도체 패키지용 리드 프레임에 와이어 본딩에 되어 있는 상태를 보인 구성도.
제3도는 본 발명 반도체 패키지용 리드 프레임에 있어서 1개의 본드 패드에 2개의 인너 리드가 연결된 상태를 보인 상태도.
* 도면의 주요부분에 대한 부호의 설명
10 : 반도체 칩 11 : 패들
13 : 인너 리드 14,14' : 전도성 라인
15 : 접착부재 17 : 본드 패드
18 : 와이어
본 발명은 반도체 패키지용 리드 프레임에 관한 것으로, 특히 인너 리드의 상면 가장자리에 전도성 라인이 배선된 접착부재를 부착하고, 상기 전도성 라인을 이용하여 본드 패드와 인너 리드의 배열에 관계없이 와이어 본딩을 용이하게 할 수 있도록 한 반도체 패키지용 리드 프레임에 관한 것이다.
제1도는 종래 반도체 패키지용 리드 프레임에 와이어 본딩이 되어 있는 상태를 보인 구성도로서, 이에 도시된 바와 같이, 종래에는 패들(1)위에 반도체 칩(2)이 부착되어 있고, 그 반도체 칩(2)의 상부에 수개의 본드 패드(3)가 설치되어 있으며, 그 본드 패드(3)는 상기 패들(1)의 4면에 배열되어 있는 인너리드(4)와 와이어(5)로 연결되어 있는 구조로 되어 있다.
도면중 미설명부호 6은 패들(1)을 지지하는 서포트 바이다.
이와 같이 구성되어 있는 종래의 반도체 패키지용 리드 프레임은 프로그래시브 금형을 이용한 스탬핑 방법 또는 에칭의 방법으로 제조하게 되는데, 스탬핑 또는 에칭으로 패들(1) 및 인너 리드(4)를 포함하는 내부리드부의 골격을 형성한 후, 상기 패들(1)의 상부에 웨이퍼 상태에서 개개로 분리된 반도체 칩(2)을 부착하는 다이본딩 공정을 실시하고, 그 반도체 칩(2)의 상부에 형성되어 있는 본드 패드(3)와 각각의 인너 리드(4)를 와이어(5)에 의해 일대일로 연결하여 신호 전송 체계를 이루게 되는 것이다.
그러나, 상기와 같은 종래의 반도체 패키지용 리드 프레임은 반도체 칩(2)의 상부에 설치되어 있는 본드 패드(3)와 인너 리드(4)를 연결하는 와이어(5)가 서로 간섭받지 않아야 하므로, 본드 패드(3)와 인너 리드(4)의 배열을 설계할 때 많은 제약이 있고, 와이어(5)의 간섭 문제로 인한 와이어 본딩이 용이치 못한 문제점이 있었다.
이를 감안하여 안출한 본 발명의 목적은 인너 리드의 상부에 전도성 라인이 배선된 접착부재를 부착하여 본드 패드와 인너 리드의 배열에 관계없이 와이어 본딩을 용이하게 할 수 있도록 한 반도체 패키지용 리드 프레임을 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩이 부착되는 패들과, 그 패들의 4면에 배열되는 수개의 인너 리드를 포함하여서 구성되는 반도체 패키지용 리드 프레임에 있어서, 상기 인너 리드의 상면 가장자리에 전도성 라인이 배선된 접착부재를 설치하고, 상기 전도성 라인과 와이어를 금속성 도트로 접속할 수 있도록 하여, 반도체 칩의 본드 패드와 인너 리드의 위치에 관계없이 전도성 라인에 연결할 수 있도록 구성된 것을 특징으로 하는 반도체 패키지용 리드 프레임이 제공된다.
이하, 상기와 같이 구성되어 있는 본 발명의 반도체 패키지용 리드 프레임을 첨부된 도면에 의거하여 보다 상세히 설명한다.
제2도는 본 발명 반도체 패키지용 리드 프레임에 와이어 본딩이 되어 있는 상태를 보인 구성도로서, 이에 도시된 바와 같이, 본 발명은 반도체 칩(10)이 부착되는 패들(11)과, 그 패들(11)을 지지하기 위한 서포트 바(12)와, 상기 패들(11)의 4면에 배열되어 있는 수개의 인너 리드(13)로 구성되는 것은 종래와 동일하다.
여기서, 본 발명은 인너 리드(13:13a,13b)의 상면 가장자리에 전도성 라인(14)(14')이 배선되어 있는 테이프형 접착부재(15)를 부착하고, 그 각각의 인너 리드(13)와 전도성 라인(14)(14')은 필요에 따라 전기적으로 접속할 수 있도록 금속성 도트(16:16a,16b,16c,16d)가 각각 형성되어 있는 것이다.
도면중 미설명부호 17(17:17a,17b)은 본드 패드이고, 18(18:18a,18b,18c,
18d)은 와이어이다.
상기와 같이 구성되어 있는 본 발명은 상기 제2도에서와 같이, 반도체 칩(10)의 1번 본드 패드(17a)와 6번 인너 리드(13a)를 연결하고, 3번 본드 패드(17b)와 7번 인너 리드(13b)를 연결하여야 하는 경우에 와이어 본딩을 하기에는 점선으로 표시한 바와 같이 간섭의 문제가 있으므로 1번 본드 패드(17a)에 근접한 전도성 라인(14)에 형성되어 있는 금속성 도트(16a)와 1번 본드 패드(17a)를 와이어(18a)로 연결하고, 상기 금속성 도트(16a)와 전도성 라인(14)을 전기적으로 접속한 다음, 상기 6번 인너 리드(13a)와 근접한 전도성 라인(14)에 형성된 금속성 도트(16b)를 6번 인너 리드(13a)와 와이어(18b)로 연결하고, 그 금속성 도트(16b)와 전도성 라인(14)을 전기적으로 접속시키면 되는 것이다.
또한, 3번 본드 패드(17b)와 근접한 전도성 라인(14')에 형성된 금속성 도트(16c)를 와이어(18c)로 연결하고, 그 전도성 라인(14')과 금속성 도트(16c)를 전기적으로 접속한 다음, 7번 인너 리드(13b)와 근접한 전도성 라인(14')의 금속성 도트(16d)를 와이어(18d)로 연결하고, 그 금속성 도트(16d)와 전도성 라인(14')을 전기적으로 접속시키면 되는 것이다.
제3도는 1개의 본드 패드(17)에 2개의 인너 리드(13)가 연결된 상태를 보인 것으로, 1개의 본드 패드(17b)에 2개의 인너 리드(13c)(13d)를 직접 와이어 본딩할 경우에 본드 패드(17b)의 크기를 키워야 되는 문제점이 있으므로, 3번 본드 패드(17b)와 근접한 전도성 라인(14)의 금속성 도트(16e)를 와이어(18e)로 연결하고, 3번과 4번의 인너 리드(13c)(13d)를 각각 근접한 전도성 라인(14)의 금속성 도트(16f)(16g)에 와이어(18f)(18g)로 각각 연결한 다음, 상기 전도성 라인(14)과 각각의 금속성 도트(16e)(16f)(16g)를 각각 전기적으로 접속시킴으로써 본드 패드(17b)의 크기를 증가시키지 않고도 와이어 본딩이 가능한 것이다.
이상에서 상세히 설명한 바와 같이 본 발명의 반도체 패키지용 리드 프레임은 패들의 4면에 배열되어 있는 인너 리드의 상면 가장자리에 전도성 라인이 배선된 테이프형 접착부재를 부착하고, 그 전도성 라인에 금속성 도트를 형성하여 전도성 라인의 금속성 도트에 근접한 본드 패드 혹은 인너 리드를 와이어로 연결한 후 상기 전도성 라인과 금속성 도트를 전기적으로 접속시킬 수 있도록 함으로써, 인너 리드의 배열에 관계없이 접속하고자 하는 본드 패드와 인너 리드의 와이어 본딩이 용이한 효과가 있는 것이다.
Claims (1)
- 반도체 칩이 부착되는 패들과, 그 패들의 4면에 배열되는 수개의 인너 리드를 포함하여서 구성되는 반도체 패키지용 리드 프레임에 있어서, 상기 각 인너 리드의 상면 가장자리에 전도성 라인이 배선된 접착부재를 설치하고, 상기 전도성 라인과 반도체 칩의 본드 패드를 와이어로 연결하며, 상기 본드 패드와 연결하고자 하는 인너 리드를 근접한 전도성 라인에 와이어로 연결하여 전기적인 접속을 할 수 있도록 구성된 것을 특징으로 하는 반도체 패키지용 리드 프레임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012398A KR0152950B1 (ko) | 1995-05-18 | 1995-05-18 | 반도체 패키지용 리드 프레임 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012398A KR0152950B1 (ko) | 1995-05-18 | 1995-05-18 | 반도체 패키지용 리드 프레임 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960043143A KR960043143A (ko) | 1996-12-23 |
| KR0152950B1 true KR0152950B1 (ko) | 1998-10-01 |
Family
ID=19414806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950012398A KR0152950B1 (ko) | 1995-05-18 | 1995-05-18 | 반도체 패키지용 리드 프레임 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0152950B1 (ko) |
-
1995
- 1995-05-18 KR KR1019950012398A patent/KR0152950B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960043143A (ko) | 1996-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7247944B2 (en) | Connector assembly | |
| US5907184A (en) | Integrated circuit package electrical enhancement | |
| US6313519B1 (en) | Support for semiconductor bond wires | |
| US5408127A (en) | Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components | |
| US5763945A (en) | Integrated circuit package electrical enhancement with improved lead frame design | |
| KR0152950B1 (ko) | 반도체 패키지용 리드 프레임 | |
| US5719748A (en) | Semiconductor package with a bridge for chip area connection | |
| JPH0783035B2 (ja) | 半導体装置 | |
| JPH0399459A (ja) | 樹脂封止型半導体装置 | |
| KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JPH08195470A (ja) | 半導体集積回路用リードフレームおよび半導体集積回路 | |
| KR100216989B1 (ko) | 2칩 1패키지용 리드 프레임 | |
| KR100216843B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
| KR960004872Y1 (ko) | 직사각형 다이를 탑재하기 위한 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조 | |
| KR200161172Y1 (ko) | 반도체 칩 | |
| KR0129004Y1 (ko) | 리드 프레임 | |
| KR200159720Y1 (ko) | 반도체 패키지 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPS58114444A (ja) | 半導体装置 | |
| JPH05304241A (ja) | 半導体装置 | |
| US20020092892A1 (en) | Wire bonding method | |
| JPS62190858A (ja) | 半導体装置 | |
| JPH05226406A (ja) | 半導体装置 | |
| KR930014926A (ko) | 세라믹 패들을 이용한 반도체 패키지 및 그 제작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |