KR960043143A - 반도체 패키지용 리드 프레임 - Google Patents

반도체 패키지용 리드 프레임 Download PDF

Info

Publication number
KR960043143A
KR960043143A KR1019950012398A KR19950012398A KR960043143A KR 960043143 A KR960043143 A KR 960043143A KR 1019950012398 A KR1019950012398 A KR 1019950012398A KR 19950012398 A KR19950012398 A KR 19950012398A KR 960043143 A KR960043143 A KR 960043143A
Authority
KR
South Korea
Prior art keywords
inner lead
conductive lines
lead
bond pad
wire
Prior art date
Application number
KR1019950012398A
Other languages
English (en)
Other versions
KR0152950B1 (ko
Inventor
이상원
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950012398A priority Critical patent/KR0152950B1/ko
Publication of KR960043143A publication Critical patent/KR960043143A/ko
Application granted granted Critical
Publication of KR0152950B1 publication Critical patent/KR0152950B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 제조용 리드 프레임에 관한 것으로, 종래의 리드 프레임은 반도체 패키지 제조공정 중 각각의 본드 패드와 인너 리드를 연결하는 와이어 본딩시 와이어가 서로 간섭받지 않아야 하므로 설계 및 와이어 본딩에 많은 제약이 있는 문제점이 있었던 바, 본 발명은 패들(11)의 4면에 배열되어 있는 인너 리드(13)의 상면 가장자리에 전도성 라인(14)(14′)이 배선된 접착부재(15)를 부착하고, 그 인너 리드(13)와 전도성 라인(14)(14′)을 금속성 도트(16)로 연결하여, 전도성 라인(14)(14′)을 금속성 도트(16)로 연결하여, 전도성 라인(14)(14′)의 금속성 도트(16)에 근접한 본드 패드(17) 혹은 인너 리드(13)를 와이어(18)로 연결할 수 있도록 함으로써, 인너 리드의 배열에 관계없이 접속하고자 하는 본드 패드와 인너 리드의 와이어 본딩이 용이하도록 한 것이다.

Description

반도체 패키지용 리드 프레임
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 반도체 제조용 리드 프레임에 와이어 본딩이 되어 있는 상태를 보인 구성도.

Claims (1)

  1. 반도체 칩이 부착되는 패들과, 그 패들의 4면에 배열되는 수개의 인너 리드를 포함하여서 구성되는 반도체 제조용 리드 프레임에 있어서, 상기 인너 리드의 상면 가장자리에 전도성 라인이 배선된 접착부재를 설치하고, 그 각각의 인너 리드와 전도성 라인을 금속성 도트로 접속하여 구성된 것을 특징으로 하는 반도체 제조용 리드 프레임.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950012398A 1995-05-18 1995-05-18 반도체 패키지용 리드 프레임 KR0152950B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950012398A KR0152950B1 (ko) 1995-05-18 1995-05-18 반도체 패키지용 리드 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012398A KR0152950B1 (ko) 1995-05-18 1995-05-18 반도체 패키지용 리드 프레임

Publications (2)

Publication Number Publication Date
KR960043143A true KR960043143A (ko) 1996-12-23
KR0152950B1 KR0152950B1 (ko) 1998-10-01

Family

ID=19414806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012398A KR0152950B1 (ko) 1995-05-18 1995-05-18 반도체 패키지용 리드 프레임

Country Status (1)

Country Link
KR (1) KR0152950B1 (ko)

Also Published As

Publication number Publication date
KR0152950B1 (ko) 1998-10-01

Similar Documents

Publication Publication Date Title
KR980005922A (ko) 낮은 루프 와이어 본딩
KR960043143A (ko) 반도체 패키지용 리드 프레임
KR910007117A (ko) 수지밀봉형 반도체장치
KR970024120A (ko) 센터 패드들이 와이어 본딩된 반도체 칩 패키지
KR930011190A (ko) 반도체 리드 프레임
JPS62119933A (ja) 集積回路装置
KR920001686A (ko) 2스텝 본딩을 이용한 패키지 구조
KR970053681A (ko) 패키지 균열을 방지하기 위한 다이 패드 구조를 갖는 패키지
KR970030744A (ko) 다이패드를 가로질러 연장.형성된 내부리드를 갖는 리드프레임을 적용한 패키지
KR970023917A (ko) 와이어의 단락을 방지하기 위한 반도체 패키지
KR970024090A (ko) 반도체 패키지
KR970013252A (ko) 반도체 패키지용 리드 프레임
KR970024106A (ko) 업셋 조정된 리드 프레임 및 그를 이용한 반도체 칩 패키지
KR970024101A (ko) 다이 패드의 슬릿(slit)내에 내부 리드가 설치된 리드 프레임
KR960005958A (ko) 반도체용 패키지
KR970024075A (ko) 리드 프레임(Lead frame)
KR970030691A (ko) 칩의 특정 본딩 패드에 선택적 대응되는 복수개의 내부리드들을 갖는 리드 온 칩 형 리드프레임을 이용한 적층 패키지
KR970003871A (ko) 반도체 패캐이지
KR970024081A (ko) 리드프레임을 적용한 칩 스케일 패키지(chip scale package)
KR970024098A (ko) 유선형 구조를 갖는 리드프레임 및 그를 이용한 반도체 패키지
KR940016716A (ko) 직사각형 다이를 탑재하기 위한 리드프레임 구조
JPS63311748A (ja) 樹脂封止型マルチチップパッケ−ジ
KR970030693A (ko) 반도체 패키지
KR970053736A (ko) 반도체 패키지용 리드프레임
KR970053626A (ko) 반도체칩의 패드배치구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee